專利名稱：用于具有匹配阻抗的差分線路的終端對(duì)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及耦合到差分信號(hào)輸入輸出電路的阻抗匹配終端對(duì)。更具體地說(shuō)，本發(fā)明的一個(gè)方面涉及可變阻抗匹配終端對(duì)。
背景技術(shù)：
低電壓差分信號(hào)傳輸(LVDS)是用于在銅線上高速傳輸二進(jìn)制數(shù)據(jù)的信號(hào)傳輸方法。與其它傳輸標(biāo)準(zhǔn)相比，為了在較低的功率消耗下輸送較高的數(shù)據(jù)傳輸速率，低電壓差分信號(hào)傳輸一般使用較低的電壓擺動(dòng)(swing)。
差分信號(hào)代表兩個(gè)物理量之間的差值。在嚴(yán)格意義上，所有的電壓信號(hào)都是差分的，因?yàn)殡妷褐荒芟鄬?duì)于另一個(gè)電壓而進(jìn)行測(cè)量。在某些系統(tǒng)中，作為對(duì)比測(cè)量電壓的參考是系統(tǒng)“接地”。使用“接地”作為電壓測(cè)量參考的信號(hào)傳輸方案被稱為單端的。使用該術(shù)語(yǔ)是因?yàn)橛蓡蝹€(gè)導(dǎo)線上的電壓來(lái)表示信號(hào)。
另一方面，兩個(gè)導(dǎo)線輸運(yùn)差分信號(hào)。信號(hào)值是每個(gè)導(dǎo)線上的各個(gè)電壓之間的差。
圖1圖示了由任意指定為正信號(hào)V+和負(fù)信號(hào)V-的兩個(gè)部分構(gòu)成的差分信號(hào)。正信號(hào)和負(fù)信號(hào)理論上在相位上近似相反。當(dāng)一個(gè)升高時(shí)，另一個(gè)降低—但是它們的平均位置，相對(duì)于接地2.5伏特的電壓電平，保持相同。此外，差分信號(hào)中傳輸?shù)男畔⑼ǔＪ钦盘?hào)和負(fù)信號(hào)之間的電壓差，有時(shí)稱為是信號(hào)值。數(shù)學(xué)上，信號(hào)值可以由V+減V-來(lái)表示。圖1圖示了正弦波，不過(guò)，相同的原則也適用于方波。
標(biāo)記V+和V-的一對(duì)導(dǎo)線電輸運(yùn)差分信號(hào)的兩個(gè)部分。LVDS驅(qū)動(dòng)器一般將TTL/CMOS信號(hào)轉(zhuǎn)換為低電壓差分信號(hào)。該差分信號(hào)可以以諸如644Mbps的速率通過(guò)諸如銅纜或印刷電路板跡線的介質(zhì)到達(dá)LVDS接收器。接收器隨后將差分信號(hào)轉(zhuǎn)換回TTL/CMOS信號(hào)。
差分信號(hào)傳輸?shù)牡谝稽c(diǎn)好處是，因?yàn)槟阍诳刂啤皡⒖肌彪妷海院苋菀讌^(qū)分較小的信號(hào)。在參考接地、單端方案中，所測(cè)信號(hào)的準(zhǔn)確值取決于系統(tǒng)中的“接地”的一致性。信號(hào)源與信號(hào)接收器越遠(yuǎn)，它們本地接地值之間存在偏差的可能性越大。然而，對(duì)于LVDS來(lái)說(shuō)，匹配終端對(duì)電阻器的值和特性控制信號(hào)之間的差值的一致性。因此，終端對(duì)對(duì)于整個(gè)差分信號(hào)匹配得越好，系統(tǒng)就越能更好地識(shí)別較小信號(hào)的信息。
通用LVDS技術(shù)致力于點(diǎn)到點(diǎn)物理層接口。這包括經(jīng)由印刷電路板跡線或電纜的系統(tǒng)內(nèi)連接。LVDS數(shù)據(jù)傳送的極限速率和距離取決于介質(zhì)的衰減特性、耦合到環(huán)境的噪聲和匹配阻抗終端對(duì)的適當(dāng)阻抗終端。不適當(dāng)?shù)淖杩菇K端可能導(dǎo)致反射波和模式變換。
圖2圖示了將匹配終端對(duì)用于低電壓差分信號(hào)傳輸電路的現(xiàn)有技術(shù)的示意圖。該電路含有第一共模匹配電阻器、第二共模匹配電阻器、第三電阻器(Rp)、V+總線的輸出、V-總線的輸出和電源。通常使用一對(duì)共模匹配電阻器來(lái)同時(shí)匹配差分信號(hào)總線的共模阻抗值和差模阻抗值。每個(gè)共模電阻器被選擇為共模阻抗值，電阻Ze。每個(gè)共模電阻器連接到電源Vcc和電阻器Rp，Rp的電阻等于2×{Ze×Zo/(Ze-Zo)}，其中Zo是總線對(duì)差分信號(hào)的差模阻抗值。電阻器Rp還連接到差分信號(hào)傳輸對(duì)的兩個(gè)信號(hào)總線(V+和V-)之間。然而，由于電阻器連接在差分信號(hào)傳輸對(duì)的兩個(gè)信號(hào)總線之間，所以差分信號(hào)對(duì)的共模電平和穩(wěn)態(tài)可能偏移，并且差分信號(hào)的擺動(dòng)可能?chē)?yán)重降低。這些影響可能降級(jí)信號(hào)的共模電平、噪聲容限，從而劣化接收器的信號(hào)完整性。此外，可能沒(méi)有考慮總線的差模阻抗值和共模噪聲，其可以通過(guò)產(chǎn)生反射波引起信號(hào)完整性降級(jí)。


附圖參考了本發(fā)明，其中圖1圖示了由任意指定為正信號(hào)V+和負(fù)信號(hào)V-的兩個(gè)部分構(gòu)成的差分信號(hào)；圖2圖示了將匹配終端對(duì)用于低電壓差分信號(hào)傳輸電路的現(xiàn)有技術(shù)的示意圖；圖3圖示了耦合到差分信號(hào)傳輸總線對(duì)的可變阻抗匹配終端對(duì)的實(shí)施例的示意圖；圖4圖示了示例性方波差分信號(hào)和隨該差分信號(hào)傳播的共模噪聲信號(hào)的圖形；圖5圖示了壓敏(voltage dependent)可變阻抗元件的實(shí)施例示意圖，所述元件以偶模R+阻抗值開(kāi)始，用于從電壓高向電壓低擺動(dòng)；圖6圖示了壓敏可變阻抗元件的實(shí)施例示意圖，所述元件以偶模R+阻抗值開(kāi)始，用于從電壓低向電壓高擺動(dòng)；圖7圖示了電壓參考電路的實(shí)施例的示意圖，所述電壓參考電路向壓敏可變阻抗元件提供偏置電壓；圖8圖示了具有兩個(gè)電流驅(qū)動(dòng)器元件的差分信號(hào)傳輸輸入—輸出電路實(shí)施例的示意圖，其中兩個(gè)電流驅(qū)動(dòng)器元件構(gòu)成第一驅(qū)動(dòng)器；以及圖9圖示了可以使用差分信號(hào)傳輸輸入—輸出電路的示例性計(jì)算機(jī)系統(tǒng)的框圖。
盡管本發(fā)明可以有多種修改和其它形式，但已通過(guò)附圖中的示例示出了本發(fā)明的具體實(shí)施例，并且將在這里詳細(xì)說(shuō)明這些具體實(shí)施例。本發(fā)明應(yīng)當(dāng)被理解為并不限于所公開(kāi)的特定形式，相反，本發(fā)明包括落入本發(fā)明的精神與范圍內(nèi)的所有修改、等同物和替換。
具體實(shí)施例方式
為了充分理解本發(fā)明，在下面的說(shuō)明中闡述了很多具體細(xì)節(jié)，例如電阻性元件的電路布局、連接、指定的元件、具體數(shù)據(jù)信號(hào)的示例等。但是，沒(méi)有這些具體細(xì)節(jié)也可以實(shí)施本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是很明顯的。在另外一些例子里，沒(méi)有對(duì)公知的元件或方法進(jìn)行詳細(xì)的描述，而僅以框圖示出，以免不必要地混淆本發(fā)明?？梢允褂闷渌木唧w數(shù)字標(biāo)號(hào)，例如第一驅(qū)動(dòng)器。但是，具體的數(shù)字標(biāo)記不應(yīng)當(dāng)被理解為字面上的順序，而應(yīng)當(dāng)理解為第一驅(qū)動(dòng)器不同于第二驅(qū)動(dòng)器。因而，所闡述的具體細(xì)節(jié)僅僅是示例性的。在本發(fā)明的精神和范圍內(nèi)，這些具體細(xì)節(jié)可以不同并且可以設(shè)想其它的情況。術(shù)語(yǔ)“耦合”被定義為通過(guò)另一個(gè)元件直接或間接地連接。
通常，描述了包括耦合到差分信號(hào)傳輸總線對(duì)的可變阻抗匹配終端對(duì)的多種裝置與方法。差分信號(hào)傳輸總線對(duì)包括第一總線和第二總線?？勺冏杩蛊ヅ浣K端對(duì)包括第一可變阻抗元件和第二可變阻抗元件。每個(gè)可變阻抗元件的阻抗值取決于由該可變阻抗元件檢測(cè)的電壓電平。第一可變阻抗元件耦合到第一總線。第二可變阻抗元件耦合到第二總線。第一可變阻抗元件與第二可變阻抗元件電隔離。在一個(gè)實(shí)施例中，可變阻抗元件中的一個(gè)或多個(gè)并聯(lián)阻抗路徑可以激活來(lái)改變可變阻抗值。在一個(gè)實(shí)施例中，每個(gè)可變阻抗元件包括一個(gè)參考電壓電路。在一個(gè)實(shí)施例中，每個(gè)可變阻抗元件共享一個(gè)參考電壓電路。
圖3圖示了耦合到差分信號(hào)傳輸總線對(duì)的可變阻抗匹配終端對(duì)的實(shí)施例。第一差分信號(hào)傳輸輸入輸出電路302包含第一驅(qū)動(dòng)器304，第一驅(qū)動(dòng)器304通過(guò)第一總線306和第二總線308向第二差分信號(hào)傳輸輸入輸出電路312中的第二接收器310傳輸差分信號(hào)。第一差分信號(hào)傳輸輸入輸出電路302還包含第一接收器314。第一驅(qū)動(dòng)器304的輸出和第一接收器314的輸入共享相同的連接總線，即第一總線306和第二總線308。在一個(gè)實(shí)施例中，第一總線306可以是V+，第二總線308相應(yīng)地是V-。在一個(gè)實(shí)施例中，第一總線306可以是V-，第二總線308相應(yīng)地是V+。
可變阻抗匹配終端對(duì)可以包括第一可變阻抗元件316和第二可變阻抗元件318。第一可變阻抗元件316在一側(cè)連接到主電源320(Vcc)而在另一側(cè)連接到第一總線306。第二可變阻抗元件318在一側(cè)連接到主電源(Vcc)而在另一側(cè)連接到第二總線308。第二可變阻抗元件318與第一可變阻抗元件316電隔離，這是因?yàn)閮蓚€(gè)元件之間的唯一電位電流路徑通過(guò)主電源320。注意匹配終端對(duì)沒(méi)有在該匹配終端對(duì)的兩個(gè)總線之間使用電阻性連接；因此，它避免了現(xiàn)有技術(shù)所經(jīng)受的在V+總線和V-總線之間的交叉信號(hào)完整性問(wèn)題。在一個(gè)實(shí)施例中，可變阻抗匹配終端對(duì)可以用于噪聲更為普遍的混合模式電路中?；旌夏Ｊ诫娐肥窃谕浑娮与娐分惺褂媚M和數(shù)字信號(hào)的電子電路。在一個(gè)實(shí)施例中，差分信號(hào)傳輸輸入輸出電路還可以包含下述元件，例如圖案(pattern)補(bǔ)償與掃描器324、內(nèi)插器326、鎖相環(huán)328、用于動(dòng)態(tài)跟蹤的狀態(tài)機(jī)330和核心時(shí)鐘發(fā)生器332。
第二接收器310一般通過(guò)讀取V+上的電壓減去V-上的電壓的絕對(duì)值來(lái)接收并解碼由第一驅(qū)動(dòng)器304傳輸?shù)牟罘中盘?hào)。例如，V+總線上的電壓可以是5.0伏特，而V-負(fù)總線上的電壓可以是0伏特。兩個(gè)總線之間的差將是5.0伏特，平均電壓為2.5伏特。類似地，V+總線上的電壓可以是+2.5伏特，而V-負(fù)總線上的電壓可以是-2.5伏特。兩個(gè)總線之間的差仍將是5.0伏特，但平均電壓為0伏特。電壓值可以由電路設(shè)計(jì)者選擇，但是所傳輸信息的原則是兩個(gè)總線之間的電壓差，這一點(diǎn)保持相同。
圖4圖示了示例性方波差分信號(hào)和隨該差分信號(hào)傳播的共模噪聲信號(hào)的圖形。在豎直方向上，圖形400圖示了所測(cè)量的互補(bǔ)正(V+)404和負(fù)(V-)406方波差分信號(hào)412的電壓402的幅度。在豎直方向上，圖形400圖示了所測(cè)量的共模噪聲信號(hào)408的電壓402的幅度。在水平方向上，圖形圖示了互補(bǔ)差分信號(hào)412隨時(shí)間409的變化以及共模噪聲信號(hào)408與差分信號(hào)412的關(guān)系隨著時(shí)間409的變化。注意，差分信號(hào)412和共模噪聲信號(hào)408兩者的電壓402的幅度可能未按比例畫(huà)出，而僅具有圖示意義。
在時(shí)間0(T0)處，第一驅(qū)動(dòng)器通過(guò)將V+總線上的電壓402增加2.5伏特達(dá)到+2.5伏特并將V-總線上的電壓402減少2.5伏特達(dá)到-2.5伏特，來(lái)傳輸差分信號(hào)412。在V+總線上，差分信號(hào)412從電壓低狀態(tài)414轉(zhuǎn)變到電壓高狀態(tài)416。在V-總線上，差分信號(hào)412從電壓高狀態(tài)416轉(zhuǎn)變到電壓低狀態(tài)414。
當(dāng)差分信號(hào)412和共模噪聲信號(hào)408兩者共享相同極性時(shí)，產(chǎn)生偶模電流。相應(yīng)的匹配阻抗可以被稱為偶模阻抗。在V+總線上在時(shí)間0(T0)處，共模噪聲信號(hào)408是正的并且差分信號(hào)412也是正的。在V+總線上在時(shí)間0(T0)的開(kāi)始處，第一可變阻抗元件具有近似的偶模阻抗值以適當(dāng)?shù)仄ヅ淇偩€差分信號(hào)412和總線共模噪聲信號(hào)408兩者。注意，下文將描述用于將偶模阻抗值轉(zhuǎn)變?yōu)槠婺Ｗ杩怪档牟⒙?lián)阻抗路徑實(shí)現(xiàn)。在V+總線上在時(shí)間1(T1)處，當(dāng)差分信號(hào)412轉(zhuǎn)變到電壓高狀態(tài)416時(shí)，第一可變阻抗元件具有近似的奇模阻抗以適當(dāng)?shù)仄ヅ淇偩€差分信號(hào)412和總線共模噪聲信號(hào)408兩者。注意，在一個(gè)實(shí)施例中，混合模式信號(hào)是模擬信號(hào)(例如共模噪聲)和數(shù)字信號(hào)(例如差分方波)的組合信號(hào)。
當(dāng)差分信號(hào)412和共模噪聲信號(hào)408兩者具有相反極性時(shí)，產(chǎn)生奇模電流。相應(yīng)的匹配阻抗可以被稱為奇模阻抗。在V-總線上在時(shí)間0(T0)處，共模噪聲信號(hào)408是正的，但是差分信號(hào)412將要變?yōu)樨?fù)。在V-總線上在時(shí)間0(T0)的開(kāi)始處，第二可變阻抗元件具有近似的奇模阻抗以適當(dāng)?shù)仄ヅ淇偩€差分信號(hào)412和總線共模噪聲信號(hào)408兩者。在V-總線上在時(shí)間1(T1)處，當(dāng)差分信號(hào)412轉(zhuǎn)變到電壓低狀態(tài)414時(shí)，第二可變阻抗元件具有近似的偶模阻抗以適當(dāng)?shù)仄ヅ淇偩€差分信號(hào)412和總線共模噪聲信號(hào)408兩者。
在時(shí)間2(T2)處，第一驅(qū)動(dòng)器開(kāi)始減少V+總線上的差分信號(hào)412并開(kāi)始增加V-總線上的差分信號(hào)412。這樣，V+總線上的差分信號(hào)412從電壓高狀態(tài)416轉(zhuǎn)變到電壓低狀態(tài)414，并且第一可變阻抗元件從奇模阻抗值轉(zhuǎn)變?yōu)榕寄Ｗ杩怪怠-總線上的差分信號(hào)412從電壓低狀態(tài)414轉(zhuǎn)變到電壓高狀態(tài)416，并且第二可變阻抗元件從偶模阻抗值轉(zhuǎn)變?yōu)槠婺Ｗ杩怪怠?br> 在時(shí)間3(T3)處，差分電壓轉(zhuǎn)變和可變阻抗元件值的轉(zhuǎn)變完成。
在時(shí)間4(T4)處，共模噪聲信號(hào)是負(fù)的。在V+總線上在時(shí)間T4處，共模噪聲信號(hào)408和差分信號(hào)412具有相反的極性。在V-總線上，差分信號(hào)412和共模噪聲信號(hào)408兩者共享相同極性。這樣，V+和V-總線上的偶模阻抗和奇模阻抗關(guān)系互換。因此在信號(hào)轉(zhuǎn)變開(kāi)始時(shí)，耦合到V+總線的第一可變阻抗元件具有奇模阻抗，而耦合到V-總線的第二可變阻抗元件具有偶模阻抗。在一個(gè)實(shí)施例中，共模噪聲可以在例如T1到T2之間的主要為正的極性，或者在T4到T5之間的主要為負(fù)的極性。
參考圖3，可變阻抗匹配終端對(duì)中的阻抗值取決于每個(gè)差分信號(hào)傳輸電路302、312的輸出端320的電壓。匹配阻抗終端對(duì)中的阻抗值取決于該電壓，以在整個(gè)差分信號(hào)電壓擺動(dòng)期間提供適當(dāng)?shù)钠ヅ浣K端。適當(dāng)?shù)淖杩蛊ヅ浣K端創(chuàng)建高的信號(hào)完整性，并且消除了來(lái)自不適當(dāng)?shù)慕K端末端的反射波。可以使用同時(shí)考慮總線差分信號(hào)和總線共模噪聲(例如，SSO噪聲)的公式來(lái)選擇匹配終端對(duì)的偶模阻抗和奇模阻抗。匹配總線終端對(duì)同時(shí)降低來(lái)自差分信號(hào)和共模噪聲兩者的反射噪聲，進(jìn)而產(chǎn)生對(duì)符號(hào)間干擾(ISI)與過(guò)沖(overshoot)的高噪聲免疫性和高信號(hào)完整性。
在一個(gè)實(shí)施例中，使用下述公式選擇終端對(duì)的阻抗值。
R+＝-{Ze-Zo}{(1-k)/(1+k)}/2+Sqrt[{Ze-Zo}2{(1-k)/(1+k)}2+4*ZoZe]/2R-＝-{Ze-Zo}{(1+k)/(1-k)}/2+Sqrt[{Ze-Zo}2{(1+k)/(1-k)}2+4*ZoZe]/2偶模阻抗(R+)等于第一負(fù)數(shù)量加上第二正數(shù)量之和然后整個(gè)數(shù)量除2。第一負(fù)計(jì)算數(shù)量等于總線對(duì)共模噪聲的阻抗(Ze)減去總線對(duì)差分信號(hào)的阻抗(Zo)的和的負(fù)數(shù)乘下述數(shù)量，所述數(shù)量為1減差模信號(hào)的噪聲比例常數(shù)(k)除以1加差模信號(hào)的噪聲比例常數(shù)(k)所得的數(shù)量。第二正數(shù)量等于下述數(shù)量的平方根，該數(shù)量等于總線對(duì)共模噪聲的阻抗(Ze)減去總線對(duì)差分信號(hào)的阻抗(Zo)的平方乘下述數(shù)量的平方再加上4倍的總線對(duì)共模噪聲的阻抗(Ze)與總線對(duì)差分信號(hào)的阻抗(Zo)的乘積，所述數(shù)量為1減差模信號(hào)的噪聲比例常數(shù)(k)除以1加差模信號(hào)的噪聲比例常數(shù)(k)。參考圖4，該公式考慮了差分信號(hào)412和共模噪聲信號(hào)408兩者的匹配終端對(duì)的阻抗值。
奇模阻抗(R-)等于第一負(fù)數(shù)量加上第二正數(shù)量之和然后整個(gè)數(shù)量除2。負(fù)的第一計(jì)算數(shù)量等于總線對(duì)共模噪聲的阻抗(Ze)減去總線對(duì)差分信號(hào)的阻抗(Zo)的和的負(fù)數(shù)乘下述數(shù)量，所述數(shù)量為1加差模信號(hào)的噪聲比例常數(shù)(k)除以1減差模信號(hào)的噪聲比例常數(shù)(k)所得的數(shù)量。第二正數(shù)量等于下述數(shù)量的平方根，該數(shù)量等于總線對(duì)共模噪聲的阻抗(Ze)減去總線對(duì)差分信號(hào)的阻抗(Zo)的平方乘下述數(shù)量的平方再加上4倍的總線對(duì)共模噪聲的阻抗(Ze)與總線對(duì)差分信號(hào)的阻抗(Zo)的乘積，所述數(shù)量為1加差模信號(hào)的噪聲比例常數(shù)(k)除以1減差模信號(hào)的噪聲比例常數(shù)(k)。注意，在一個(gè)實(shí)施例中，該公式利用適當(dāng)?shù)臄?shù)學(xué)替換可以考慮其它的模擬信號(hào)而非噪聲比例常數(shù)。并且，噪聲比例常數(shù)可以定義為共模噪聲幅度與差分信號(hào)幅度的比值。
在一個(gè)實(shí)施例中，可以基于計(jì)算、測(cè)量或仿真來(lái)估計(jì)共模噪聲的電壓比例常數(shù)k和極性。理論上，完美的差分信號(hào)消除諸如同時(shí)開(kāi)關(guān)輸出(SSO)噪聲之類的噪聲；然而，由于實(shí)際的物理失配、電學(xué)失配和核心電路開(kāi)關(guān)，所以存在共模噪聲，并且應(yīng)當(dāng)慮及該共模噪聲以創(chuàng)建適當(dāng)?shù)慕K端。
可以通過(guò)使用有源壓敏電阻性元件和R+值的N阱電阻器的并聯(lián)來(lái)自動(dòng)實(shí)現(xiàn)創(chuàng)建偶模R+阻抗值或奇模R-阻抗值的過(guò)程，其中有源壓敏電阻性元件可以由晶體管電路實(shí)現(xiàn)。
圖5圖示了壓敏可變阻抗元件的實(shí)施例示意圖，所述元件以偶模R+阻抗值開(kāi)始，用于從差分信號(hào)電壓高向電壓低擺動(dòng)。在從電壓低到電壓高的正信號(hào)擺動(dòng)之后，存在可變阻抗元件500的R-阻抗值。在從電壓低到電壓高的正信號(hào)擺動(dòng)之后，存在可變阻抗元件500的R+阻抗值。具有從上述等式獲得的阻抗值的R+N阱電阻器502連接差分信號(hào)傳輸輸入輸出電路的輸出端504和正電源。三個(gè)NMOS-電阻器串聯(lián)I13-R1 512、I14-R2 514和I16-R3 516，以并聯(lián)方式連接到電阻器R+502，使得隨著輸出端的電壓Vout從電壓高擺動(dòng)到電壓低，總的終端阻抗Rout從R+阻抗值減少到R-阻抗值，反之亦然。
歐姆定律教導(dǎo)，以并聯(lián)方式添加其它的電阻性路徑引起整個(gè)電阻性路徑的總的阻抗降低。例如，如果電阻器R+502的阻抗值等于十萬(wàn)千歐，則每個(gè)額外的被激活的并聯(lián)電路506、508、510可以將總的阻抗減少2萬(wàn)千歐。類似地，對(duì)并聯(lián)電阻性路徑506、508、510的去活(deactivate)或切斷引起整個(gè)電阻性路徑的總的阻抗增至原來(lái)的最大值R+。
在一個(gè)實(shí)施例中，當(dāng)輸出端504的電壓等于電壓高的狀態(tài)時(shí)，并聯(lián)電阻性路徑506、508、510中的所有晶體管斷開(kāi)，并且阻抗值Rout等于電阻器R+502的阻抗值。沒(méi)有電阻506、508、510的并聯(lián)路徑被激活。當(dāng)差分信號(hào)傳輸電路的輸出端504的信號(hào)電壓近似等于差分信號(hào)擺動(dòng)的三分之二時(shí)，NMOS-電阻器R1和I13 512按阻值大小分壓，使得I13在其線性區(qū)域內(nèi)導(dǎo)通。這樣，當(dāng)差分信號(hào)近似處于電壓高減電壓低的2/3時(shí)，I13開(kāi)始在其線性區(qū)域內(nèi)導(dǎo)通。I13的電阻和R1一起將阻抗值Rout降低R+值到R-值之間的1/3。第一并聯(lián)阻抗路徑506已被激活來(lái)改變可變阻抗元件500的阻抗，以匹配包括差分信號(hào)擺動(dòng)期間的總線上的當(dāng)前電壓電平。當(dāng)輸出端504的差分信號(hào)電壓Vout近似為電壓擺動(dòng)的1/3時(shí)，I14線性導(dǎo)通，并且進(jìn)一步將阻抗值Rout降低R+值到R-值之間的2/3。第二并聯(lián)阻抗路徑508已被激活來(lái)改變可變阻抗元件500的阻抗，以匹配包括差分信號(hào)擺動(dòng)期間的總線上的當(dāng)前電壓電平。當(dāng)輸出端504的信號(hào)電壓等于電壓低時(shí)，I16線性導(dǎo)通，并且和R3一起將值Rout降低到R-。可以添加或去除更多的NMOS與N阱電阻器的支路以隨Vout擺動(dòng)調(diào)整R+到R-的范圍。
在一個(gè)實(shí)施例中，當(dāng)共模噪聲為負(fù)時(shí)，則匹配阻抗終端對(duì)可以使用以偶模R+阻抗值開(kāi)始的壓敏可變阻抗元件，用于從差分信號(hào)電壓高向電壓低擺動(dòng)。
圖6圖示了壓敏可變阻抗元件的實(shí)施例示意圖，所述元件以偶模R+阻抗值開(kāi)始，用于從差分信號(hào)電壓低向電壓高擺動(dòng)。在從電壓高到電壓低的負(fù)信號(hào)擺動(dòng)之后，存在可變阻抗元件600的R+阻抗值。在從電壓低到電壓高的正信號(hào)擺動(dòng)之后，存在可變阻抗元件600的R-阻抗值。具有從上述等式獲得的阻抗值的R+N阱電阻器602連接到差分信號(hào)傳輸輸入輸出電路的輸出端604和正電源。PMOS晶體管612-616以并聯(lián)方式連接到R+，使得在負(fù)的從電壓高到電壓低的擺動(dòng)期間，總的輸出電阻Rout逐步從R-阻抗值改變到R+阻抗值，反之亦然。取決于在輸出端檢測(cè)到的電壓，PMOS晶體管M1到M3 612-616有選擇地激活以將它們的電阻從低線性值改變?yōu)楦唢柡椭担粗嗳?。這樣，并聯(lián)阻抗路徑606、608、610進(jìn)行激活來(lái)改變可變阻抗元件600的阻抗，以匹配總線的混合模式阻抗。混合模式阻抗值考慮差分信號(hào)中的當(dāng)前電壓電平和共模噪聲信號(hào)的電壓電平。
在一個(gè)實(shí)施例中，在連續(xù)改變差分信號(hào)擺動(dòng)期間，可變阻抗元件存在四個(gè)固定的阻抗值。每次激活或去活一個(gè)新的并聯(lián)阻抗路徑606、608、610時(shí)，都存在不同的固定阻抗值。這樣，在整個(gè)差分信號(hào)擺動(dòng)期間，可變阻抗元件600的阻抗都基本匹配。
偏置電壓V1、V2和V3由電壓參考設(shè)定，使得當(dāng)輸出端的電壓等于電壓高狀態(tài)時(shí)，PMOS晶體管M1-M3 612-616處于它們的低電阻線性區(qū)域內(nèi)，并且輸出阻抗Rout近似為阻抗值R-。偏置電壓V3大于偏置電壓V2，偏置電壓V2大于偏置電壓V1。隨著輸出擺動(dòng)下降到近似等于或低于V3時(shí)，PMOS晶體管M3 612進(jìn)入它的飽和區(qū)域，而PMOS晶體管M2-M1 614、616仍處于線性，這引起Rout值增加到從R-阻抗值到R+阻抗值之間的1/3處。當(dāng)輸出604處的電壓近似等于或低于V2的級(jí)別的時(shí)候，則PMOS晶體管M3 612和M2 614都處于它們的飽和區(qū)域，而M1616仍處于它的線性區(qū)域。這引起阻抗值Rout進(jìn)一步增加接近從R-阻抗值到R+阻抗值之間的2/3處。最后，當(dāng)輸出端的電壓等于或低于V1時(shí)，則PMOS晶體管M1-M3 612-616處于它們的飽和區(qū)域，并且Rout增加到R+阻抗值。
通過(guò)類似的方式，隨著從電壓低到電壓高的輸出信號(hào)擺動(dòng)，Rout從R+阻抗值減少到R-阻抗值。在一個(gè)實(shí)施例中，偏置電壓V3被設(shè)置為Vcc減Vtp，Vtp是M3的閾值電壓電平。在一個(gè)實(shí)施例中，V1被設(shè)置為Vcc減去3倍的Vtp。在一個(gè)實(shí)施例中，V2被設(shè)置為Vcc減Vtp。在一個(gè)實(shí)施例中，選擇PMOS晶體管M1-M3 612-616的長(zhǎng)度與寬度和它們的Vtp，使得它們的線性電阻將Rout從R-順序增加到R+，如上文所描述的那樣。在一個(gè)實(shí)施例中，可以添加或去除更多的PMOS晶體管，以使信號(hào)擺動(dòng)范圍與Rout的范圍適合。在一個(gè)實(shí)施例中，當(dāng)共模噪聲為正時(shí)，則匹配阻抗終端對(duì)可以使用以偶模R+阻抗值開(kāi)始的壓敏可變電阻元件，用于差分信號(hào)電壓低向電壓高擺動(dòng)。
圖7圖示了電壓參考電路的實(shí)施例的示意圖，所述電壓參考電路向壓敏可變阻抗元件提供偏置電壓。圖6中V1-V3的電壓參考可以使用該電壓控制電壓源702和PMOS二極管棧(diode stack)704以及負(fù)載電容器706。PMOS二極管棧704中的每個(gè)二極管M3-M1的輸出708、710、712充當(dāng)不同的參考偏置電壓，例如V1、V2和V3。電壓控制電壓源M5 702可以被調(diào)整為產(chǎn)生等于電壓低狀態(tài)下的驅(qū)動(dòng)器電流的電流，以在M4 714的柵極處產(chǎn)生電壓低信號(hào)值。電壓控制電壓源M5 702產(chǎn)生等于電壓低狀態(tài)下的驅(qū)動(dòng)器電流的電流，穿過(guò)等于驅(qū)動(dòng)器的阻抗718的R值的N阱電阻器。M4 714充當(dāng)源跟隨器，在V1輸出端復(fù)制電壓低幅度減去M4的源極-柵極電壓閾值(Vsg)的值。
在一個(gè)實(shí)施例中，M4 714向二極管棧704輸出很大的電流，因而M4的Vsg很低。這樣，V1的值稍高于輸出的電壓低信號(hào)的值。PMOS的M3-M1 708、710、702充當(dāng)二極管，使得V2的值近似為電壓高到電壓低的擺動(dòng)的1/3。V3的值近似為電壓高到電壓低的擺動(dòng)的2/3。在一個(gè)實(shí)施例中，負(fù)載電容器706還降低來(lái)自差分輸出擺動(dòng)的電壓饋通。這些負(fù)載電容器706還充當(dāng)電源的去耦電容器。
圖8圖示了具有兩個(gè)電流驅(qū)動(dòng)器元件的差分信號(hào)傳輸輸入—輸出電路實(shí)施例的示意圖，其中兩個(gè)電流驅(qū)動(dòng)器元件構(gòu)成第一驅(qū)動(dòng)器。第一驅(qū)動(dòng)器可以由耦合到第一可變阻抗元件806的第一電流驅(qū)動(dòng)器802和耦合到第二可變阻抗元件808的第二電流驅(qū)動(dòng)器804構(gòu)成。每個(gè)電流驅(qū)動(dòng)器802、804產(chǎn)生一部分差分信號(hào)通過(guò)相應(yīng)的可變阻抗元件806、808。每個(gè)可變阻抗元件806、808耦合第一驅(qū)動(dòng)器的輸出810和正的電源812。
圖9圖示了可以使用差分信號(hào)傳輸輸入—輸出電路的示例性計(jì)算機(jī)系統(tǒng)的框圖。在一個(gè)實(shí)施例中，計(jì)算機(jī)系統(tǒng)900包括用于傳輸信息的通信機(jī)構(gòu)或總線911，以及集成電路元件，例如與總線911相耦合用于處理信息的處理器912。計(jì)算機(jī)系統(tǒng)900中的一個(gè)或多個(gè)元件或設(shè)備(例如處理器912)可以使用差分信號(hào)傳輸輸入—輸出電路來(lái)通過(guò)總線通信。并且，計(jì)算機(jī)系統(tǒng)中的一個(gè)或多個(gè)元件或設(shè)備可以使用差分信號(hào)傳輸輸入—輸出電路來(lái)在該元件內(nèi)部傳輸信息。
計(jì)算機(jī)系統(tǒng)900還包括耦合到總線911用于存儲(chǔ)將由處理器912執(zhí)行的指令和信息的隨機(jī)存取存儲(chǔ)器(RAM)或者其它動(dòng)態(tài)存儲(chǔ)設(shè)備904(被稱為主存儲(chǔ)器)。主存儲(chǔ)器904還可以用于存儲(chǔ)在處理器912執(zhí)行指令期間的臨時(shí)變量或其它中間信息。在一個(gè)實(shí)施例中，處理器912可以包括微處理器，但不局限于微處理器，例如Pentium、PowerPC等。
計(jì)算機(jī)系統(tǒng)900還包括耦合到總線911用于為處理器912存儲(chǔ)指令和靜態(tài)信息的只讀存儲(chǔ)器(ROM)和/或其它靜態(tài)存儲(chǔ)設(shè)備906，以及大容量存儲(chǔ)器907，例如磁盤(pán)或光盤(pán)和相應(yīng)的磁/光盤(pán)驅(qū)動(dòng)。大容量存儲(chǔ)器907耦合到總線911，用于存儲(chǔ)信息和指令。
計(jì)算機(jī)系統(tǒng)900還可以耦合到顯示設(shè)備921，例如陰極射線管(CRT)或液晶顯示器(LCD)，這些顯示設(shè)備耦合到總線911用于為計(jì)算機(jī)用戶顯示信息。包括字母數(shù)字鍵和其它鍵的字母數(shù)字輸入設(shè)備(鍵盤(pán))922也可以耦合到總線911，用于向處理器912傳輸信息與命令選擇。其它的用戶輸入設(shè)備是耦合到總線911的游標(biāo)控制設(shè)備923，例如鼠標(biāo)、跟蹤球、跟蹤板、指示筆(stylus)或游標(biāo)方向鍵，用于向處理器912傳輸方向信息與命令選擇，并且用于控制游標(biāo)在顯示設(shè)備912上的移動(dòng)。
可以耦合到總線911的另一種設(shè)備是硬拷貝設(shè)備924，其可以用于在諸如紙、膠片或類似類型介質(zhì)等介質(zhì)之上打印指令、數(shù)據(jù)和其它信息。此外，錄音與播放設(shè)備，例如揚(yáng)聲器和/或麥克風(fēng)(未示出)可以選擇性地耦合到總線911，用于與計(jì)算機(jī)系統(tǒng)900音頻接口?？梢择詈系娇偩€911的另一種設(shè)備是用于與電話通信的有線/無(wú)線通信能力925。
盡管已經(jīng)示出了本發(fā)明的一些具體實(shí)施例，但是本發(fā)明并不局限于這些實(shí)施例。例如，本領(lǐng)域普通技術(shù)人員將意識(shí)到，可以使用多種不同的電路布局和電子元件來(lái)使得壓敏并聯(lián)阻抗路徑與差分信號(hào)在基本上整個(gè)差分信號(hào)擺動(dòng)期間阻抗匹配。本發(fā)明不應(yīng)當(dāng)理解為由這里描述的具體實(shí)施例所限制，而是應(yīng)當(dāng)理解為由權(quán)利要求的范圍所限制。
權(quán)利要求
1.一種裝置，包括差分信號(hào)傳輸總線對(duì)，包括第一總線和第二總線；以及可變阻抗匹配終端對(duì)，包括相互電隔離的第一可變阻抗元件和第二可變阻抗元件，并且分別耦合到所述第一總線和第二總線，其中所述第一可變阻抗元件的阻抗值取決于所述第一總線上的電壓電平，其中所述第二可變阻抗元件的阻抗值取決于所述第二總線上的電壓電平。
2.如權(quán)利要求1所述的裝置，其中通過(guò)激活所述第一可變阻抗元件中的一個(gè)或多個(gè)并聯(lián)阻抗路徑來(lái)變化每個(gè)可變阻抗的阻抗。
3.如權(quán)利要求1所述的裝置，其中所述可變阻抗元件包括參考電壓電路。
4.如權(quán)利要求1所述的裝置，其中所述第一可變阻抗元件包括固定的電阻性元件。
5.如權(quán)利要求4所述的裝置，其中所述固定的電阻性元件包括N阱電阻器。
6.如權(quán)利要求1所述的裝置，其中所述第一可變阻抗元件具有用于差分信號(hào)電壓低到電壓高擺動(dòng)的偶模阻抗。
7.如權(quán)利要求1所述的裝置，其中所述第一可變阻抗元件具有用于差分信號(hào)電壓高到電壓低擺動(dòng)的偶模阻抗。
8.如權(quán)利要求1所述的裝置，其中至少一個(gè)元件的奇模阻抗(R-)和偶模阻抗(R+)的阻抗值由下述公式計(jì)算R+＝-{Ze-Zo}{(1-k)/(1+k)}/2+Sqrt[{Ze-Zo}2{(1-k)/(1+k)}2+4*ZoZe]/2，和R-＝-{Ze-Zo}{(1+k)/(1-k)}/2+Sqrt[{Ze-Zo}2{(1+k)/(1-k)}2+4*ZoZe]/2。
9.如權(quán)利要求1所述的裝置，其中所述第一總線包括差分信號(hào)傳輸總線的V+總線。
10.如權(quán)利要求1所述的裝置，其中所述第一總線包括差分信號(hào)傳輸總線的V-總線。
11.一種裝置，包括電源；具有輸出端的差分信號(hào)傳輸輸入—輸出電路；以及用于匹配差分信號(hào)和共模噪聲信號(hào)兩者的電阻性終端對(duì)，所述電阻性終端對(duì)包括具有可變阻抗的至少一個(gè)元件，所述可變阻抗取決于在所述差分信號(hào)傳輸輸入輸出電路的所述輸出端檢測(cè)到的電壓電平，所述電阻性終端對(duì)耦合到所述輸出端和所述電源。
12.如權(quán)利要求11所述的裝置，其中所述電阻性終端對(duì)阻抗匹配混合模式信號(hào)。
13.如權(quán)利要求11所述的裝置，其中在基本整個(gè)差分信號(hào)擺動(dòng)期間，所述電阻性終端對(duì)阻抗匹配所述差分信號(hào)和所述共模噪聲信號(hào)。
14.如權(quán)利要求11所述的裝置，其中所述電阻性終端對(duì)包括參考電壓電路。
15.如權(quán)利要求11所述的裝置，其中所述電阻性終端對(duì)包括第一阻抗元件和第二阻抗元件，所述第一阻抗元件與所述第二阻抗元件電隔離。
16.如權(quán)利要求11所述的裝置，其中至少一個(gè)元件的奇模阻抗(R-)和偶模阻抗(R+)的阻抗值由下述公式計(jì)算R+＝-{Ze-Zo}{(1-k)/(1+k)}/2+Sqrt[{Ze-Zo}2{(1-k)/(1+k)}2+4*ZoZe]/2，和R-＝-{Ze-Zo}{(1+k)/(1-k)}/2+Sqrt[{Ze-Zo}2{(1+k)/(1-k)}2+4*ZoZe]/2。
17.一種方法，包括基于在差分輸入輸出電路的輸出端檢測(cè)到的電壓電平，改變阻抗匹配終端對(duì)中的阻抗；以及在基本整個(gè)差分信號(hào)擺動(dòng)期間，阻抗匹配差分信號(hào)和共模噪聲信號(hào)。
18.如權(quán)利要求17所述的方法，還包括將匹配終端對(duì)中的第一可變阻抗元件與所述匹配終端對(duì)中的第二可變阻抗元件電隔離。
19.如權(quán)利要求17所述的方法，還包括偏置所述匹配終端對(duì)中的參考電壓以在差分信號(hào)擺動(dòng)期間激活一個(gè)或多個(gè)并聯(lián)阻抗路徑。
20.如權(quán)利要求17所述的方法，還包括將所述匹配終端對(duì)阻抗匹配混合模式信號(hào)。
21.一種裝置，包括用于基于在差分輸入輸出電路的輸出端檢測(cè)到的電壓電平來(lái)改變阻抗匹配終端對(duì)中的阻抗的裝置；以及用于在基本整個(gè)差分信號(hào)擺動(dòng)期間阻抗匹配差分信號(hào)和共模噪聲信號(hào)的裝置。
22.如權(quán)利要求21所述的裝置，還包括用于將匹配終端對(duì)中的第一可變阻抗元件與所述匹配終端對(duì)中的第二可變阻抗元件電隔離的裝置。
23.如權(quán)利要求21所述的裝置，還包括用于偏置所述匹配終端對(duì)中的參考電壓以在差分信號(hào)擺動(dòng)期間激活一個(gè)或多個(gè)并聯(lián)阻抗路徑的裝置。
24.一種計(jì)算機(jī)系統(tǒng)，包括包含一個(gè)或多個(gè)差分信號(hào)傳輸輸入—輸出電路的一個(gè)或多個(gè)集成電路，每個(gè)差分信號(hào)傳輸輸入—輸出電路具有一個(gè)輸出端；以及所述一個(gè)或多個(gè)差分信號(hào)傳輸輸入—輸出電路中的至少一個(gè)耦合到可變阻抗匹配終端對(duì)，所述可變阻抗匹配終端對(duì)包括第一可變阻抗元件和第二可變阻抗元件，所述第一可變阻抗元件耦合到第一總線，所述第二可變阻抗元件耦合到第二總線，所述第一可變阻抗元件的阻抗值取決于所述第一總線上的電壓電平，所述第二可變阻抗元件的阻抗值取決于所述第二總線上的電壓電平。
25.如權(quán)利要求24所述的計(jì)算機(jī)系統(tǒng)，其中所述第一可變阻抗元件與所述第二可變阻抗元件電隔離。
26.如權(quán)利要求24所述的計(jì)算機(jī)系統(tǒng)，其中在基本整個(gè)差分信號(hào)擺動(dòng)期間，所述第一可變阻抗元件阻抗匹配所述差分信號(hào)。
27.一種裝置，包括差分信號(hào)傳輸總線對(duì)，包括第一總線和第二總線；可變阻抗匹配終端對(duì)，包括第一可變阻抗元件和第二可變阻抗元件，所述第一可變阻抗元件耦合到所述第一總線，所述第二可變阻抗元件耦合到所述第二總線，所述第一阻抗元件與所述第二阻抗元件電隔離，所述第一可變阻抗元件的阻抗值取決于所述第一總線上的電壓電平，所述第二可變阻抗元件的阻抗值取決于所述第二總線上的電壓電平，并且在基本整個(gè)差分信號(hào)擺動(dòng)期間，所述可變阻抗匹配終端對(duì)阻抗匹配所述差分信號(hào)。
28.如權(quán)利要求27所述的裝置，其中所述第一可變阻抗元件匹配混合模式信號(hào)。
29.如權(quán)利要求27所述的裝置，其中所述裝置還包括差分信號(hào)傳輸電路，所述差分信號(hào)傳輸電路具有第一驅(qū)動(dòng)器和第一接收器，所述差分信號(hào)傳輸電路耦合到所述差分信號(hào)傳輸總線對(duì)和所述可變阻抗匹配終端對(duì)。
30.如權(quán)利要求27所述的裝置，還包括正電源，所述第一可變阻抗元件耦合到所述第一總線和所述正電源，所述第二可變阻抗元件耦合到所述第二總線和所述正電源。
全文摘要
本發(fā)明描述了包括耦合到差分信號(hào)傳輸總線對(duì)的可變阻抗匹配終端對(duì)的各種裝置與方法。在一個(gè)實(shí)施例中，差分信號(hào)傳輸總線對(duì)包括第一總線和第二總線?？勺冏杩蛊ヅ浣K端對(duì)包括第一可變阻抗元件和第二可變阻抗元件。每個(gè)可變阻抗元件的阻抗值取決于由該可變阻抗元件檢測(cè)到的電壓電平。第一可變阻抗元件耦合到第一總線。第二可變阻抗元件耦合到第二總線。第一可變阻抗元件與第二可變阻抗電阻器電隔離。
文檔編號(hào)H03K17/16GK1625875SQ03803160
公開(kāi)日2005年6月8日 申請(qǐng)日期2003年1月23日 優(yōu)先權(quán)日2002年2月1日
發(fā)明者謝尤斯·尚松桑 申請(qǐng)人:英特爾公司