專利名稱：具有降低的時(shí)鐘抖動(dòng)的鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于與輸入?yún)⒖夹盘?hào)同步地產(chǎn)生振蕩信號(hào)的鎖相環(huán)(PLL)電路，更具體地說，本發(fā)明涉及結(jié)合三態(tài)相位頻率檢測器(PFD)的PLL結(jié)構(gòu)。
PLL被廣泛用作發(fā)生器，用于產(chǎn)生參考頻率信號(hào)，例如微處理器中的時(shí)鐘信號(hào)以及通信系統(tǒng)中的本機(jī)振蕩信號(hào)等等。
標(biāo)準(zhǔn)的整數(shù)-N PLL結(jié)構(gòu)通常結(jié)合三態(tài)PFD，該三態(tài)PFD提供以下優(yōu)點(diǎn)能夠執(zhí)行鑒頻、與其他檢測器相比產(chǎn)生較小的參考擊穿并且是邊緣觸發(fā)的，這使得相位檢測性能獨(dú)立于在檢測器輸入端上的信號(hào)的占空比。
在M.Soyuer和R.Meyer在1990年8月的IEEE Journal of SolidState Circuits第25卷第1019-1022頁上發(fā)表的“傳統(tǒng)相位頻率檢測器的頻率限制(Frequency Limitations of a ConventionalPhase-Frequency Detector)”中，證明傳統(tǒng)PFD具有在該處能夠鑒頻的參考頻率的上限。該上限通過以下公式直接與PFD的復(fù)位時(shí)間聯(lián)系fmax＝1/(2ΔR)，其中，ΔR是PFD的復(fù)位時(shí)間，其對應(yīng)于復(fù)位內(nèi)部反轉(zhuǎn)所需要的時(shí)間并包括邏輯門的內(nèi)部延遲和觸發(fā)器內(nèi)部的傳輸時(shí)間。
因此，在還沒有獲得鎖相的PLL觸發(fā)過程期間，高于fmax的頻率可能導(dǎo)致永久頻率鎖定在錯(cuò)誤的工作頻率上。
如果需要高于fmax的參考時(shí)鐘，基本上存在兩種解決方案使得環(huán)路能夠執(zhí)行鑒頻1.減少PFD的復(fù)位時(shí)間，由此增加fmax。然而，這種選擇方案將受到實(shí)現(xiàn)PLL的技術(shù)的可能性的限制。
2.增加在PFD輸入端的參考信號(hào)的周期，即，降低比較頻率。這可以通過在PFD之前放置分頻器(參考分頻器)以便用某個(gè)因數(shù)M除參考頻率而容易地實(shí)現(xiàn)。在這種情況下應(yīng)當(dāng)注意，環(huán)路內(nèi)部的分頻器(主分頻器)的分頻比還需要乘以同一個(gè)因數(shù)M從而保持確定的輸出頻率。
第二種解決方案是實(shí)際上通常使用的替換方案。

圖1顯示在其中實(shí)現(xiàn)第二種解決方案的PLL電路的原理框圖。根據(jù)圖1，PLL包括PFD1、電荷泵電路2、低通濾波器3、壓控振蕩器(VCO)4和分頻器5。此外，在PFD 1的兩個(gè)輸出端上提供參考分頻器6，由此降低由輸入?yún)⒖夹盘?hào)和從輸出端經(jīng)由分頻器5返回的反饋信號(hào)得到的比較頻率。
在運(yùn)行中，PFD 1根據(jù)PFD 1輸入端的比較信號(hào)之間的相位差向電荷泵電路2提供相位差信號(hào)。電荷泵電路2將相位差信號(hào)轉(zhuǎn)換成誤差信號(hào)，其表示與比較信號(hào)之間的相位差成比例的電平變化。然后通過低通濾波器3平滑該誤差信號(hào)，以便產(chǎn)生提供到VCO 4的控制信號(hào)。VCO 4產(chǎn)生具有振蕩頻率的輸出時(shí)鐘，根據(jù)控制信號(hào)的電壓電平控制該振蕩頻率。分頻器5通過以預(yù)定分頻比N除輸出時(shí)鐘而產(chǎn)生分頻的信號(hào)，由此提供分頻器5的輸出到PFD 1。當(dāng)整個(gè)電路達(dá)到穩(wěn)態(tài)運(yùn)行或鎖定狀態(tài)運(yùn)行時(shí)，即同步轉(zhuǎn)換周期之后的同步狀態(tài)，輸入?yún)⒖夹盘?hào)的頻率和相位以及返回PFD1的另一個(gè)輸入端的分頻信號(hào)彼此一致。因此，來自VCO 4的輸出時(shí)鐘對應(yīng)于通過將輸入?yún)⒖夹盘?hào)乘以分頻比N獲得的信號(hào)。
上述同步轉(zhuǎn)換周期對應(yīng)于將PLL轉(zhuǎn)換到同步的鎖定狀態(tài)所需要的過渡周期，并且由被稱為頻率同步周期的牽入周期和被稱為相位同步周期的鎖定周期的總和確定。
然而，圖1所示的PLL結(jié)構(gòu)具有如下缺點(diǎn)。
通過環(huán)路中的參考分頻器6獲得的增加的分頻比增加了從PFD 1、電荷泵電路2和分頻器5、6到環(huán)路的相位噪聲貢獻(xiàn)。此外，由于最大帶寬或多或少地與比較參考頻率成比例，所以將參考頻率降低因數(shù)M倍意味著最大環(huán)路帶寬也等比例縮減一個(gè)因數(shù)M。這意味著環(huán)路穩(wěn)定所用的時(shí)間(即，同步轉(zhuǎn)換周期或穩(wěn)定時(shí)間)增加了。
作為另一個(gè)缺點(diǎn)，由于VCO 4和低通濾波器3引起的抖動(dòng)導(dǎo)致較小的環(huán)路帶寬可能使輸出信號(hào)惡化。舉例來說，如果參考分頻比M等于2，最大環(huán)路帶寬比沒有該參考分頻器6時(shí)所允許的帶寬低兩倍。這意味著由于VCO 4的相位噪聲引起的輸出抖動(dòng)方差和低通濾波器3中具有的環(huán)路濾波電阻器的熱噪聲將會(huì)大約是沒有分頻器時(shí)的兩倍。
因此，本發(fā)明的目的是提供一種PLL電路和一種用于控制該P(yáng)LL電路的方法，通過該電路和方法，可以使用高于PFD的最大允許頻率的參考時(shí)鐘，而不會(huì)引入上述缺點(diǎn)。
該目的是通過如權(quán)利要求1所述的PLL電路和如權(quán)利要求8所述的控制方法獲得的。
因此，只在PLL達(dá)到鎖相之前引入額外的分頻器，從而允許相位檢測裝置的鑒頻。由此提供一種可以避免現(xiàn)有技術(shù)缺點(diǎn)的簡單的解決方案。由于使用禁止裝置從環(huán)路去除分頻裝置，所以在達(dá)到鎖相之后可以提供增加的環(huán)路帶寬和降低的分頻比。這樣，相位檢測裝置的唯一功能就是保持鎖相，而不需要鑒頻。這意味著允許相位檢測裝置的復(fù)位時(shí)間稍微高于參考信號(hào)周期時(shí)間的一半。因此，可以擴(kuò)大給定相位檢測裝置的最大運(yùn)行頻率而不會(huì)有已知第二種解決方案的缺點(diǎn)。
在達(dá)到鎖相之后去除額外的分頻器的另一個(gè)優(yōu)點(diǎn)在于，近處相位噪聲功率密度降低因數(shù)M2倍，同時(shí)增加的環(huán)路帶寬產(chǎn)生對VCO和環(huán)路濾波器抖動(dòng)的更有效的抑制。
優(yōu)選地，提供鎖定檢測裝置用于檢測鎖相狀態(tài)以及向禁止裝置施加禁止控制信號(hào)。
此外，禁止裝置可以包括開關(guān)裝置，用于打開分頻裝置和相位檢測裝置之間的連接。在這種情況下，該開關(guān)裝置可以被設(shè)置成在分頻裝置和相位檢測裝置之間的連接已經(jīng)被打開時(shí)，關(guān)閉相應(yīng)的旁路連接，以便將輸入?yún)⒖夹盘?hào)和反饋信號(hào)直接提供到相位檢測裝置。禁止控制信號(hào)可以包括用于打開連接的第一控制信號(hào)以及用于關(guān)閉旁路連接的第二控制信號(hào)。開關(guān)裝置可以優(yōu)選地被設(shè)置成與分頻裝置的分頻操作同步地執(zhí)行開關(guān)操作。
可以從從屬權(quán)利要求中得到其他有利的改進(jìn)。
在下文中，將參考附圖以優(yōu)選實(shí)施例為基礎(chǔ)更詳細(xì)地描述本發(fā)明，其中圖1顯示具有參考分頻器的傳統(tǒng)PLL結(jié)構(gòu)的示意性框圖；圖2顯示用在根據(jù)優(yōu)選實(shí)施例的PLL電路中的PFD的示意性電路圖；圖3顯示根據(jù)優(yōu)選實(shí)施例的PLL電路；圖4顯示表示圖2中所示的PFD的輸入和輸出信號(hào)的信號(hào)圖；以及圖5顯示用在根據(jù)優(yōu)選實(shí)施例的PLL電路中的鎖定檢測電路的原理框圖。
現(xiàn)在將以如圖3中所示結(jié)合三態(tài)PFD 1的整數(shù)-N型PLL結(jié)構(gòu)為基礎(chǔ)描述優(yōu)選實(shí)施例。
根據(jù)圖3，提供包括開關(guān)S1、S4以及S2、S3的開關(guān)裝置，其中開關(guān)S1和S4用于關(guān)閉設(shè)置用以旁路參考分頻器6的旁路連接，開關(guān)S2和S3用于打開或關(guān)閉參考分頻器6和PFD 1的相應(yīng)輸入端子A、F之間的連接。開關(guān)S1到S4的開關(guān)操作被由鎖定檢測電路7產(chǎn)生的控制信號(hào)LOCK和反向控制信號(hào)LOCK控制。由于控制信號(hào)LOCK和LOCK是相反的邏輯狀態(tài)，所以當(dāng)開關(guān)S2和S3打開時(shí)，開關(guān)S1和S4關(guān)閉，反之亦然。因此，可以控制開關(guān)裝置以響應(yīng)于由鎖定檢測電路7產(chǎn)生的控制信號(hào)LOCK和LOCK而禁止參考分頻器6的分頻操作。
鎖定檢測電路7被連接到PFD 1的輸出端子up和dn。
圖2顯示PFD 1的示意性電路圖，包括兩個(gè)D觸發(fā)器11和12，用于分別輸出相應(yīng)的邏輯輸出信號(hào)up和dn。D觸發(fā)器11和12的輸入端子D被設(shè)為高邏輯電平“1”，并且PFD 1的輸入端子A和F被連接到D觸發(fā)器11和12的邊緣觸發(fā)的時(shí)鐘輸入端子。通過一個(gè)與門來提供三態(tài)輸出級(jí)13，該與門的輸入端子連接到PFD 1的相應(yīng)輸出端子up和dn，并且該與門的輸出端子連接到兩個(gè)D觸發(fā)器11和12的復(fù)位端子。當(dāng)在輸入端子A的信號(hào)在對應(yīng)于相應(yīng)的D觸發(fā)器11的輸出端子up上產(chǎn)生信號(hào)或向上計(jì)數(shù)，并且在PFD 1另一個(gè)輸入端子F的信號(hào)在另一個(gè)D觸發(fā)器12的對應(yīng)輸出端dn上產(chǎn)生向下計(jì)數(shù)時(shí)，該電路基本上是起向上向下計(jì)數(shù)器的作用。因此，當(dāng)PFD 1的輸入端子A和F上的頻率相等，但端子A上信號(hào)的相位領(lǐng)先于端子F上信號(hào)的相位時(shí)，對應(yīng)于輸入端子A的D觸發(fā)器11的輸出信號(hào)在對應(yīng)于相位差的時(shí)間內(nèi)保持“導(dǎo)通”，或者保持高邏輯電平“1”。當(dāng)輸入端子A上信號(hào)的相位滯后于輸入端子F上信號(hào)的相位時(shí)，另一個(gè)輸出端子dn保持“導(dǎo)通”或者保持在高邏輯電平“1”。
當(dāng)PFD 1的輸入端子A和F其中一個(gè)的頻率高于另一個(gè)時(shí)，相應(yīng)的輸出端子在大部分輸入信號(hào)循環(huán)時(shí)間內(nèi)保持“導(dǎo)通”，而在循環(huán)的剩余時(shí)間兩個(gè)輸出端up和dn都為“關(guān)斷”，即高阻抗?fàn)顟B(tài)。其后，低通濾波器3的輸出電壓變化直到PFD 1的輸入信號(hào)在相位和頻率上都相等為止。在該穩(wěn)定點(diǎn)，低通濾波器3輸出端上的電壓保持恒定。
圖4顯示輸入端子A、F處的相應(yīng)波形以及將輸出端子up和dn上的信號(hào)組合成單個(gè)信號(hào)的對應(yīng)輸出信號(hào)，其中正脈沖表示在輸出端子up上的高邏輯電平，負(fù)脈沖表示在輸出端子dn上的高邏輯電平。如可以從圖4中得到的，當(dāng)在端子A上信號(hào)的相位領(lǐng)先時(shí)獲得正脈沖(up信號(hào)的脈沖)，而當(dāng)在端子F上信號(hào)的相位領(lǐng)先時(shí)獲得負(fù)脈沖(dn信號(hào)的脈沖)。
圖3中所示的電荷泵電路2被設(shè)置成產(chǎn)生誤差信號(hào)，該信號(hào)可以是恒定幅值的電流脈沖并具有與在端子up和dn上的差別輸出信號(hào)所給出的相位誤差成比例的脈沖寬度。換句話說，電荷泵電路2的輸出線路在輸出端子up高電平期間進(jìn)行充電，并在輸出端子dn高電平期間進(jìn)行放電。因此，來自電路2的電荷根據(jù)PFD 1的輸入端子A和F處的比較信號(hào)之間的相位差，將端子up和dn上的相位差輸出信號(hào)轉(zhuǎn)換成具有電壓電平的誤差信號(hào)。
圖3中所示的低通濾波器3可以包括電阻器和電容器裝置，該裝置適用于通過平滑來自電荷泵電路2的誤差信號(hào)輸出來產(chǎn)生控制信號(hào)。然后，VCO 4產(chǎn)生具有由控制信號(hào)控制的振蕩頻率的輸出時(shí)鐘。分頻器5對VCO 4的輸出時(shí)鐘進(jìn)行分頻，以便產(chǎn)生其頻率等于提供到一個(gè)上面的參考分頻器6的輸入?yún)⒖夹盘?hào)的頻率的反饋信號(hào)。
此外，鎖定檢測電路7被設(shè)置成通過檢測PFD 1的比較輸入信號(hào)之間的很小的相位誤差來判斷PLL的穩(wěn)定或鎖定狀態(tài)。為了保持鎖定狀態(tài)，PLL電路需要一些很小的調(diào)整。該變化取決于環(huán)路參數(shù)和反沖(back-lash)時(shí)間，通常是幾納秒的等級(jí)。如果PLL電路處于鎖定狀態(tài)，則PFD 1的輸出端子up和dn上將只有非常小的脈沖輸出。
圖5顯示鎖定檢測電路7的示例性實(shí)施方案的示意性框圖。根據(jù)圖5，如果兩個(gè)輸入信號(hào)都為邏輯低電平“0”，則在用來產(chǎn)生高電平輸出信號(hào)的或非門71中組合端子up和dn上的相位差輸出信號(hào)。如果至少一個(gè)從PFD 1的端子up和dn提供的輸入信號(hào)為高電平，則或非門71的輸出將會(huì)切換到低電平。因此，在鎖定狀態(tài)，或非門71的輸出信號(hào)主要處于高電平狀態(tài)，并且在表示相位誤差的短脈沖期間改變到低電平狀態(tài)。這些脈沖被低通濾波器72(即RC網(wǎng)絡(luò)等)濾掉，施密特觸發(fā)器電路73產(chǎn)生穩(wěn)態(tài)電平，其中高邏輯電平指示鎖定狀態(tài)，脈沖的輸出指示失鎖狀態(tài)。
施密特觸發(fā)器電路73的輸出信號(hào)被提供到產(chǎn)生控制信號(hào)LOCK和LOCK的單穩(wěn)態(tài)觸發(fā)器74的觸發(fā)器輸入端。在PLL的鎖定狀態(tài)期間，施密特觸發(fā)器電路73不產(chǎn)生輸出脈沖，而單穩(wěn)態(tài)觸發(fā)器74在其不反向Q輸出端保持低電平狀態(tài)并在其反向Q輸出端保持高電平狀態(tài)。因此，Q輸出端可以被用來產(chǎn)生控制信號(hào)LOCK。另一方面，假設(shè)單穩(wěn)態(tài)觸發(fā)器74的固有時(shí)間周期被設(shè)為高于施密特觸發(fā)器電路73的輸出信號(hào)的最大脈沖周期的值，則在PLL電路的失鎖狀態(tài)中，在施密特觸發(fā)器電路73的輸出端產(chǎn)生脈沖，其連續(xù)地重新觸發(fā)單穩(wěn)態(tài)觸發(fā)器74使其Q輸出端保持在高狀態(tài)。因此，單穩(wěn)態(tài)觸發(fā)器74的Q輸出端可以被用于產(chǎn)生控制信號(hào)LOCK。
因此，引入了一種簡單的解決方案來避免最初提到的圖1中所示的傳統(tǒng)PLL電路的缺點(diǎn)。綜上所述，在達(dá)到相位(和頻率)鎖定之后一段時(shí)間，使用開關(guān)S1和S4從PLL環(huán)路中去除為了降低PFD 1輸入端的參考頻率而添加的兩個(gè)額外參考分頻器6，由此使得能夠增加環(huán)路帶寬并降低總的分頻比。在達(dá)到鎖相之后，PFD 1的唯一功能就是保持鎖相而不需要進(jìn)行鑒頻。這意味著允許PFD 1的復(fù)位時(shí)間稍微高于參考信號(hào)周期的一半。因此，PFD 1的最大工作頻率可以擴(kuò)大而不會(huì)產(chǎn)生圖1中所示的傳統(tǒng)PLL電路的缺點(diǎn)。
注意，“在運(yùn)行中”去除或禁止額外的參考分頻器6必須以這樣一種方式執(zhí)行，即在環(huán)路中避免相位干擾，這可能迫使環(huán)路失鎖。這可以通過將開關(guān)S1到S4的定時(shí)鏈接到參考分頻器6的分頻狀態(tài)來實(shí)現(xiàn)，這樣可以對開關(guān)定時(shí)使其在參考分頻器6的輸出信號(hào)的活動(dòng)邊剛達(dá)到PFD 1的邊緣觸發(fā)時(shí)輸入端子A和F就操作。此外，應(yīng)該通過對應(yīng)的電路設(shè)計(jì)內(nèi)容來避免PFD 1的輸入端子A和F上的開關(guān)噪聲。
本發(fā)明在使用具有非常高的參考頻率的寬帶PLL的系統(tǒng)中特別有用，例如在用于光學(xué)網(wǎng)絡(luò)的時(shí)鐘轉(zhuǎn)換電路中。在這種方案中，PFD 1可以被設(shè)計(jì)成以625MHz的參考頻率鑒頻，并且如果需要以2.5GHZ的參考頻率運(yùn)行，可以被用于“只進(jìn)行鑒頻”。
注意，本發(fā)明并不局限于結(jié)合上述優(yōu)選實(shí)施例描述的特定電路?？梢允褂萌魏晤愋偷挠糜诋a(chǎn)生指示PLL鎖定狀態(tài)的控制信號(hào)的鎖定檢測電路。鎖定檢測電路甚至可以被簡單的定時(shí)器電路所取代，該定時(shí)器電路在同步運(yùn)行開始之后對預(yù)定時(shí)間周期(例如1秒)進(jìn)行計(jì)數(shù)，并且在預(yù)定時(shí)間用期過去之后，啟動(dòng)禁止裝置(例如開關(guān)S1到S4)以禁止參考分頻器6的分頻操作。預(yù)定時(shí)間周期必須設(shè)為一個(gè)足夠大的值以致于能確保PLL已經(jīng)達(dá)到鎖相狀態(tài)。可以實(shí)現(xiàn)任何類型的禁止裝置，只要它適于響應(yīng)于從鎖定檢測電路7或定時(shí)器電路獲得的控制信號(hào)可以禁止參考分頻器6的功能。因此，本發(fā)明可以在所附權(quán)利要求書的范圍內(nèi)改變。
權(quán)利要求
1.一種用于與輸入?yún)⒖夹盘?hào)同步地產(chǎn)生振蕩信號(hào)的鎖相環(huán)電路，所述鎖相環(huán)電路包括a)相位檢測裝置(1)，用于檢測從所述輸入?yún)⒖夹盘?hào)得到的第一信號(hào)和從所述振蕩信號(hào)得到的第二信號(hào)之間的相位差，并且用于產(chǎn)生對應(yīng)于所述相位差的控制信號(hào)；b)頻率控制裝置(4)，用于根據(jù)所述控制信號(hào)來控制所述振蕩信號(hào)的頻率；c)分頻裝置(6)，用于以預(yù)定比率對所述輸入?yún)⒖夹盘?hào)和從所述振蕩信號(hào)得到的反饋信號(hào)進(jìn)行分頻，以便分別產(chǎn)生所述第一和第二信號(hào)；以及d)禁止裝置，用于當(dāng)所述鎖相環(huán)電路已經(jīng)達(dá)到鎖相狀態(tài)時(shí)，禁止所述分頻裝置(6)的操作。
2.根據(jù)權(quán)利要求1的電路，還包括鎖定檢測裝置(7)，用于檢測所述鎖相狀態(tài)并將禁止控制信號(hào)提供到所述禁止裝置(S1到S4)。
3.根據(jù)權(quán)利要求1的電路，還包括定時(shí)器裝置，用于在同步運(yùn)行開始后對預(yù)定時(shí)間周期進(jìn)行計(jì)數(shù)，并且當(dāng)所述預(yù)定時(shí)間周期已經(jīng)過去時(shí)，將禁止控制信號(hào)提供到所述禁止裝置(S1到S4)。
4.根據(jù)權(quán)利要求2或3的電路，其中所述禁止裝置包括開關(guān)裝置(S1到S4)，用于響應(yīng)于所述禁止控制信號(hào)打開所述分頻裝置(6)和所述相位檢測裝置(1)之間的連接。
5.根據(jù)權(quán)利要求4的電路，其中所述開關(guān)裝置(S1到S4)被設(shè)置成當(dāng)所述分頻裝置(6)和所述相位檢測裝置(1)之間的所述連接已經(jīng)被打開時(shí)關(guān)閉相應(yīng)的旁路連接，以便將所述輸入?yún)⒖夹盘?hào)和所述反饋信號(hào)直接提供到所述相位檢測裝置(1)。
6.根據(jù)權(quán)利要求2到5中任一項(xiàng)的電路，其中所述禁止控制信號(hào)包括用于打開所述連接的第一控制信號(hào)以及用于關(guān)閉所述旁路連接的第二控制信號(hào)。
7.根據(jù)權(quán)利要求4到6中任一項(xiàng)的電路，其中所述開關(guān)裝置(S1到S4)被設(shè)置成與所述分頻裝置(6)的分頻操作同步地執(zhí)行所述開關(guān)操作。
8.根據(jù)前述任一項(xiàng)權(quán)利要求的電路，其中所述相位檢測裝置是相位和頻率檢測器(1)。
9.一種控制鎖相環(huán)電路的方法，所述方法包括以下步驟a)以預(yù)定比率對所述鎖相環(huán)電路的輸入?yún)⒖夹盘?hào)和從所述鎖相環(huán)電路的輸出振蕩信號(hào)得到的反饋信號(hào)進(jìn)行分頻；b)將所述分頻的輸入?yún)⒖夹盘?hào)和所述分頻的反饋信號(hào)提供到所述鎖相環(huán)電路的相位檢測裝置；以及c)響應(yīng)于對所述鎖相環(huán)電路的鎖相狀態(tài)的檢測，禁止所述分頻步驟。
全文摘要
本發(fā)明涉及鎖相環(huán)(PLL)電路以及用于控制這種PLL電路的方法，其中以預(yù)定比率對輸入?yún)⒖夹盘?hào)和從輸出振蕩信號(hào)得到的反饋信號(hào)的頻率進(jìn)行分頻，由此降低PLL電路的相位檢測裝置(1)處的頻率。響應(yīng)于對所述PLL電路的鎖相狀態(tài)的檢測從而禁止所述分頻步驟。因此，在達(dá)到鎖相之后，從環(huán)路中去除為了降低比較頻率而添加的額外參考分頻器(6)，由此使得能夠增加環(huán)路帶寬并降低環(huán)路內(nèi)的分頻比。
文檔編號(hào)H03L7/18GK1625839SQ03803069
公開日2005年6月8日 申請日期2003年1月20日 優(yōu)先權(quán)日2002年2月1日
發(fā)明者B·諾塔, R·C·H·范德比克, C·S·沃徹爾 申請人:皇家飛利浦電子股份有限公司