專利名稱：△-∑調(diào)變裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種信號調(diào)變技術(shù)，尤指一種Δ-∑調(diào)變裝置。
背景技術(shù)：
傳統(tǒng)的Δ-∑(Delta-Sigma)調(diào)變技術(shù)是利用累加的固定參考電壓(Vth)來比較輸入電壓(Vin)，以將模擬信號轉(zhuǎn)換為數(shù)字信號。若模擬信號瞬間變大、速度比較快或其斜率比較大時(shí)，由于其采用固定參考電壓來追蹤模擬輸入信號，使得累加的參考電壓不容易跟上模擬輸入信號，而導(dǎo)致輸出的數(shù)字信號失真，而無法即時(shí)反應(yīng)模擬輸入信號的情形。
圖1顯示改善的Delta-Sigma調(diào)變架構(gòu)示意圖，其主要利用積分器11、量化器12以及一回授機(jī)制來產(chǎn)生數(shù)字信號。此種Delta-Sigma調(diào)變架構(gòu)的模擬輸入信號與數(shù)字輸出信號的關(guān)系是如圖2所示，當(dāng)模擬輸入信號變化比較快時(shí)，則數(shù)字輸出信號會比較密集，當(dāng)模擬輸入信號變化比較慢時(shí)，則數(shù)字輸出信號會比較疏緩。由于此一架構(gòu)是透過取樣手段來達(dá)成，使得模擬輸入信號、數(shù)字輸出信號以及取樣頻率之間有一函式關(guān)系，若模擬輸入信號的頻率過高，取樣頻率固定，將導(dǎo)致數(shù)字輸出信號失真。
上述的傳統(tǒng)Delta-Sigma調(diào)變技術(shù)與改善的Delta-Sigma調(diào)變架構(gòu)是用以將模擬信號轉(zhuǎn)換為數(shù)字信號，以作為模擬數(shù)字轉(zhuǎn)換器，若需再還原為為模擬信號時(shí)，通常是利用低通濾波器來進(jìn)信模擬信號還原動作。另，上述的Delta-Sigma調(diào)變技術(shù)無法在調(diào)變時(shí)直接對信號加以放大或縮小，必須透過額外電路才能對信號進(jìn)行放大或縮小調(diào)整。例如在信號處理之前或信號處理后利用乘法運(yùn)算器對該信號作放大或縮小的運(yùn)算，或利用加法器來放大信號，但此類型運(yùn)算器較占空間，違反晶片越做越小的趨勢，或在低動濾波處理后，透過RC電路來調(diào)整模擬信號的大小，但RC電路復(fù)雜，使得成本增加。
因此，如何提供一種利用Delta-Sigma調(diào)變技術(shù)調(diào)整信號的大小，卻又不需使用乘法器或RC電路的Delta-Sigma調(diào)變裝置，且可以解決取樣頻率所產(chǎn)生的相關(guān)失真問題已成為一亟需解決的課題。

發(fā)明內(nèi)容
本發(fā)明的主要目的是在提供一種Delta-Sigma調(diào)變裝置，以便能不需使用外部電路或額外乘法運(yùn)算器而具有調(diào)整信號的大小的能力。
為達(dá)成上述目的，本發(fā)明Delta-Sigma調(diào)變裝置，包括一Delta加法器，是接收一數(shù)字輸入信號及一回饋信號，以進(jìn)行加算處理而輸出一前級加法信號；一Sigma加法器，是與該Delta加法器相連接，以接收該前級加法信號及一前級資料信號，以便進(jìn)行累加處理而輸出一累加信號；一第一資料閂鎖器，是與該Sigma加法器相連接，且分別接收一時(shí)脈信號與該累加信號，以便供依據(jù)該時(shí)脈信號來暫存該累加信號或輸出該前級資料信號；一回饋產(chǎn)生器，是連接于該第一資料閂鎖器以接收該前級資料信號，并依據(jù)一調(diào)整信號而產(chǎn)生該回饋信號；以及一第二資料閂鎖器，是與該第一資料閂鎖器相連接，且分別接收該時(shí)脈信號與該前級資料信號，以便供暫存該前級資料信號，并依據(jù)該時(shí)脈信號而輸出一數(shù)字輸出信號。
其還包括一低通濾波器，是與該第二資料閂鎖器相連接，以便供將該數(shù)字輸出信號轉(zhuǎn)換成模擬信號。
其中還包括一箝位器，其是連接于該∑加法器與該第一資料閂鎖器之間，以對該∑加法器輸出的累加信號進(jìn)行箝位處理，以便供進(jìn)行該數(shù)字輸入信號的放大。
其中，當(dāng)該數(shù)字輸入信號為Y比特，該回饋信號為Z比特，則該Δ-∑調(diào)變裝置放大或縮小該數(shù)字輸入信號的范圍為2Y/2Z-1。
其中，該數(shù)字輸入信號以符號表現(xiàn)方式呈現(xiàn)，當(dāng)該數(shù)字輸入信號為Y比特，則其值的范圍在-2Y-1-2Z-1。
其中，當(dāng)該回饋信號為Z比特，則其值是為-2Z-1或2Z-1-1，當(dāng)該回饋產(chǎn)生器接收的前級資料信號為低位狀態(tài)，則該回饋產(chǎn)生器輸出2Z-1-1至該Δ加法器，當(dāng)該回饋產(chǎn)生器接收的前級資料信號為高位狀態(tài)，則該回饋產(chǎn)生器輸出-2Z-1至該Δ加法器。
其中，該第一資料閂鎖器與該第二資料閂鎖器是為D型正反器。


為進(jìn)一步說明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實(shí)施例及附圖詳細(xì)說明如下，其中圖1是已知Delta-Sigma調(diào)變架構(gòu)示意圖。
圖2是已知Delta-Sigma調(diào)變的模擬輸入信號與數(shù)字輸出信號關(guān)系示意圖。
圖3是本發(fā)明一較佳實(shí)施例的縮小信號與不改變信號大小的功能方塊示意圖。
圖4是本發(fā)明一較佳實(shí)施例的信號不改變大小的示意圖。
圖5是本發(fā)明一較佳實(shí)施例的信號縮小的示意圖。
圖6是本發(fā)明一較佳實(shí)施例的放大信號的功能方塊示意圖。
圖7是本發(fā)明一較佳實(shí)施例的信號放大的示意圖。
具體實(shí)施例方式
有關(guān)本發(fā)明的Delta-Sigma調(diào)變裝置的一較佳實(shí)施例，是以放大或縮小聲音信號(音量)來加以說明，圖3顯示本發(fā)明的功能方塊圖，其主要由Delta加法器31、Sigma加法器32、第一資料閂鎖器33、回饋產(chǎn)生器34、第二資料閂鎖器35以及低通濾波器36等主要構(gòu)件所組成，其中，于本實(shí)施例中，第一資料閂鎖器33與第二資料閂鎖器35較佳為D型正反器。
前述Delta加法器31的輸出端連至Sigma加法器32的輸入端，Sigma加法器32的輸出端與第一資料閂鎖器33的輸入端(D接腳)相連接。第一資料閂鎖器33的輸出端(Q接腳)則分別連接至Sigma加法器32的輸入端、回饋產(chǎn)生器3 4的輸入端以及第二資料閂鎖器35的輸入端，第一資料閂鎖器33與第二資料閂鎖器35并分別與一時(shí)脈信號線及一清除信號線相連接，回饋產(chǎn)生器34的輸出端與Delta加法器31的輸入端相連接，第二資料閂鎖器35的輸出端則與低通濾波器36相連接。
上述的Delta加法器31接收具有Y比特的數(shù)字輸入信號及一回饋信號，以進(jìn)行加算處理，此Y比特的數(shù)字輸入信號在輸入Delta加法器31前是先經(jīng)過符號比特?cái)U(kuò)充處理(Signed Bit Extension)而成為N比特的數(shù)字輸入信號。另該具有Y比特的數(shù)字輸入信號在輸入Delta加法器3前可為一模擬信號，并經(jīng)由一模擬數(shù)字轉(zhuǎn)換器(ADC)轉(zhuǎn)換成數(shù)字輸入信號。于本實(shí)施例中，Delta加法器31與Sigma加法器32皆為N比特的加法器。為了簡化說明，假設(shè)Y＝10且N＝16，且數(shù)字輸入信號以符號表現(xiàn)方式(Signed Representation)來呈現(xiàn)，則該數(shù)字輸入信號的范圍在-2Y-1-2Y-1-1(即-512-511之間)。
前述回饋產(chǎn)生器3 4接收第一資料閂鎖器33輸出的前級資料信號(例如L(16-1＝15∶0))，以產(chǎn)生回饋信號。當(dāng)音量不變時(shí)，則透過一調(diào)整信號來調(diào)整其回饋信號的大小，例如此時(shí)數(shù)字輸入信號的大小為-512-511，則將回饋信號的值調(diào)整為-512或511。當(dāng)?shù)谝毁Y料閂鎖器33輸出的前級資料信號為低位狀態(tài)(例如0)，則回饋產(chǎn)生器34輸出大小為511的回饋信號至Delta加法器31，使得Delta加法器31的運(yùn)作為數(shù)字輸入信號(DACin)+511。當(dāng)?shù)谝毁Y料閂鎖器33輸出的前級資料信號為高位狀態(tài)(例如1)，則回饋產(chǎn)生器34輸出大小為-512的回饋信號至Delta加法器31，使得Delta加法器31的運(yùn)作為DACin-512。
由于，Delta加法器31接收511或-512的回饋信號的信號幅度與數(shù)字輸入信號(DACin)的幅度相同，故其比值為1，因此Delta加法器31不更改其所產(chǎn)生的前級加法信號的大小(即，未改變)。Sigma加法器32接收Delta加法器31產(chǎn)生的前級加法信號以及第一資料閂鎖器33輸出的前級資料信號，以便供依據(jù)前級資料信號來進(jìn)行前級加法信號(Delta輸出值)的累加動作，以輸出累加信號至第一資料閂鎖器33，第一資料閂鎖器33則依據(jù)所接收的時(shí)脈信號來暫存(Latch)累加信號或?qū)⑵漭敵龆蔀榍凹壻Y料信號。
此時(shí)，若仍維持音量不變的狀態(tài)，則回饋產(chǎn)生器34繼續(xù)依據(jù)輸出回饋信號至Delta加法器31。第二資料閂鎖器35接收前級資料信號與時(shí)脈信號，并依據(jù)時(shí)脈信號來暫存或直接輸出前級資料信號，其輸出的前級資料信號稱為數(shù)字輸出信號。若此時(shí)欲將數(shù)字輸出信號信號還原為模擬信號的態(tài)樣，則可透過低通濾波器36予以還原。圖4顯示數(shù)字輸入信號尚未經(jīng)過Delta-Sigma調(diào)變前的波形、調(diào)變后且不予以放大的數(shù)字信號波形以及經(jīng)過低通濾波器36還原的波形。
若欲將音量調(diào)整為原來的四分之一時(shí)，則透過調(diào)整信號調(diào)整回饋信號的大小，以成為-2048或2047。因此，當(dāng)前級資料信號為低位狀態(tài)，回饋產(chǎn)生器34輸出大小為2047的回饋信號至Delta加法器31，使得Delta加法器31的運(yùn)作為DACin+2047。當(dāng)前級資料信號為高位狀態(tài)，回饋產(chǎn)生器34輸出大小為-2048的回饋信號至Delta加法器31，使得Delta加法器31的運(yùn)作為DACin-2048。
然而，整體Delta-Sigma調(diào)變器輸出的疏密與回肴信號及輸入信號有關(guān)，亦即，此時(shí)將回饋信號放大四倍所產(chǎn)生的輸出疏密變化的程度等同于回饋信號不變而輸入信號縮小四分之一時(shí)輸出疏密變化的程度，使得音量的輸出縮小四分之一。圖5顯示數(shù)字輸入信號尚未經(jīng)過Delta-Sigma調(diào)變前的波形、放大四倍的波形、調(diào)變后且縮小四分之一的數(shù)字信號波形以及經(jīng)過低通濾波器36還原的波形。當(dāng)然，亦可透過調(diào)整信號調(diào)整回饋信號的大小為-32768或32767，以使得音量縮小為六十四分之一。
圖6顯示放大音量時(shí)的功能方塊示意圖，其除了包括Delta加法器61、Sigma加法器62、第一資料閂鎖器64、回饋產(chǎn)生器65、第一資料閂鎖器66以及低通濾波器67之外，尚包括一箝位器63，其中，箝位器63是連接于Sigma加法器62及第一資料閂鎖器64之間，以用來對信號發(fā)生飽和時(shí)(例如調(diào)變后的信號大于其準(zhǔn)位時(shí))，對超過準(zhǔn)位部分的信號予以進(jìn)行箝位處理(截波)((例如超過9比特的信號)。
若欲將音量調(diào)整為原來的二倍時(shí)，假設(shè)輸入數(shù)字信號的二倍未超過10比特的表示范圍，即DACin(91)＝0，則透過調(diào)整信號調(diào)整回饋信號的大小為-256或255。因此，當(dāng)前級資料信號為低位狀態(tài)，回饋產(chǎn)生器65輸出大小為255的回饋信號至Delta加法器61，使得Delta加法器61的運(yùn)作為DACin+255。當(dāng)前級資料信號為高位狀態(tài)，回饋產(chǎn)生器65輸出大小為-256的回饋信號至Delta加法器61，使得Delta加法器6 1的運(yùn)作為DACin-256。
然而，整體Delta-Sigma調(diào)變器輸出的疏密與回饋信號及輸入信號有關(guān)，亦即，此時(shí)將回饋信號縮小二分之一所產(chǎn)生的輸出疏密變化的程度等同于回饋信號不變而輸入信號放大二倍時(shí)輸出疏密變化的程度，使得音量的輸出放大二倍，由于Sigma加法器62輸出的放大的累加信號將超過所限制的范圍(9比特)，因此，箝位器63將對超過9比特的信號進(jìn)行截波處理，之后，再送至第一資料閂鎖器64，最后由低通濾波器67予以輸出。圖7顯示信號縮小二分之一、調(diào)變后且放大二倍的數(shù)字信號以及經(jīng)過低通濾波器67的波形。
由以上的說明可知，本發(fā)明利用Delta-Sigma機(jī)制在數(shù)字信號的基礎(chǔ)上來對信號進(jìn)行放大或縮小的處理，并透過調(diào)整回饋產(chǎn)生器輸出的回饋信號來改變數(shù)字輸入信號的大小，以改變最后輸出波形的大小，以便能不需使用外部電路或額外乘法運(yùn)算器而具有調(diào)整信號的大小的能力。
上述實(shí)施例僅是為了方便說明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以申請專利范圍所述為準(zhǔn)，而非僅限于上述實(shí)施例。
權(quán)利要求
1.一種Δ-∑調(diào)變裝置，其特征在于，包括一Δ加法器，是接收一數(shù)字輸入信號及一回饋信號，以進(jìn)行加算處理而輸出一前級加法信號；一∑加法器，是與該Δ加法器相連接，以接收該前級加法信號及一前級資料信號，以便進(jìn)行累加處理而輸出一累加信號；一第一資料閂鎖器，是與該∑加法器相連接，且分別接收一時(shí)脈信號與該累加信號，以便供依據(jù)該時(shí)脈信號來暫存該累加信號或輸出該前級資料信號；一回饋產(chǎn)生器，是連接于該第一資料閂鎖器以接收該前級資料信號，并依據(jù)一調(diào)整信號而產(chǎn)生該回饋信號；以及一第二資料閂鎖器，是與該第一資料閂鎖器相連接，且分別接收該時(shí)脈信號與該前級資料信號，以便供暫存該前級資料信號，并依據(jù)該時(shí)脈信號而輸出一數(shù)字輸出信號。
2.如權(quán)利要求1所述的Δ-∑調(diào)變裝置，其特征在于，其還包括一低通濾波器，是與該第二資料閂鎖器相連接，以便供將該數(shù)字輸出信號轉(zhuǎn)換成模擬信號。
3.如權(quán)利要求1項(xiàng)所述的Δ-∑調(diào)變裝置，其特征在于，其中還包括一箝位器，其是連接于該∑加法器與該第一資料閂鎖器之間，以對該∑加法器輸出的累加信號進(jìn)行箝位處理，以便供進(jìn)行該數(shù)字輸入信號的放大。
4.如權(quán)利要求1所述的Δ-∑調(diào)變裝置，其特征在于，其中，當(dāng)該數(shù)字輸入信號為Y比特，該回饋信號為Z比特，則該Δ-∑調(diào)變裝置放大或縮小該數(shù)字輸入信號的范圍為2Y/2Z-1。
5.如權(quán)利要求1所述的Δ-∑調(diào)變裝置，其特征在于，其中，該數(shù)字輸入信號以符號表現(xiàn)方式呈現(xiàn)，當(dāng)該數(shù)字輸入信號為Y比特，則其值的范圍在-2Y-1-2Z-1。
6.如權(quán)利要求1所述的Δ-∑調(diào)變裝置，其特征在于，其中，當(dāng)該回饋信號為Z比特，則其值是為-2Z-1或2Z-1-1，當(dāng)該回饋產(chǎn)生器接收的前級資料信號為低位狀態(tài)，則該回饋產(chǎn)生器輸出2Z-1-1至該Δ加法器，當(dāng)該回饋產(chǎn)生器接收的前級資料信號為高位狀態(tài)，則該回饋產(chǎn)生器輸出-2Z-1至該Δ加法器。
7.如權(quán)利要求1所述的Δ-∑調(diào)變裝置，其特征在于，其中，該第一資料閂鎖器與該第二資料閂鎖器是為D型正反器。
全文摘要
本發(fā)明是有關(guān)于一種Δ－∑調(diào)變裝置，是包括Δ加法器、∑加法器、第一資料閂鎖器、第二資料閂鎖器以及回饋產(chǎn)生器，其中，回饋產(chǎn)生器依據(jù)第一資料閂鎖器輸出的前級資料信號輸出回饋信號至Δ加法器，以使得Δ加法器輸出前級加法信號，∑加法器進(jìn)行累加處理而輸出累加信號至第一資料閂鎖器，繼而第一資料閂鎖器輸出前級資料信號至第二資料閂鎖器，以使得第二資料閂鎖器輸出數(shù)字輸出信號。
文檔編號H03M3/02GK1553579SQ0313854
公開日2004年12月8日 申請日期2003年6月3日 優(yōu)先權(quán)日2003年6月3日
發(fā)明者羅立聲, 廖棟才 申請人:凌陽科技股份有限公司