專利名稱：可編程多模數(shù)分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種分頻器，特別是涉及一種可編程多模數(shù)分頻器。
背景技術(shù)：
分頻電路是頻率合成器當(dāng)中一個相當(dāng)重要的部分。用以將一原始脈沖分頻成一目標(biāo)脈沖，而該目標(biāo)脈沖的頻率為該原始脈沖的頻率除以一除數(shù)值后的結(jié)果。如本領(lǐng)域的技術(shù)人員所熟知，一般的分頻電路(Frequency Divider)是由多個彼此串接(Cascade)的雙模式分頻單元所組成，而每個分頻單元依據(jù)一相對應(yīng)的除數(shù)訊號，以選擇所要進(jìn)行的分頻模式。分頻器所能處理的除數(shù)值范圍受限于所述分頻單元的個數(shù)多寡，分頻單元的個數(shù)越多，則該分頻器所能運(yùn)作的除數(shù)值范圍就越大。常用的雙模式分頻單元是具有除2和除3兩種分頻模式的分頻單元(2/3 Cell)。若該分頻電路由N個2/3分頻單元組成，則該分頻電路所能處理的除數(shù)值范圍為從2N至2N+1-1之間的所有整數(shù)。
增加分頻單元的個數(shù)能擴(kuò)大分頻電路的除數(shù)值范圍，然而，以集成電路設(shè)計時的空間使用效率角度來看，這并不是一個很好的方法。Philippe在US Patent 5349622中，提出了一種由一分頻電路與一可編程計數(shù)器(Programmable Counter)所組成的可編程分頻器。通過調(diào)整該計數(shù)器的計數(shù)值，便可擴(kuò)大該分頻電路的除數(shù)值范圍。但是Philippe提出的可編程分頻器需使用額外的該可編程計數(shù)器，增加了電路設(shè)計時的復(fù)雜性與成本。
此外，當(dāng)可編程分頻器用于非整數(shù)的頻率合成器時，由于除數(shù)值需重復(fù)地在M與M+1之間來回切換，以得到所希望的非整數(shù)頻率的目標(biāo)脈沖。然而，已知技術(shù)中，當(dāng)除數(shù)值切換時(亦即該分頻器重新加載一組更新除數(shù)訊號時)，只要所述分頻單元當(dāng)中有任何一個分頻單元是處于模數(shù)切換致能狀態(tài)，則該處于模數(shù)切換致能狀態(tài)的分頻單元便會依據(jù)新加載的除數(shù)訊號進(jìn)行對應(yīng)的分頻模式。如此一來，將造成可編程分頻器在該次分頻循環(huán)中，有部分頻單元根據(jù)新的除數(shù)訊號運(yùn)作，而其它的分頻單元根據(jù)舊的除數(shù)訊號運(yùn)作，因而造成該次分頻循環(huán)完成后所輸出分頻后的目標(biāo)脈沖的頻率產(chǎn)生錯誤。亦即分頻后輸出的目標(biāo)脈沖的頻率既不是原始脈沖頻率除以M后的頻率，也不是除以M+1后的頻率。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的在于提供一種可編程多模式分頻器，利用重置分頻單元的方法，確保分頻后所輸出脈沖的頻率的正確性，以解決上述已知技術(shù)中的問題。
根據(jù)本發(fā)明的一種可編程多模數(shù)分頻器轉(zhuǎn)換除數(shù)的方法，其中該可編程多模數(shù)分頻器包含有多個串接(Cascade)的分頻單元，該方法包含有提供多個更新除數(shù)訊號，根據(jù)所述更新除數(shù)訊號將所述分頻單元分別切換于除2或除3的模式，以及同步重置(Reset)部分分頻單元。
本發(fā)明的可編程多模數(shù)分頻器在切換除數(shù)值后，可同步重置所有分頻單元，以使每一分頻單元重新進(jìn)行分頻操作。
本發(fā)明并可利用一重載訊號觸發(fā)每一分頻單元，使每一分頻單元同步重新加載相對應(yīng)的更新除數(shù)訊號，確保于除數(shù)值變換后，每一分頻單元均會依據(jù)相對應(yīng)的更新除數(shù)訊號進(jìn)行分頻運(yùn)作，進(jìn)而解決已知技術(shù)中的問題。其中，該重載訊號可為可編程多模數(shù)分頻器分頻后所輸出的脈沖，以簡化電路設(shè)計另外，本發(fā)明僅需使用觸發(fā)器與簡單的邏輯門，便能使原先的雙模式分頻單元，另增加一旁路模式，進(jìn)而擴(kuò)展可編程分頻器除數(shù)值的應(yīng)用范圍。
甚至，本發(fā)明的可編程多模數(shù)分頻器只需同步加載對應(yīng)的除數(shù)訊號于具有旁路模式的分頻單元，便能同時實(shí)現(xiàn)擴(kuò)展除數(shù)值的應(yīng)用范圍，與確保分頻后輸出脈沖的頻率正確性的目的。
本發(fā)明的一優(yōu)點(diǎn)在于，僅需使用簡單的觸發(fā)器與邏輯門便可擴(kuò)展可編程多模數(shù)分頻器的除數(shù)范圍，不需額外的可編程計數(shù)器。
本發(fā)明的另一優(yōu)點(diǎn)在于可編程多模數(shù)分頻器利用重置分頻單元的方式，使重置后的分頻單元依據(jù)重置開始時的除數(shù)訊號進(jìn)行分頻，以維持分頻后所輸出的脈沖頻率的正確性。
本發(fā)明的又一優(yōu)點(diǎn)在于使分頻單元模塊化，可有效降低電路設(shè)計時的復(fù)雜性與成本。


圖1為本發(fā)明的可編程多模數(shù)分頻器的第一實(shí)施例的示意2為圖1中分頻單元10的一實(shí)施例電路3為圖1中分頻單元10的另一實(shí)施例電路4為本發(fā)明的可編程多模數(shù)分頻器的第二實(shí)施例的示意5為圖4中分頻單元20的一實(shí)施例電路6為圖4中分頻單元20的另一實(shí)施例電路7為本發(fā)明的可編程多模數(shù)分頻器的第三實(shí)施例的示意8為本發(fā)明的可編程多模數(shù)分頻器的第四實(shí)施例的示意9為圖7與圖8中分頻單元30的一實(shí)施例電路10為圖7與圖8中分頻單元30的另一實(shí)施例電路11為圖8中本發(fā)明的可編程多模數(shù)分頻器400的時序12為本發(fā)明的可編程多模數(shù)分頻器的第五實(shí)施例的示意13為圖12中分頻單元40的一實(shí)施例電路14為圖12中分頻單元40的另一實(shí)施例電路15為圖12中分頻單元50的一實(shí)施例電路16為圖12中分頻單元50的另一實(shí)施例電路17為本發(fā)明的可編程多模數(shù)分頻器的第六實(shí)施例的示意18為圖17中分頻單元60的一實(shí)施例電路19為圖17中分頻單元60的另一實(shí)施例電路20為圖17中分頻單元70的一實(shí)施例電路21為圖17中分頻單元70的另一實(shí)施例電路22為圖17中分頻單元80的一實(shí)施例電路23為圖17中分頻單元80的另一實(shí)施例電路24為本發(fā)明的可編程分頻器轉(zhuǎn)換除數(shù)的方法的流程圖附圖符號說明100、200、300、400、500、600 可編程多模數(shù)分頻器10、20、30、40、50、60、70、80分頻單元12、14分頻單元10的電路圖
22、24 分頻單元20的電路圖32、34 分頻單元30的電路圖42、44 分頻單元40的電路圖52、54 分頻單元50的電路圖62、64 分頻單元60的電路圖72、74 分頻單元70的電路圖82、84 分頻單元80的電路圖2、4、132、134、136、232、234、D型觸發(fā)器732、734、736、832、834142、144、242、742、842非門152、154、252、254、256、752、852 或門162、164、166、262、762、862 與門450時序圖具體實(shí)施方式
請參考圖1。圖1為本發(fā)明的可編程多模數(shù)分頻器的第一實(shí)施例的示意圖。一可編程多模數(shù)分頻器100包含有N個串接的分頻單元10，其中每一分頻單元10均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第一輸出端(Fo)、及一第二輸出端(Mo)。在圖1中每一分頻單元10依串接的順序由左至右分別定義為第一級、第二級、...、第N級分頻單元10。
如圖1所示，在本發(fā)明的第一實(shí)施例中，可編程多模數(shù)分頻器100的第一至第N-1級之中的每一分頻單元10，其第一輸出端(Fo)耦接于次一級分頻單元10的第一輸入端(Fi)、其第二輸入端(Mi)耦接于次一級分頻單元10的第二輸出端(Mo)。第N級分頻單元10的第二輸入端(Mi)耦接于一固定的邏輯值，在圖1所示的本發(fā)明的實(shí)施例中，該第二輸入端(Mi)耦接于Vcc(表示最后一除數(shù)訊號為邏輯1)。每一分頻單元10的第三輸入端(Di)用以接收一更新除數(shù)訊號Di<P>(1≤P≤N)；其第四輸入端(Rs)用以接受一重置(Reset)訊號的觸發(fā)，以同步重置第P級分頻單元10，該重置訊號通常是由一控制電路(未顯示)所產(chǎn)生。每一分頻單元10依據(jù)其第三輸入端(Di)所加載的一除數(shù)訊號，切換其所需進(jìn)行的分頻操作于除2或除3的模式，而其詳細(xì)運(yùn)作方式將于稍后討論。
在本發(fā)明的第一實(shí)施例中，一原始脈沖Fin，自可編程多模數(shù)分頻器100的第一級分頻單元10的第一輸入端(Fi)輸入，經(jīng)過每一個分頻單元10分別依其分頻模式進(jìn)行分頻后，自第N級分頻單元10(亦即最后一級分頻單元10)的第二輸出端(Mo)或其第一輸出端(Fo)輸出一分頻后的目標(biāo)脈沖Fout。其中該目標(biāo)脈沖Fout的頻率相對于該原始脈沖Fin的比率，決定于一可編程的除數(shù)值。而該可編程的除數(shù)值，以一組二進(jìn)制除數(shù)訊號，分別加載每一分頻單元10的第三輸入端(Di)。當(dāng)除數(shù)值轉(zhuǎn)換時，利用該重置訊號，在可編程多模數(shù)分頻器100的每一分頻單元10加載對應(yīng)的更新除數(shù)訊號后，同步重置所有分頻單元10，以使每一分頻單元10于重置后重新進(jìn)行分頻操作。如此一來，便可確?？删幊潭嗄?shù)分頻器100最后所輸出分頻后的該目標(biāo)脈沖Fout的頻率，確為該原始脈沖Fin的頻率除以該更新后的除數(shù)值的結(jié)果。
請參考圖2。圖2為圖1中分頻單元10的一實(shí)施例電路圖12。如圖2所示，在電路圖12中，不論該第二輸入端(Mi)是在邏輯0或1，只要當(dāng)該第一輸出端(Fo)是在邏輯0電平且該第三輸入端(Di)所加載的除數(shù)訊號是邏輯0時，表示此時分頻單元10需進(jìn)行除2的分頻模式。因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以2之后的時鐘訊號。當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及該第三輸入端(Di)所加載的除數(shù)訊號是邏輯1時，表示此時分頻單元10需進(jìn)行除3的分頻模式，同理，于該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以3之后的時鐘訊號。當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)則輸出邏輯0(或1)訊號。再者，不論該第二輸入端(Mi)是在邏輯0或邏輯1電平，只要當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)均輸出邏輯0訊號。此外，當(dāng)該第四輸入端(Rs)接收到的該重置訊號位于一致能電平時(在本發(fā)明的實(shí)施例中，該致能電平為邏輯1電平)，由于觸發(fā)器2與觸發(fā)器4均處于重置狀態(tài)，因此，分頻單元10將不進(jìn)行分頻操作，所以該第一輸出端(Fo)輸出邏輯0訊號，此時若該第二輸入端(Mi)是在邏輯1電平，則該第二輸出端(Mo)輸出邏輯1訊號。而當(dāng)重置結(jié)束(該重置訊號轉(zhuǎn)變?yōu)橐贿壿?電平)后，分頻單元10重新進(jìn)行分頻操作。
換句話說，在電路圖12中，不論該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第三輸入端(Di)是在邏輯0時，表示此時分頻單元10需進(jìn)行除2的分頻模式，因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以2之后的時鐘訊號。而當(dāng)該第二輸出端(Mo)是在邏輯1且該第三輸入端(Di)是在邏輯1時，表示分頻單元10需進(jìn)行除3的分頻模式，因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以3之后的時鐘訊號。
如前所述，由電路圖12的運(yùn)作說明中可以發(fā)現(xiàn)，分頻單元10的工作時鐘即為其第一輸入端(Fi)所接收到的時鐘訊號。以圖1中的第一級分頻單元10為例，其第一輸入端(Fi)所輸入的該來源脈沖Fin即為其工作時鐘訊號。因此，在本發(fā)明第一實(shí)施例中，可編程多模數(shù)分頻器100中的每一級分頻單元10的工作時鐘，是由第一級分頻單元10漸次地往次一級分頻單元10傳遞過去，一直到第N級分頻單元10為止(亦即最后一級分頻單元10)，以使可編程多模數(shù)分頻器100完成一個完整的分頻操作。
另外，由電路圖12的運(yùn)作說明中還可發(fā)現(xiàn)，由每一分頻單元10的第二輸入端(Mi)所加載的訊號，為該分頻單元10切換分頻模式的致能訊號。這是由于分頻單元10的預(yù)設(shè)分頻模式為除2的模式，當(dāng)其第二輸入端(Mi)所加載的致能訊號位于非致能狀態(tài)時(在本發(fā)明的實(shí)施例中，非致能狀態(tài)為邏輯0電平)，分頻單元10將進(jìn)行除2的預(yù)設(shè)分頻模式。若分頻單元10的第二輸入端(Mi)所加載的致能訊號位于致能狀態(tài)時(即邏輯1)，分頻單元10便根據(jù)其第三輸入端(Di)所加載的該除數(shù)訊號，將分頻單元10切換于除2或除3的模式。例如，當(dāng)分頻單元10的第二輸入端(Mi)所加載的訊號位于邏輯1的致能狀態(tài)時，若其第三輸入端(Di)所加載的除數(shù)訊號為邏輯1，則表示分頻單元10被編程為除3的模式，所以分頻模式10將進(jìn)行除3的分頻操作。
請?jiān)賲⒖紙D1。如圖1所示，可編程多模數(shù)分頻器100中的每一個分頻單元10，其模式切換致能訊號(即其第二輸入端(Mi)所輸入的訊號)，是由第N級分頻單元10漸次地往前一級分頻單元10傳遞過去，一直到第一級分頻單元10為止。而越前級的分頻單元10所接收到的致能訊號的頻率將越高，這樣的設(shè)計方式可以滿足最前面幾級分頻單元10高頻運(yùn)作的需求。
請注意，本發(fā)明可編程多模數(shù)分頻器的第一實(shí)施例當(dāng)中最重要的一個技術(shù)特征，在于同步重置所有的分頻單元10的分頻操作。如前所述，已知技術(shù)當(dāng)中，在切換分頻器的除數(shù)值時，可能發(fā)生最后所輸出分頻后的時鐘訊號頻率錯誤的情形。在本發(fā)明的第一實(shí)施例中，當(dāng)切換可編程多模數(shù)分頻器100的除數(shù)值后(亦即每一分頻單元10加載新的除數(shù)訊號時)，可同步重置(Reset)所有分頻單元10，以使每一分頻單元10根據(jù)新的除數(shù)訊號重新進(jìn)行對應(yīng)的分頻操作，進(jìn)而解決已知技術(shù)中的問題。
請參考圖3(一并參考圖2)。圖3為圖1中分頻單元10的另一實(shí)施例電路圖14。相較于圖2，很明顯地，圖3的電路圖14與圖2的電路圖12的不同點(diǎn)，在于電路圖14比電路圖12多使用了一個與門，如此一來便可提升電路圖14的第二輸出端(Mo)的輸出速度。而電路圖14的邏輯運(yùn)作方式與圖2中的電路圖12均相同，在不妨礙本發(fā)明技術(shù)披露的情形下，不予贅述請參考圖4。圖4為本發(fā)明的可編程多模數(shù)分頻器的第二實(shí)施例的示意圖。一可編程多模數(shù)分頻器200包含有N個串接的分頻單元20，其中每一分頻單元20均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第一輸出端(Fo)、及一第二輸出端(Mo)。在圖4中每一分頻單元20依串接的順序由左至右分別定義為第一級、第二級、...、第N級分頻單元20。
如圖4所示，在本發(fā)明的第二實(shí)施例中，可編程多模數(shù)分頻器200的第一至第N-1級之中的每一分頻單元20，其第一輸出端(Fo)耦接于后一級分頻單元20的第一輸入端(Fi)、其第二輸入端(Mi)耦接于后一級分頻單元20的第二輸出端(Mo)。而第N級分頻單元20的第二輸入端(Mi)耦接于一固定的邏輯值，在圖4本發(fā)明的實(shí)施例中，該第二輸入端(Mi)耦接于Vcc(表示最后一除數(shù)訊號為邏輯1)。每一分頻單元20的第三輸入端(Di)用以接收一更新除數(shù)訊號Di<P>(1≤P≤N)；其第四輸入端(R1)用以接收一重載(Reload)訊號，該重載訊號通常由一控制電路(未顯示)所產(chǎn)生。每一分頻單元20在其第四輸入端(R1)接受該重載訊號的觸發(fā)時，會同步自其第三輸入端(Di)重新加載對應(yīng)的該更新除數(shù)訊號Di<P>，以切換分頻運(yùn)作于除2或除3的模式，其詳細(xì)運(yùn)作方式將于稍后討論。
在本發(fā)明的第二實(shí)施例中，一原始脈沖Fin，自可編程多模數(shù)分頻器200的第一級分頻單元20的第一輸入端(Fi)輸入，經(jīng)過每一個分頻單元20分別依其分頻模式進(jìn)行分頻后，自第N級分頻單元20(亦即最后一級分頻單元20)的第二輸出端(Mo)或其第一輸出端(Fo)輸出一分頻后的目標(biāo)脈沖Fout。同理，其中該目標(biāo)脈沖Fout的頻率相對于該原始脈沖Fin的比率，是由同步加載每一分頻單元20的第三輸入端(Di)的一組可編程除數(shù)訊號來決定。當(dāng)除數(shù)值轉(zhuǎn)換時，新的除數(shù)值以一組二進(jìn)制除數(shù)訊號形式，分別備便于每一分頻單元20的第三輸入端(Di)上(此時每一分頻單元20尚未加載該更新除數(shù)訊號)，接著一重載(Reload)訊號輸入于每一分頻單元20的第四輸入端(R1)，以觸發(fā)所有分頻單元20分別自其第三輸入端(Di)同步加載對應(yīng)的更新除數(shù)訊號。如此一來，便可確保可編程多模數(shù)分頻器200最后所輸出分頻后的該目標(biāo)脈沖Fout的頻率，確為該原始脈沖Fin的頻率除以該更新后的除數(shù)值的結(jié)果。
請參考圖5。圖5為圖4中分頻單元20的一實(shí)施例電路圖22。如圖5所示，在電路圖22中，不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0電平，或是當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)時，若該第三輸入端(Di)所加載的除數(shù)訊號是邏輯0，表示分頻單元20需進(jìn)行除2的分頻模式。因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以2之后的時鐘訊號。當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)時，若該第三輸入端(Di)所加載的除數(shù)訊號是邏輯1，表示分頻單元20需進(jìn)行除3的分頻模式。同理，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以3之后的時鐘訊號。當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號。再者，不論該第二輸入端(Mi)是在邏輯0或1電平，只要當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)均輸出邏輯0訊號。
換句話說，在電路圖22中，不論該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)時，若該第三輸入端(Di)所加載的除數(shù)訊號是邏輯0，表示分頻單元20需進(jìn)行除2的分頻模式。因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以2之后的時鐘訊號。而當(dāng)該第二輸出端(Mo)是在邏輯1且當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)時，若該第三輸入端(Di)所加載的除數(shù)訊號是邏輯1，表示分頻單元20需進(jìn)行除3的分頻模式，同理，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以3之后的時鐘訊號。
在本發(fā)明可編程多模數(shù)分頻器的第二實(shí)施例中，分頻單元20的工作時鐘亦為其第一輸入端(Fi)所接收到的時鐘訊號?？删幊潭嗄?shù)分頻器200中的每一級分頻單元20的工作時鐘，是由第一級分頻單元20漸次地往次一級分頻單元20傳遞過去，一直到第N級分頻單元20為止(亦即最后一級分頻單元20)，以使可編程多模數(shù)分頻器200完成一個完整的分頻操作。
同樣地，由分頻單元20的第二輸入端(Mi)所加載的訊號，即為該分頻單元20切換分頻模式的致能訊號?？删幊潭嗄?shù)分頻器200中的每一個分頻單元20，其模式切換致能訊號，同樣由第N級分頻單元20漸次地往前一級分頻單元20傳遞過去，一直到第一級分頻單元20為止。而越前級的分頻單元20所接收到的致能訊號的頻率將越高，這樣的設(shè)計方式滿足了最前面幾級分頻單元20高頻運(yùn)作時的需求。
相較于圖1的第一實(shí)施例，圖4中的可編程多模數(shù)分頻器200是利用一重載訊號觸發(fā)分頻單元20的方式，使每一分頻單元20同步重新加載相對應(yīng)的更新除數(shù)訊號，確保可編程多模數(shù)分頻器200于除數(shù)值變換后，每一分頻單元20均會依據(jù)相對應(yīng)的更新除數(shù)訊號進(jìn)行分頻運(yùn)作，進(jìn)而解決已知技術(shù)中的問題。
請參考圖6(一并參考圖5)。圖6為圖4中分頻單元20的另一實(shí)施例電路圖24。相較于圖5，很明顯地，圖6的電路圖24與圖5的電路圖22的不同點(diǎn)，在于電路圖24比電路圖22多使用了一個與門，如前所述，這樣一來便可提升電路圖24的第二輸出端(Mo)的輸出速度。而電路圖24的邏輯運(yùn)作方式與圖5中的電路圖22均相同，在不妨礙本發(fā)明技術(shù)披露的情形下，不再贅述。
請參考圖7。圖7為本發(fā)明的可編程多模數(shù)分頻器的第三實(shí)施例的示意圖。一可編程多模數(shù)分頻器300包含有N個串接的分頻單元30，其中每一分頻單元30均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第一輸出端(Fo)、及一第二輸出端(Mo)。在圖7中每一分頻單元30依串接的順序由左至右分別定義為第一級、第二級、...、第N級分頻單元30。
如圖7所示，可編程多模數(shù)分頻器300當(dāng)中的每一分頻單元30彼此之間的串聯(lián)方式，與前面兩個實(shí)施例相同。不同點(diǎn)在于可編程多模數(shù)分頻器300中的每一分頻單元30除了該第四輸入端(Rs)用以接受一重置(Reset)訊號的觸發(fā)以同步重置分頻操作外，同時具有一第五輸入端(R1)，用以接受一重載(Reload)訊號的觸發(fā)，而同步自其第三輸入端(Di)重新加載對應(yīng)的該更新除數(shù)訊號Di<P>(1≤P≤N)，以切換分頻運(yùn)作于除2或除3的模式。其中該重置訊號與該重載訊號通常是由一控制電路產(chǎn)生(未顯示)。因此，可編程多模數(shù)分頻器300不只可同步重置所有分頻單元30，亦可使每一分頻單元30同步加載對應(yīng)的更新除數(shù)訊號。每一分頻單元30的詳細(xì)運(yùn)作方式將于稍后說明。
在本發(fā)明的第三實(shí)施例中，一原始脈沖Fin，自可編程多模數(shù)分頻器300的第一級分頻單元30的第一輸入端(Fi)輸入，經(jīng)由每一個分頻單元30分別依其分頻模式進(jìn)行分頻后，自第N級分頻單元30(亦即最后一級分頻單元30)的第二輸出端(Mo)或其第一輸出端(Fo)輸出一分頻后的目標(biāo)脈沖Fout。與本發(fā)明的第二實(shí)施例相同，該目標(biāo)脈沖Fout的頻率相對于該原始脈沖Fin的比率，是由同步加載每一分頻單元30的第三輸入端(Di)的一組可編程除數(shù)訊號來決定。當(dāng)除數(shù)值轉(zhuǎn)換時，新的除數(shù)值以一組二進(jìn)制除數(shù)訊號形式，分別備便于每一分頻單元30的第三輸入端(Di)上(此時每一分頻單元30尚未加載該更新除數(shù)訊號)，接著該重載(Reload)訊號輸入每一分頻單元30的第四輸入端(R1)，以觸發(fā)所有分頻單元30分別自其第三輸入端(Di)同步加載對應(yīng)的更新除數(shù)訊號。同時利用一邏輯1的重置訊號，同步重置可編程多模數(shù)分頻器300當(dāng)中的所有分頻單元30，當(dāng)該重置訊號降為邏輯0時，每一分頻單元30便根據(jù)同步加載后的該更新除數(shù)訊號重新進(jìn)行分頻操作。
請參考圖8(一并參考圖7)。圖8為本發(fā)明的可編程多模數(shù)分頻器的第四實(shí)施例的示意圖。相較于圖7中本發(fā)明的第三實(shí)施例，圖8中的可編程多模數(shù)分頻器400與圖7中的可編程多模數(shù)分頻器300很類似，但可編程多模數(shù)分頻器400簡化了可編程多模數(shù)分頻器300的設(shè)計。在可編程多模數(shù)分頻器400當(dāng)中，每一分頻單元30的第四輸入端(R1)，均耦接于第N級(亦即最后一級)分頻單元30的第二輸出端(Mo)。可編程多模數(shù)分頻器400直接以最后一級分頻單元30所輸出分頻后的該目標(biāo)脈沖Fout，作為該重載訊號。如此一來，在每一分頻單元30的第四輸入端(R1)接受該目標(biāo)脈沖Fout的邊緣觸發(fā)時，每一分頻單元30會同步加載一次除數(shù)訊號(不論其有無變更)。
請參考圖9。圖9為圖7與圖8中分頻單元30的一實(shí)施例電路圖32。如圖9所示，在電路圖32中，不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)時，該第三輸入端(Di)所加載的除數(shù)訊號是邏輯0，表示分頻單元30需進(jìn)行除2的分頻模式。因此，于該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以2之后的時鐘訊號。當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)時，該第三輸入端(Di)所加載的除數(shù)訊號是邏輯1，表示分頻單元30需進(jìn)行除3的分頻模式。同理，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以3之后的時鐘訊號。當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號。再者，不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)均輸出邏輯0訊號。另外，當(dāng)該第四輸入端(Rs)所接收的該重置訊號位于一致能電平時(在本發(fā)明的實(shí)施例中，該致能電平為邏輯1電平)，該第一輸出端(Fo)輸出邏輯0訊號，此時若該第二輸入端(Mi)是在邏輯1電平，則該第二輸出端(Mo)輸出邏輯1訊號。
換句話說，在圖9的電路圖32中，不論該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)時，該第三輸入端(Di)所加載的除數(shù)訊號是邏輯0，表示分頻單元30需進(jìn)行除2的分頻模式。因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以2之后的時鐘訊號。當(dāng)該第二輸出端(Mo)是在邏輯1且當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)時，該第三輸入端(Di)所加載的除數(shù)訊號是邏輯1，則表示分頻單元30需進(jìn)行除3的分頻模式。同理，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以3之后的時鐘訊號。
另外，與前幾個實(shí)施例相同，在可編程多模數(shù)分頻器300與可編程多模數(shù)分頻器400中，每一分頻單元30的第一輸入端(Fi)所接收到的時鐘訊號，即為該分頻單元30的工作時鐘訊號。如前所述，每一級分頻單元30的工作時鐘，均由第一級分頻單元30漸次地往次一級分頻單元30傳遞過去，一直到最后一級分頻單元30為止，以使可編程多模數(shù)分頻器300或可編程多模數(shù)分頻器400完成一個完整的分頻操作。同樣地，由分頻單元30的第二輸入端(Mi)所加載的訊號，即為該分頻單元30切換分頻模式的致能訊號。該致能訊號由第N級分頻單元30漸次地往前一級分頻單元30傳遞過去，一直到第一級分頻單元30為止。而越前級的分頻單元30所接收到的致能訊號的頻率將越高，這樣的設(shè)計方式滿足了最前面幾級分頻單元30高頻運(yùn)作時的需求。
請注意，在本發(fā)明的第三與第四實(shí)施例中，最重要的技術(shù)特征，在于可編程多模數(shù)分頻器300與400當(dāng)中的每一分頻單元30，均同步加載相對應(yīng)的更新除數(shù)訊號，并被同步重置。在同步重置后，每一分頻單元30均會根據(jù)新加載的更新除數(shù)訊號重新進(jìn)行分頻操作。這樣的作法不僅可確保最后所輸出分頻后的該目標(biāo)脈沖Fout的頻率，確為該原始脈沖Fin的頻率除以該更新后的除數(shù)值的結(jié)果，更進(jìn)一步使得該目標(biāo)脈沖Fout為連續(xù)輸出的脈沖訊號。
請參考圖10(一并參考圖9)。圖10為圖7與圖8中分頻單元30的另一實(shí)施例電路圖34。如圖10所示，電路圖34比圖9中的電路圖32多使用了一個與門，同理，這樣的設(shè)計可提升電路圖34的第二輸出端(Mo)的輸出速度。而電路圖34的邏輯運(yùn)作方式與圖9中的電路圖32均相同，在不妨礙本發(fā)明技術(shù)披露的情形下，不再贅述。
請參考圖11(一并參考圖8)。圖11為圖8中可編程多模數(shù)分頻器400的時序圖450。在圖11中，為說明上的方便，假設(shè)本發(fā)明的可編程多模數(shù)分頻器400共有6級分頻單元30。如圖11所示，在本實(shí)施例中，由于最后一級(即第六級)分頻單元30的第二輸入端(Mi)耦接于Vcc永遠(yuǎn)處于邏輯1電平(表示最后一除數(shù)訊號為邏輯1)，因此，本實(shí)施例中，可編程多模數(shù)分頻器400的除數(shù)值最小為64(26＝64)。在時序圖450中，不論各分頻單元30一開始的分頻模式為何，當(dāng)重置訊號在時間452至?xí)r間454這段期間升至邏輯1電平時，所有分頻單元30均被同步重置而停止分頻操作，所以這段時間內(nèi)所有分頻單元30的第一輸出端(Fo)所輸出的脈沖(即1-Fo、2-Fo、3-Fo、4-Fo、5-Fo、6-Fo)皆降為邏輯0。如前所述，在時間452至?xí)r間454這段期間，由于第六級分頻單元30的第二輸入端(Mi)處于邏輯1電平，故其第二輸出端(Mo)亦輸出邏輯1訊號。而因?yàn)榈诹壏诸l單元30的第二輸出端(Mo)，連接到第五級分頻單元30的第二輸入端(Mi)，第五級分頻單元30的第二輸出端(Mo)，又連接到第四級分頻單元30的第二輸入端(Mi)，以此類推下去。因此，在該重置訊號致能期間，所有分頻單元30的第二輸出端(Mo)所輸出的脈沖(即1-Mo、2-Mo、3-Mo、4-Mo、5-Mo、6-Mo)均為邏輯1。
在時間454時，該重置訊號降為邏輯0電平(非致能電平)，表示所有分頻單元30同步重置完成，故所有分頻單元30此時依據(jù)被重置當(dāng)時所加載的除數(shù)訊號進(jìn)行分頻操作。在圖11中，假設(shè)所有分頻單元30被重置當(dāng)時的除數(shù)訊號均為邏輯0(表示每一分頻單元30均進(jìn)行除2的模式)，亦即可編程多模數(shù)分頻器400當(dāng)時的除數(shù)值為64。在時間454時，由于該原始脈沖Fin(亦為第一級分頻單元30的第一輸入端(Fi)所輸入的脈沖1-Fi)處于一上升緣，故第一級分頻單元30進(jìn)行除2的分頻操作，將分頻后的脈沖1-Fo自其第一輸出端(Fo)輸出，成為第二級分頻單元30的工作時鐘訊號(2-Fi)。而工作時鐘訊號(2-Fi)的上升緣觸發(fā)第二級分頻單元30進(jìn)行分頻操作，并將分頻后的脈沖2-Fo自其第一輸出端(Fo)輸出，成為第三級分頻單元30的工作時鐘訊號(3-Fi)。以此類推下去，直到時間458時，可編程多模數(shù)分頻器400完成了重置后的第一個分頻循環(huán)。以最后一級(第六級)分頻單元30的第二輸出端(Mo)的輸出脈沖6-Mo作為分頻后的目標(biāo)脈沖Fout。該目標(biāo)脈沖Fout的頻率為該原始脈沖Fin頻率的六十四分之一(若以第六級分頻單元30的第一輸出端(Fo)的輸出脈沖6-Fo作為分頻后的目標(biāo)脈沖Fout，則頻率同樣為該原始脈沖Fin頻率的六十四分之一)。
如前所述，第六級分頻單元30的第二輸出端(Mo)的輸出脈沖6-Mo同時被當(dāng)成可編程多模數(shù)分頻器400的重載訊號。在時序圖450中，在時間456時，每一分頻單元30的第三輸入端(Di)上所備便的除數(shù)訊號均為邏輯0，則在脈沖6-Mo的上升緣觸發(fā)每一分頻單元30重新加載對應(yīng)的除數(shù)訊號后，可編程多模數(shù)分頻器400的除數(shù)值仍保持為64。因此，在下一個分頻循環(huán)中，每一分頻單元30將會重復(fù)一次除2模式的分頻操作。輸出的分頻后的目標(biāo)脈沖Fout(6-Mo)的頻率仍將為該原始脈沖Fin頻率的六十四分之一。
事實(shí)上，由圖11中可發(fā)現(xiàn)，在一個分頻循環(huán)中，不論以哪一級分頻單元30的第二輸出端(Mo)的輸出脈沖當(dāng)作可編程多模數(shù)分頻器400分頻后的目標(biāo)脈沖Fout，其頻率都是相同的，差別只在于脈沖寬度不同而已。而直接利用最后一級分頻單元30分頻后所輸出的脈沖6-Mo作為該重載訊號的優(yōu)點(diǎn)，在于脈沖6-Mo的脈沖寬度比其它前級分頻單元30的輸出脈沖(1-Mo、2-Mo、...、5-Mo)寬，因此，在電路設(shè)計上，可以降低對分頻單元30檢測高頻訊號能力的要求，進(jìn)而降低可編程多模數(shù)分頻器的成本。
由本發(fā)明的可編程多模數(shù)分頻器400的時序圖450的說明中，可以發(fā)現(xiàn)本發(fā)明的第四實(shí)施例的兩點(diǎn)重要技術(shù)特征(a)同步重置所有分頻單元30。使每一分頻單元30于重置后根據(jù)當(dāng)下的除數(shù)訊號重新進(jìn)行分頻操作。亦即可編程多模數(shù)分頻器400將根據(jù)當(dāng)下的除數(shù)值重新進(jìn)行分頻操作。
(b)利用分頻后輸出的該目標(biāo)脈沖Fout作為該重載訊號，以觸發(fā)每一分頻單元30同步加載新的除數(shù)訊號。
在前面的實(shí)施例中，說明了本發(fā)明的可編程多模數(shù)分頻器解決了已知技術(shù)在轉(zhuǎn)換除數(shù)后，所輸出分頻后的脈沖的頻率錯誤的情形。為了進(jìn)一步改進(jìn)已知技術(shù)當(dāng)中，分頻器能處理的除數(shù)范圍受限于分頻單元個數(shù)的問題，本發(fā)明將原先的分頻單元配合簡單的邏輯門，使分頻單元增加了一旁路模式(Bypass Mode)的運(yùn)作方式。以下將說明本發(fā)明的具有較廣除數(shù)范圍的可編程多模數(shù)分頻器的架構(gòu)。
請參考圖12。圖12為本發(fā)明的可編程多模數(shù)分頻器的第五實(shí)施例的示意圖。一可編程多模數(shù)分頻器500，包含有三第一分頻單元30、一第二分頻單元40、以及二第三分頻單元50；其中每一分頻單元30均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第一輸出端(Fo)、及一第二輸出端(Mo)，且每一分頻單元30依串接的順序由左至右分別定義為第一級、第二級、第三級分頻單元30；每一第三分頻單元50均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第六輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，且每一分頻單元50依串接的順序由左至右分別定義為第四級、第五級分頻單元50；第二分頻單元40具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第六輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，且第二分頻單元40依其串接的順序定義為第六級分頻單元40。
其中第一至第三級分頻單元30彼此間的串聯(lián)方式與前面實(shí)施例相同，在此不再贅述；第四級分頻單元50的第一輸入端(Fi)耦接于第三級分頻單元30的第一輸出端(Fo)、第二輸出端(Mo)耦接于第三級分頻單元30的第二輸入端(Mi)、第一輸出端(Fo)耦接于第五級分頻單元50的第一輸入端(Fi)、第二輸入端(Mi)耦接于第五級分頻單元50的第二輸出端(Mo)、第六輸入端(Ci)耦接于第五級分頻單元50的第三輸出端(Co)；第五級分頻單元50的第一輸出端(Fo)耦接于第六級分頻單元40的第一輸入端(Fi)、第二輸入端(Mi)耦接于第六級分頻單元40的第二輸出端(Mo)、第六輸入端(Ci)耦接于第六級分頻單元40的第三輸出端(Co)；第六級分頻單元40的第二輸入端(Mi)耦接于Vcc、第六輸入端(Ci)耦接于一最后除數(shù)訊號Di<7>。此外，可編程多模數(shù)分頻器500中，所有分頻單元的第三輸入端(Di)，用以接收一對應(yīng)的除數(shù)訊號Di<P>(1≤P≤6)；而第四輸入端(Rs)，用以接收一重置訊號以同步重置該分頻單元，該重置訊號通常由一控制電路(未顯示)產(chǎn)生；該第五輸入端(R1)耦接于第三級分頻單元30的第二輸出端(Mo)，以第三級分頻單元30的第二輸出端(Mo)所輸出的脈沖3-Mo作為一重載訊號。在本實(shí)施例中，可編程多模數(shù)分頻器500亦以脈沖3-Mo作為分頻后輸出的目標(biāo)脈沖Fout。
可編程多模數(shù)分頻器500的運(yùn)作方式與前面的實(shí)施例類似，同樣以所述除數(shù)訊號(Di<1>、Di<2>、Di<3>、...、Di<7>)所代表的二進(jìn)制值作為一除數(shù)值，并依據(jù)該除數(shù)值將第一級分頻單元30的第一輸入端(Fi)所接收到的一來源脈沖Fin分頻。然而，不同點(diǎn)在于前面的實(shí)施例中，所述除數(shù)訊號的最后一除數(shù)訊號(亦即Di<N+1>)均處于邏輯1電平。因此，當(dāng)使用N個分頻單元時，可處理的除數(shù)值范圍為從2N到2N+1-1之中的任一整數(shù)值。然而，在本發(fā)明的第五實(shí)施例中，可編程多模數(shù)分頻器500的最后三級分頻單元(即第四級分頻單元50、第五級分頻單元50、第六級分頻單元40)多了一個旁路(Bypass)模式。當(dāng)分頻單元40或分頻單元50的第六輸入端(Ci)所接收到的訊號(即旁路模式致能訊號)為邏輯0電平時，表示該分頻單元將不進(jìn)行分頻操作，而處于一旁路(Bypass)狀態(tài)。至于旁路分頻單元40與分頻單元50的方式將于稍后說明。因此，可編程多模數(shù)分頻器500所能處理的除數(shù)值范圍將成為從23到27-1(即8到127)之中的任一整數(shù)值，而不再只是從26到27-1之間的范圍。而且，本發(fā)明僅使用了簡單的觸發(fā)器與組合邏輯，便能擴(kuò)展可編程多模數(shù)分頻器的除數(shù)值應(yīng)用范圍，有效降低了設(shè)計時的復(fù)雜性與成本。
請注意，在本發(fā)明的一較佳實(shí)施例中，可編程多模數(shù)分頻器中所使用的觸發(fā)器為D型觸發(fā)器，此僅為了說明上的方便，只要能實(shí)現(xiàn)本發(fā)明的目的，使用任何類型的觸發(fā)器均屬于本發(fā)明的范圍。
請參考圖13(一并參考圖12)。圖13為圖12中分頻單元40的一實(shí)施例電路圖42。分頻單元40為最后一級分頻單元，如圖12所示，分頻單元40的第二輸入端(Mi)耦接于Vcc(即邏輯1電平)，而第三輸入端(Di)與第六輸入端(Ci)分別耦接于最后兩個除數(shù)訊號Di<6>與Di<7>。在電路圖42中，當(dāng)該第五輸入端(R1)接受該重置訊號的觸發(fā)后，除數(shù)訊號Di<6>與Di<7>分別自該第三輸入端(Di)與該第六輸入端(Ci)同步載入。此時，若該最后除數(shù)訊號Di<7>為邏輯0，則一觸發(fā)器132輸出一邏輯0電平，該邏輯0電平經(jīng)過一非門142轉(zhuǎn)成一邏輯1電平輸入一或門152，或門152的輸出將維持在一邏輯1電平以重置一觸發(fā)器134與一觸發(fā)器136的運(yùn)作。很明顯地，不論此時分頻單元40的第三輸入端(Di)所加載的除數(shù)訊號Di<6>為何，分頻單元40皆不會進(jìn)行任何分頻操作，進(jìn)入所謂的旁路狀態(tài)。所以，當(dāng)該最后除數(shù)訊號Di<7>為邏輯0電平時，第六級分頻單元40便會被旁路。
請同時參考圖2。如前所述，當(dāng)圖2中的電路圖12的該第四輸入端(Rs)所接受到的該重置(Reset)訊號位于邏輯1電平時，分頻單元10將不進(jìn)行分頻操作，直到重置結(jié)束后，分頻單元10才重新進(jìn)行分頻操作。如前所述，當(dāng)圖13中電路圖42的該第六輸入端(Ci)加載邏輯0訊號(即旁路模式的致能訊號)時，觸發(fā)器134與觸發(fā)器136均會處于重置狀態(tài)，使分頻單元40不進(jìn)行分頻操作。因此，當(dāng)分頻單元40的該第六輸入端(Ci)加載邏輯0訊號而被旁路時，相當(dāng)于分頻單元40一直處于重置狀態(tài)。
另外，當(dāng)該第五輸入端(R1)接受該重置訊號的觸發(fā)后，若分頻單元40所加載的除數(shù)訊號Di<6>與Di<7>均為邏輯0，如電路圖42所示，一或門154將輸出一邏輯0電平，而該邏輯0電平將自分頻單元40的第三輸出端(Co)輸出至前一級(第五級)分頻單元的第六輸入端(Ci)，以旁路前一級分頻單元。
接著請參考圖15。圖15為圖12中分頻單元50的一實(shí)施例電路圖52。在電路圖52中，當(dāng)該第六輸入端(Ci)所加載的訊號為邏輯0電平時，與圖13中的電路圖42相同，該邏輯0電平經(jīng)過一非門242轉(zhuǎn)成一邏輯1電平，并輸入一或門252，或門252將輸出一邏輯1電平以重置一觸發(fā)器232與一觸發(fā)器234。此時，分頻單元50將被旁路而不會進(jìn)行分頻操作。同理，在電路圖52中，當(dāng)?shù)诹斎攵?Ci)與第三輸入端(Di)所加載的訊號均為邏輯0電平時，一或門254將輸出一邏輯0電平，而該邏輯0電平將自分頻單元50的第三輸出端(Co)輸出至前一級分頻單元的第六輸入端(Ci)，以旁路前一級分頻單元。
由前面電路圖42與電路圖52運(yùn)作方式的說明中可得到一個結(jié)論在本發(fā)明的第五實(shí)施例中，當(dāng)該最后2除數(shù)訊號Di<6>與Di<7>均為邏輯0時，則可編程多模數(shù)分頻器500的第六級分頻單元40與第五級分頻單元50均會被旁路。以此類推下去，當(dāng)除數(shù)訊號Di<5>、Di<6>與Di<7>均為邏輯0時，則可編程多模數(shù)分頻器500的第四級分頻單元50、第五級分頻單元50以及第六級分頻單元40均會被旁路而不進(jìn)行分頻運(yùn)作。如此一來，透過所述除數(shù)訊號(Di<1>、Di<2>、Di<3>、...、Di<7>)的設(shè)定，便能擴(kuò)展可編程多模數(shù)分頻器500所能處理的除數(shù)值范圍。
舉例而言，當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為0001000(即8的二進(jìn)制值)時，表示除數(shù)值為8；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為0001001(即9的二進(jìn)制值)時，表示除數(shù)值為9；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為0111111(即63的二進(jìn)制值)時，表示除數(shù)值為63；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為1000000(即64的二進(jìn)制值)時，表示除數(shù)值為64；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為1111111(即127的二進(jìn)制值)時，表示除數(shù)值為127。
由于可編程多模數(shù)分頻器500的最后三級分頻單元都可能被旁路，因此，在圖12的第五實(shí)施例中，以第三級分頻單元30的第二輸出端(Mo)的輸出脈沖3-Mo，作為可編程多模數(shù)分頻器500分頻后所輸出的目標(biāo)脈沖Fout。
相較圖8中的可編程多模數(shù)分頻器400而言，在本發(fā)明第五實(shí)施例的可編程多模數(shù)分頻器500中，同樣可同步重置每一分頻單元，使每一分頻單元重新進(jìn)行分頻操作，亦同樣于完成一分頻循環(huán)后，以分頻后的目標(biāo)脈沖Fout觸發(fā)每一分頻單元，使每一分頻單元同步加載相對應(yīng)的除數(shù)訊號。不同點(diǎn)在于本發(fā)明第五實(shí)施例中，可編程多模數(shù)分頻器500，使用了具有旁路模式的分頻單元40和分頻單元50，可藉由除數(shù)訊號的設(shè)定而擴(kuò)展可編程分頻器的除數(shù)值的應(yīng)用范圍。
請?jiān)賲⒖紙D13(并一并參考圖9、圖15)。圖13中的電路圖42與圖15中的電路圖52均與圖9中的電路圖32很類似。不同點(diǎn)在于電路圖52比電路圖32多了三個或門(即或門252、254、256)以及一個非門242，而電路圖42又比電路圖52多了一個觸發(fā)器132、一個非門144以及兩個與門162、164。因此，本發(fā)明的第五實(shí)施例最重要的一項(xiàng)技術(shù)特征，在于僅需使用觸發(fā)器與簡單的邏輯門，便能使分頻單元于原先的雙分頻模式外，另增加一旁路模式，進(jìn)而擴(kuò)展可編程分頻器可應(yīng)用的除數(shù)值范圍。
請注意，在圖12中，可編程多模數(shù)分頻器500的分頻單元個數(shù)為6個，僅是為了說明上的方便，本發(fā)明的可編程多模數(shù)分頻器所使用的分頻單元個數(shù)并不限定于6個，只要能實(shí)現(xiàn)與本發(fā)明相近的功能，使用任何個數(shù)分頻單元的方式，均屬于本發(fā)明的范圍。
請參考圖14(一并參考圖12、圖13)。圖14為圖12中分頻單元40的另一實(shí)施例電路圖44。相較于圖13中的電路圖42，電路圖44中僅多了一個與門166，同理，這樣的設(shè)計可提升電路圖44的第二輸出端(Mo)的輸出速度。而電路圖44的邏輯運(yùn)作方式與電路圖42均相同，在不妨礙本發(fā)明技術(shù)披露的情形下，不再贅述。
請參考圖16。(一并參考圖12、圖15)。圖16為圖12中分頻單元50的另一實(shí)施例電路圖54。相較于圖15中的電路圖52，電路圖54中僅多了一個與門262，同理，這樣的設(shè)計可提升電路圖54的第二輸出端(Mo)的輸出速度。而電路圖54的邏輯運(yùn)作方式與電路圖52均相同，在不妨礙本發(fā)明技術(shù)披露的情形下，不再贅述。
請參考圖17。圖17為本發(fā)明的可編程多模數(shù)分頻器的第六實(shí)施例的示意圖。一可編程多模數(shù)分頻器600，包含有三第四分頻單元60、一第五分頻單元70、以及二第六分頻單元80，其中每一第四分頻單元60彼此串接，并依串接順序分別定義為第一級分頻單元60、第二級分頻單元60以及第三級分頻單元60；兩個第六分頻單元80依串接順序分別定義為第四級分頻單元80、第五級分頻單元80，且第四級分頻單元80串聯(lián)于第三級分頻單元60，第五級分頻單元80串接于第四級分頻單元80；第五分頻單元70串接于第五級分頻單元80，并依串接的順序定義為第六級分頻單元70。
如圖17所示，每一分頻單元60均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第一輸出端(Fo)、及一第二輸出端(Mo)；每一分頻單元80與分頻單元70均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第五輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)。第一級至第五級分頻單元的該第一輸出端(Fo)，耦接于下一級分頻單元的該第一輸入端(Fi)；第一級至第五級分頻單元的該第二輸入端(Mi)，耦接于下一級分頻單元的該第二輸出端(Mo)；第四級與第五級分頻單元80的該第五輸入端(Ci)，耦接于下一級分頻單元的該第三輸出端(Co)；第一級分頻單元60的該第一輸入端(Fi)，耦接于一來源脈沖Fin；第六級分頻單元70的該第二輸入端(Mi)耦接于Vcc；每一級分頻單元的該第三輸入端(Di)分別耦接于一相對應(yīng)的除數(shù)訊號Di<N>(1≤N≤6)；第六級分頻單元70的第五輸入端(Ci)耦接于一最后除數(shù)訊號Di<7>；第四級至第六級分頻單元的該第四輸入端(R1)，耦接于第三級分頻單元60的該第二輸出端(Mo)，以第三級分頻單元60分頻后輸出的脈沖3’-Mo作為一重載(Reload)訊號。
于本實(shí)施例中，可編程多模數(shù)分頻器600自第一級分頻單元60的該第一輸入端(Fi)輸入該來源脈沖Fin，經(jīng)過每一級分頻單元進(jìn)行對應(yīng)的分頻操作后，自第三級分頻單元60的該第二輸出端(Mo)輸出一分頻后的目標(biāo)脈沖Fout(亦即以脈沖3’-Mo作為該目標(biāo)脈沖Fout)。其中每一分頻單元根據(jù)其第三輸入端(Di)所加載的除數(shù)訊號，進(jìn)行除2或除3的分頻模式。而第四級至第六級分頻單元另根據(jù)其第五輸入端(Ci)所加載的訊號(即旁路模式致能訊號)，決定是否旁路該級分頻單元。因此，與本發(fā)明的第五實(shí)施例相同，可編程多模數(shù)分頻器600可處理的除數(shù)值范圍亦為從8至127之中的任一整數(shù)值。然而，不同點(diǎn)在于本發(fā)明的第六實(shí)施例中，僅需觸發(fā)具有旁路模式的分頻單元(即分頻單元70與分頻單元80)以同步加載除數(shù)值，而不需要觸發(fā)所有分頻單元。另外，在本發(fā)明的第六實(shí)施例中，所述具有旁路模式的分頻單元，在被旁路時(即第五輸入端(Ci)所加載的訊號為邏輯0電平)將一并被重置，因而不需一額外的重置(Reset)訊號以同步重置所有分頻單元。如此一來，本發(fā)明所披露的第六實(shí)施例將可降低電路設(shè)計的復(fù)雜性，更具有降低成本的優(yōu)點(diǎn)。以下將說明本發(fā)明的第六實(shí)施例中每一分頻單元的電路架構(gòu)。
請參考圖18與圖19。圖18與圖19為圖17中分頻單元60的兩實(shí)施例電路圖62與電路圖64。以電路圖62為例說明，不論該第二輸入端(Mi)是在邏輯0或1，只要當(dāng)該第一輸出端(Fo)是在邏輯0電平且該第三輸入端(Di)所加載的除數(shù)訊號是邏輯0時，表示此時分頻單元10需進(jìn)行除2的分頻模式。因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以2之后的時鐘訊號。當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及該第三輸入端(Di)所加載的除數(shù)訊號是邏輯1時，表示此時分頻單元10需進(jìn)行除3的分頻模式，同理，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出頻率除以3之后的時鐘訊號。換句話說，不論該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第三輸入端(Di)是在邏輯0時，表示此時分頻單元10需進(jìn)行除2的分頻模式，因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以2之后的時鐘訊號。而當(dāng)該第二輸出端(Mo)是在邏輯1且該第三輸入端(Di)是在邏輯1時，表示分頻單元10需進(jìn)行除3的分頻模式，因此，在該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)時，該第一輸出端(Fo)輸出除以3之后的時鐘訊號。
當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)則輸出邏輯0(或1)訊號。再者，不論該第二輸入端(Mi)是在邏輯0或邏輯1電平，只要當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)均輸出邏輯0訊號。
至于電路圖64與電路圖62的不同點(diǎn)，在于電路圖64中多了一個與門，這樣的設(shè)計可提升電路圖64的該第二輸出端(Mo)的輸出速度。而電路圖64的邏輯運(yùn)作方式與電路圖62均相同，在不妨礙本發(fā)明技術(shù)披露的情形下，不予贅述。
請參考圖20與圖21。圖20與圖21為圖17之中分頻單元70的兩實(shí)施例電路圖72與電路圖74。電路圖72與電路圖74幾乎完全相同，唯一的不同點(diǎn)僅在于電路圖74多了一個與門762，可提升電路圖74的該第二輸出端(Mo)的輸出速度。由于電路圖74的邏輯運(yùn)作方式與電路圖72均相同，以下以電路圖72為例說明。
電路圖72的邏輯運(yùn)作方式與圖18中的電路圖62很接近。相較于電路圖62，很明顯地，電路圖72多了該第四輸入端(R1)、該第五輸入端(Ci)、以及該第三輸出端(Co)。當(dāng)該第四輸入端(R1)接受該重載訊號(即脈沖3’-Mo，同時也是該目標(biāo)脈沖Fout)的邊緣(在本實(shí)施例中為上升緣)觸發(fā)時，除數(shù)訊號Di<6>自該第三輸入端(Di)載入，同時最后除數(shù)訊號Di<7>自該第五輸入端(Ci)載入。若加載的最后除數(shù)訊號Di<7>為邏輯0電平，則一觸發(fā)器732輸出邏輯0電平，該邏輯0電平經(jīng)由一非門742轉(zhuǎn)成邏輯1電平，以重置觸發(fā)器734與觸發(fā)器736。因此，當(dāng)最后除數(shù)訊號Di<7>為邏輯0電平時，分頻單元70便被旁路，此時相當(dāng)于分頻單元70一直處于重置狀態(tài)而不進(jìn)行分頻運(yùn)作。
若加載的除數(shù)訊號Di<6>與最后除數(shù)訊號Di<7>均為邏輯0電平，則電路圖72中的一或門752自該第三輸出端(Co)輸出一邏輯0電平，傳遞至前一級分頻單元的該第五輸入端(Ci)。因此，當(dāng)圖17中的第六級分頻單元70所加載的除數(shù)訊號Di<6>與最后除數(shù)訊號Di<7>均為邏輯0電平時，則第六級分頻單元70被旁路，且輸出邏輯0電平至第五級分頻單元80的該第五輸入端(Ci)。
請參考圖22與圖23。圖22與圖23為圖17中分頻單元80的兩實(shí)施例電路圖82與第二實(shí)施例電路圖84。電路圖82與電路圖84幾乎完全相同，唯一的不同點(diǎn)僅在于電路圖84多了一個與門862，可提升電路圖84的該第二輸出端(Mo)的輸出速度。由于電路圖84的邏輯運(yùn)作方式與電路圖82均相同，以下以電路圖82為例說明。
電路圖82的邏輯運(yùn)作方式與圖20中的電路圖72很接近，只是電路圖82少了一個觸發(fā)器而已。同樣地，當(dāng)該第四輸入端(R1)接受該重載訊號的邊緣(在本實(shí)施例中為上升緣)觸發(fā)時，除數(shù)訊號Di<5自該第三輸入端(Di)載入。若該第五輸入端(Ci)所接收到訊號是邏輯0電平，該邏輯0電平經(jīng)由一非門842轉(zhuǎn)成邏輯1電平，以重置觸發(fā)器832與觸發(fā)器834。因此，當(dāng)該第五輸入端(Ci)所接收到訊號是邏輯0電平時，分頻單元80便被旁路，相當(dāng)于一直處于重置狀態(tài)而不進(jìn)行分頻運(yùn)作。
此時，若加載的除數(shù)訊號Di<5>亦為邏輯0電平，則電路圖82中的一或門852自該第三輸出端(Co)輸出一邏輯0電平，傳遞至前一級分頻單元的該第五輸入端(Ci)。因此，當(dāng)圖17中的第五級分頻單元80的該第五輸入端(Ci)所接收到訊號，以及該第三輸入端(Di)加載的除數(shù)訊號Di<5>均為邏輯0時，則第五級分頻單元80被旁路，且輸出邏輯0電平至第四級分頻單元80的該第五輸入端(Ci)，以旁路第四級分頻單元80。
由前面電路圖72與電路圖82運(yùn)作方式的說明中可得到一個結(jié)論在本發(fā)明的第六實(shí)施例中，當(dāng)該最后2除數(shù)訊號Di<6>與Di<7>均為邏輯0時，則可編程多模數(shù)分頻器600的第六級分頻單元70與第五級分頻單元80均會被旁路。以此類推下去，當(dāng)除數(shù)訊號Di<5>、Di<6>與Di<7>均為邏輯0時，則可編程多模數(shù)分頻器600的第四級分頻單元80、第五級分頻單元80以及第六級分頻單元70均會被旁路而不進(jìn)行分頻運(yùn)作。如此一來，透過所述除數(shù)訊號(Di<1>、Di<2>、Di<3>、...、Di<7>)的設(shè)定，便能擴(kuò)展可編程多模數(shù)分頻器600所能處理的除數(shù)值范圍。
舉例而言，當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為0001000(即8的二進(jìn)制值)時，表示除數(shù)值為8；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為0001001(即9的二進(jìn)制值)時，表示除數(shù)值為9；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為0111111(即63的二進(jìn)制值)時，表示除數(shù)值為63；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為1000000(即64的二進(jìn)制值)時，表示除數(shù)值為64；當(dāng)所述除數(shù)訊號Di<7>、Di<6>、Di<5>、...、Di<1>依序分別為1111111(即127的二進(jìn)制值)時，表示除數(shù)值為127。
由于可編程多模數(shù)分頻器600的最后三級分頻單元都可能被旁路，因此，在圖17的第六實(shí)施例中，以第三級分頻單元60的第二輸出端(Mo)的輸出脈沖3’-Mo，作為可編程多模數(shù)分頻器600分頻后所輸出的目標(biāo)脈沖Fout在本發(fā)明的第六實(shí)施例中，最重要的技術(shù)特征在于只需使那些具有旁路模式的分頻單元(如分頻單元70、分頻單元80)同步重新加載對應(yīng)的除數(shù)訊號，便能同時實(shí)現(xiàn)擴(kuò)展除數(shù)值的應(yīng)用范圍，與確保分頻后輸出的該目標(biāo)脈沖Fout的頻率正確性的目的。如此一來，又能進(jìn)一步簡化電路設(shè)計時的復(fù)雜性并降低成本。
請注意，在圖17中，可編程多模數(shù)分頻器600的分頻單元個數(shù)為6個，僅為了說明上的方便，本發(fā)明的可編程多模數(shù)分頻器所使用的分頻單元個數(shù)并不限定于6個，只要能實(shí)現(xiàn)與本發(fā)明相近的功能，使用任何個數(shù)分頻單元的方式，均屬于本發(fā)明的范圍。
請參考圖24。圖24為本發(fā)明的一可編程分頻器轉(zhuǎn)換除數(shù)的方法的流程圖，其中該可編程分頻器包含有多個串接的分頻單元，該方法包含以下步驟步驟900開始。
步驟902提供多個更新除數(shù)訊號。
步驟904根據(jù)所述更新除數(shù)訊號將所述分頻單元分別切換于除2或除3的模式。
步驟906同步重置至少部分分頻單元。
步驟908結(jié)束。
為說明圖24中本發(fā)明的可編程分頻器轉(zhuǎn)換除數(shù)的方法，請?jiān)賲⒖紙D12與圖17。Z步驟902中，一新的除數(shù)值被轉(zhuǎn)成一二進(jìn)制值，而該二進(jìn)制值的每一位，分別備便于每一分頻單元的該第三輸入端(Di)。接著，重新加載對應(yīng)的更新除數(shù)訊號至每一分頻單元。在圖17的可編程多模數(shù)分頻器600中，每一分頻單元60是在其工作時鐘(該第一輸入端(Fi)所接收到的脈沖)的上升緣觸發(fā)時，加載對應(yīng)的更新除數(shù)訊號(Di<1>至Di<3>)，而第四級分頻單元80、第五級分頻單元80以及第六級分頻單元70，則分別在該第四輸入端(R1)接受該重載訊號的上升緣觸發(fā)時，加載對應(yīng)的更新除數(shù)訊號(Di<4>至Di<7>)。而在圖13的可編程多模數(shù)分頻器500中，每一分頻單元分別在其第四輸入端(R1)接受該重載訊號的上升緣觸發(fā)時，同步加載對應(yīng)的更新除數(shù)訊號(Di<1>至Di<7>)。
在步驟904中，每一分頻單元根據(jù)其所加載的更新除數(shù)訊號，分別切換于除2或除3的模式。在圖12與圖17的兩實(shí)施例中，所述更新除數(shù)訊號還可決定旁路部分具有旁路模式的分頻單元(如分頻單元40、50、70、80)。亦即，當(dāng)一具有旁路模式的分頻單元，其所有后級的分頻單元所接收到的更新除數(shù)訊號均為邏輯0時，則該分頻單元將被旁路而不進(jìn)行分頻操作。其中最后一級分頻單元40(或分頻單元50)是由該最后除數(shù)訊號決定是否旁路在可編程多模數(shù)分頻器600中，假設(shè)每一分頻單元加載對應(yīng)的更新除數(shù)訊號后，第五級分頻單元80與第六級分頻單元70被旁路，則在步驟906中，被旁路的第五級分頻單元80與第六級分頻單元70將被同步重置，以停止分頻操作。而在可編程多模數(shù)分頻器500中，假設(shè)每一分頻單元加載對應(yīng)的更新除數(shù)訊號后，第五級分頻單元50與第六級分頻單元40被旁路，在步驟906中，被旁路的分頻單元都將被同步重置，并在重置完成后，分別依據(jù)所加載的更新除數(shù)訊號重新進(jìn)行分頻操作。
如此一來，根據(jù)本發(fā)明的可編程分頻器轉(zhuǎn)換除數(shù)的方法，可編程分頻器在轉(zhuǎn)換除數(shù)后，所述被旁路的分頻單元將立即停止分頻操作，而沒有被旁路的所述分頻單元，將在重置完成后依據(jù)新加載的除數(shù)訊號重新進(jìn)行分頻。因此，轉(zhuǎn)換除數(shù)后，可編程分頻器所輸出的分頻后的該目標(biāo)脈沖Fout的頻率，將確為該來源脈沖Fin的頻率除以更新后的除數(shù)值的結(jié)果。
綜上所述，本發(fā)明的方法有以下技術(shù)特征(1)本發(fā)明擴(kuò)展可編程多模數(shù)分頻器的除數(shù)范圍的方法，僅需使用簡單的觸發(fā)器與邏輯門，不需額外的可編程計數(shù)器；(2)本發(fā)明的可編程多模數(shù)分頻器利用重置分頻單元的方式，使重置后的分頻單元依據(jù)重置開始時的除數(shù)訊號進(jìn)行分頻，以維持分頻后所輸出的脈沖頻率的正確性；(3)本發(fā)明的可編程多模數(shù)分頻器可同時利用同步重置每一分頻單元與同步重載更新除數(shù)訊號于每一分頻單元方式，進(jìn)一步使分頻后的該目標(biāo)脈沖為一連續(xù)輸出的脈沖；(4)本發(fā)明的可編程多模數(shù)分頻器使用模塊化的分頻單元，可有效降低電路設(shè)計時的復(fù)雜性與成本。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依據(jù)本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種用于一可編程多模數(shù)分頻器轉(zhuǎn)換除數(shù)的方法，其中該分頻器包含有多個串接的分頻單元，該方法包含有以下步驟(a)提供多個更新除數(shù)訊號；(b)根據(jù)所述更新除數(shù)訊號將所述分頻單元分別切換于除2或除3的模式；以及(c)同步重置至少部分分頻單元。
2.如權(quán)利要求1所述的方法，其中步驟(c)還包含有同步重置所有的分頻單元。
3.如權(quán)利要求1所述的方法，其還包含有重新加載所述更新除數(shù)訊號至所述分頻單元。
4.如權(quán)利要求3所述的方法，其還包含有同步重新加載所述更新除數(shù)訊號至所述分頻單元。
5.如權(quán)利要求3所述的方法，其中所述分頻單元還包含有至少一具有旁路模式的分頻單元，而該方法中還包含有根據(jù)所述更新除數(shù)訊號以決定是否旁路該至少一具有旁路模式的分頻單元之中的部分分頻單元，以使得被旁路的分頻單元不進(jìn)行分頻的操作。
6.如權(quán)利要求5所述的方法，其中步驟(c)還包含有同步重置每一被旁路的分頻單元。
7.如權(quán)利要求5所述的方法，其中步驟(c)還包含有同步重置所有分頻單元。
8.如權(quán)利要求5所述的方法，其中重新加載還包含有同步重新加載所述更新除數(shù)訊號至所述被旁路的分頻單元。
9.如權(quán)利要求5所述的方法，其中重新加載還包含有同步重新加載所述更新除數(shù)訊號至所有的分頻單元。
10.如權(quán)利要求5所述的方法，其還包含有使用一控制電路，耦合于被旁路的分頻單元，用來提供一重置訊號。
11.如權(quán)利要求5所述的方法，其還包含有使用一控制電路，耦合于所有分頻單元，用來提供一重置訊號。
12.如權(quán)利要求11所述的方法，其中步驟(c)中還包含有當(dāng)所述被旁路的分頻單元加載相對應(yīng)的更新除數(shù)訊號后，該控制電路輸出該重置訊號至所述被旁路的分頻單元，以及所述被旁路的分頻單元的前一級具有旁路模式的分頻單元。
13.如權(quán)利要求5所述的方法，其中步驟(c)中還包含有當(dāng)一具有旁路模式的分頻單元所加載的更新除數(shù)訊號，以及該具有旁路模式的分頻單元的后級所有具旁路模式的分頻單元所輸入的更新除數(shù)訊號均為邏輯0時，則旁路該具有旁路模式的分頻單元。
14.一種可編程多模數(shù)分頻器，用來依據(jù)多個更新除數(shù)訊號將一來源脈沖進(jìn)行分頻以輸出一分頻后的目標(biāo)脈沖，該可編程多模數(shù)分頻器包含有至少一第一分頻單元，該至少一第一分頻單元相互串接，且每一第一分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第一輸出端(Fo)、及一第二輸出端(Mo)，該第一輸出端(Fo)耦接于后一級第一分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于后一級第一分頻單元的第二輸出端(Mo)，該第三輸入端(Di)用以接收一相對應(yīng)的更新除數(shù)訊號，以選擇該第一分頻單元進(jìn)行除2或除3的模式，該第四輸入端(Rs)用以接受一重置訊號的觸發(fā)，以同步重置該第一分頻單元，第一級第一分頻單元的第一輸入端(Fi)耦接于該來源脈沖，最后一級第一分頻單元的第二輸入端(Mi)耦接于Vcc(或最后一除數(shù)訊號為邏輯1)；其中該可編程多模數(shù)分頻器，是根據(jù)該重置訊號以同步重置每一第一分頻單元的分頻運(yùn)作，使每一第一分頻單元于重置完成后，依據(jù)重置訊號觸發(fā)當(dāng)時已加載的更新除數(shù)訊號進(jìn)行除2或除3模式的分頻操作，而該可編程多模數(shù)分頻器分頻后的該目標(biāo)脈沖，是由最后一級第一分頻單元的該第二輸出端(Mo)(或該第一輸出端(Fo))所輸出。
15.如權(quán)利要求14所述的可編程多模數(shù)分頻器，其中該至少一第一分頻單元以如下方式操作(a)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0且該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)均輸出邏輯0訊號；以及(e)當(dāng)該第四輸入端(Rs)接收到的該重置訊號在邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號；此時若該第二輸入端(Mi)是在邏輯1，則該第二輸出端(Mo)輸出邏輯1訊號。
16.如權(quán)利要求14所述的可編程多模數(shù)分頻器，其中該至少一第一分頻單元以如下方式操作(a)不論該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸出端(Mo)是在邏輯1且該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；以及(e)當(dāng)該第四輸入端(Rs)接收到的該重置訊號在邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號；此時若該第二輸入端(Mi)是在邏輯1，則該第二輸出端(Mo)輸出邏輯1訊號。
17.如權(quán)利要求14所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有一具有旁路模式的第二分頻單元，該第二分頻單元串接于該至少一第一分頻單元，該第二分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，該第一輸入端(Fi)耦接于最后一級第一分頻單元的第一輸出端(Fo)，該第二輸入端(Mi)耦接于Vcc，該第三輸入端(Di)用以接收一相對應(yīng)的除數(shù)訊號，該第四輸入端(Rs)用以接受一重置訊號的觸發(fā)，以同步重置該第二分頻單元，該第五輸入端(Ci)用以接收該最后除數(shù)訊號，以決定該第二分頻單元是否被旁路，該第二輸出端(Mo)耦接于最后一級第一分頻單元的第二輸入端(Mi)；其中該第二分頻單元在同步重置完成后，依據(jù)該第三輸入端(Di)所接收到的該除數(shù)訊號，切換于除2或除3的分頻模式，而當(dāng)該第五輸入端(Ci)所接收到的該最后除數(shù)訊號的電平為一旁路模式致能狀態(tài)時，該第二分頻單元將被旁路而不進(jìn)行任何分頻操作。
18.如權(quán)利要求17所述的可編程多模數(shù)分頻器，其中該第二分頻單元以如下方式操作(a)不論該第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0且該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；(e)當(dāng)該第四輸入端(Rs)接收到的該重置訊號在邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號；以及(f)當(dāng)該第五輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
19.如權(quán)利要求17所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有至少一具有旁路模式的第三分頻單元，該至少一第三分頻單元串接于該至少一第一分頻單元與該第二分頻單元之間，且每一第三分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，該第一輸出端(Fo)耦接于下一級第三分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于下一級第三分頻單元的該第二輸出端(Mo)，該第三輸入端(Di)用以接收一相對應(yīng)的除數(shù)訊號，該第四輸入端(Rs)用以接受一重置訊號的觸發(fā)，以同步重置該第三分頻單元，該第五輸入端(Ci)耦接于下一級第三分頻單元的該第三輸出端(Co)，用以接收一旁路模式致能訊號，以決定該第三分頻單元是否被旁路，第一級第三分頻單元的該第一輸入端(Fi)耦接于最后一級第一分頻單元的第一輸出端(Fo)，第一級第三分頻單元的該第二輸出端(Mo)耦接于最后一級第一分頻單元的第二輸入端(Mi)，最后一級第三分頻單元的該第一輸出端(Fo)耦接于該第二分頻單元的第一輸入端(Fi)，最后一級第三分頻單元的該第二輸入端(Mi)耦接于該第二分頻單元的第二輸出端(Mo)；其中該至少一第三分頻單元系根據(jù)該第三輸入端(Di)所接收到的該除數(shù)訊號，切換于除2或除3的分頻模式，而當(dāng)該第五輸入端(Ci)所接收到的該旁路模式致能訊號為致能狀態(tài)時，該至少一第三分頻單元將被旁路而不進(jìn)行任何分頻操作。
20.如權(quán)利要求19所述的可編程多模數(shù)分頻器，其中該至少一第三分頻單元以如下方式操作(a)不論該第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0且該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)均輸出邏輯0訊號；(e)當(dāng)該第四輸入端(Rs)接收到的該重置訊號在邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號；以及(f)當(dāng)該第五輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
21.如權(quán)利要求14所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有一控制電路，用以提供該重置訊號。
22.一種可編程多模數(shù)分頻器，用來依據(jù)多個更新除數(shù)訊號將一來源脈沖進(jìn)行分頻以輸出一分頻后的目標(biāo)脈沖，該可編程多模數(shù)分頻器包含有至少一第四分頻單元，該至少一第四分頻單元相互串接，且每一第四分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第一輸出端(Fo)、及一第二輸出端(Mo)，該第一輸出端(Fo)耦接于后一級分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于后一級分頻單元的第二輸出端(Mo)，該第三輸入端(Di)用以接收一更新除數(shù)訊號，以選擇該第四分頻單元進(jìn)行除2或除3的模式，該第四輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，第一級第四分頻單元的第一輸入端(Fi)耦接于該來源脈沖，最后一級第四分頻單元的第二輸入端(Mi)耦接于Vcc(或最后一除數(shù)訊號為邏輯1)；其中該可編程多模數(shù)分頻器依據(jù)該重載訊號的觸發(fā)，以使每一第四分頻單元同步自其第三輸入端(Di)重新加載對應(yīng)的更新除數(shù)訊號，并依據(jù)同步加載的該更新除數(shù)訊號切換分頻運(yùn)作于除2或除3的模式，而該可編程多模數(shù)分頻器分頻后的該目標(biāo)脈沖，是由最后一級第四分頻單元的該第二輸出端(Mo)(或該第一輸出端(Fo))所輸出。
23.如權(quán)利要求22所述的可編程多模數(shù)分頻器，其中該至少一第四分頻單元以如下方式操作(a)不論第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；以及(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號。
24.如權(quán)利要求22所述的可編程多模數(shù)分頻器，其中該至少一第四分頻單元以如下方式操作(a)不論該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸出端(Mo)是在邏輯1且當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；以及(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號。
25.如權(quán)利要求22所述的可編程多模數(shù)分頻器，其中每一第四分頻單元的該第四輸入端(R1)，耦接于最后一級第四分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
26.如權(quán)利要求22所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有一具有旁路模式的第五分頻單元，該第五分頻單元串接于該至少一第四分頻單元，該第五分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第五輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，該第一輸入端(Fi)耦接于最后一級第四分頻單元的第一輸出端(Fo)，該第二輸入端(Mi)耦接于Vcc，該第三輸入端(Di)用以接收一相對應(yīng)的除數(shù)訊號，該第四輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，該第五輸入端(Ci)耦接于該最后除數(shù)訊號，以決定該第五分頻單元是否被旁路，該第二輸出端(Mo)耦接于最后一級第四分頻單元的第二輸入端(Mi)；其中該第五分頻單元依據(jù)該重載訊號的觸發(fā)，以同步自其第三輸入端(Di)重新加載對應(yīng)的更新除數(shù)訊號，并依據(jù)同步加載的該更新除數(shù)訊號切換分頻運(yùn)作于除2或除3的模式，而當(dāng)該第五輸入端(Ci)所接收到的該最后除數(shù)訊號的電平為一旁路模式致能狀態(tài)時，該第五分頻單元將被旁路而不進(jìn)行任何分頻操作。
27.如權(quán)利要求26所述的可編程多模數(shù)分頻器，其中該第五分頻單元以如下方式操作(a)不論該第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；以及(e)當(dāng)該第五輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
28.如權(quán)利要求26所述的可編程多模數(shù)分頻器，其中該第五分頻單元的該第四輸入端(R1)，耦接于最后一級第四分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
29.如權(quán)利要求26所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有至少一具有旁路模式的第六分頻單元，該至少一第六分頻單元串接于該至少一第四分頻單元與該第五分頻單元之間，且每一第六分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第五輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，該第一輸出端(Fo)耦接于下一級第六分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于下一級第六分頻單元的該第二輸出端(Mo)，該第三輸入端(Di)用以接收一相對應(yīng)的更新除數(shù)訊號，該第四輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，該第五輸入端(Ci)耦接于下一級第六分頻單元的該第三輸出端(Co)，用以接收一旁路模式致能訊號，以決定該第六分頻單元是否被旁路，第一級第六分頻單元的該第一輸入端(Fi)耦接于最后一級第四分頻單元的第一輸出端(Fo)，第一級第六分頻單元的該第二輸出端(Mo)耦接于最后一級第四分頻單元的第二輸入端(Mi)，最后一級第六分頻單元的該第一輸出端(Fo)耦接于該第五分頻單元的第一輸入端(Fi)，最后一級第六分頻單元的該第二輸入端(Mi)耦接于該第五分頻單元的第二輸出端(Mo)；其中該至少一第六分頻單元依據(jù)該重載訊號的觸發(fā)，以同步自其第三輸入端(Di)重新加載對應(yīng)的更新除數(shù)訊號，并依據(jù)同步加載的該更新除數(shù)訊號切換分頻運(yùn)作于除2或除3的模式，而當(dāng)該第六輸入端(Ci)所接收到的該旁路模式致能訊號為致能狀態(tài)時，該至少一第六分頻單元將被旁路而不進(jìn)行任何分頻操作。
30.如權(quán)利要求29所述的可編程多模數(shù)分頻器，其中該至少一第六分頻單元以如下方式操作(a)不論第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；以及(e)當(dāng)該第五輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
31.如權(quán)利要求29所述的可編程多模數(shù)分頻器，其中每一第六分頻單元的該第四輸入端(R1)，耦接于最后一級第四分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
32.一種可編程多模數(shù)分頻器，用來依據(jù)多個更新除數(shù)訊號將一來源脈沖進(jìn)行分頻以輸出一分頻后的目標(biāo)脈沖，該可編程多模數(shù)分頻器包含有至少一第七分頻單元，該至少一第七分頻單元相互串接，且每一第七分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第一輸出端(Fo)、及一第二輸出端(Mo)，該第一輸出端(Fo)耦接于后一級分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于后一級分頻單元的第二輸出端(Mo)，該第三輸入端(Di)用以接收一更新除數(shù)訊號，以選擇該第七分頻單元進(jìn)行除2或除3的模式，該第四輸入端(Rs)用以接受一同步重置訊號的觸發(fā)，以同步重置該第七分頻單元，該第五輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，第一級第七分頻單元的第一輸入端(Fi)耦接于該來源脈沖，最后一級第七分頻單元的第二輸入端(Mi)耦接于Vcc(或最后一除數(shù)訊號為邏輯1)；其中該可編程多模數(shù)分頻器依據(jù)該重載訊號的觸發(fā)，使每一第七分頻單元同步自其第三輸入端(Di)重新加載對應(yīng)的更新除數(shù)訊號，該可編程多模數(shù)分頻器還依據(jù)該重置訊號以同步重置每一第七分頻單元的分頻運(yùn)作，使每一第七分頻單元于重置完成后，依據(jù)重置訊號觸發(fā)當(dāng)時已加載的更新除數(shù)訊號進(jìn)行除2或除3模式的分頻操作，而該可編程多模數(shù)分頻器分頻后的該目標(biāo)脈沖，是由最后一級第七分頻單元的該第二輸出端(Mo)(或該第一輸出端(Fo))所輸出。
33.如權(quán)利要求32所述的可編程多模數(shù)分頻器，其中該至少一第七分頻單元以如下方式操作(a)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；以及(e)當(dāng)該第四輸入端(Rs)所接收的該重置訊號是邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號；此時若該第二輸入端(Mi)是在邏輯1，則該第二輸出端(Mo)輸出邏輯1訊號。
34.如權(quán)利要求32所述的可編程多模數(shù)分頻器，其中該至少一第七分頻單元以如下方式操作(a)不論該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸出端(Mo)是在邏輯1且當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；以及(e)當(dāng)該第四輸入端(Rs)所接收的該重置訊號是在邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號；此時若該第二輸入端(Mi)是在邏輯1，則該第二輸出端(Mo)輸出邏輯1訊號。
35.如權(quán)利要求32所述的可編程多模數(shù)分頻器，其中每一第七分頻單元的該第四輸入端(R1)，耦接于最后一級第七分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
36.如權(quán)利要求32所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有一控制電路，用以提供該重置訊號。
37.如權(quán)利要求32所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有一具有旁路模式的第八分頻單元，該第八分頻單元串接于該至少一第七分頻單元，該第八分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第六輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，該第一輸入端(Fi)耦接于最后一級第七分頻單元的第一輸出端(Fo)，該第二輸入端(Mi)耦接于Vcc，該第三輸入端(Di)用以接收一相對應(yīng)的除數(shù)訊號，該第四輸入端(Rs)用以接受一重置訊號的觸發(fā)，以同步重置該第八分頻單元，該第五輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，該第六輸入端(Ci)耦接于該最后除數(shù)訊號，以決定該第八分頻單元是否被旁路，該第二輸出端(Mo)耦接于最后一級第七分頻單元的第二輸入端(Mi)；其中該第八分頻單元依據(jù)該重載訊號的觸發(fā)，以同步自其第三輸入端(Di)重新加載一對應(yīng)的更新除數(shù)訊號，并于同步重置完成后，依據(jù)該同步加載的更新除數(shù)訊號切換分頻運(yùn)作于除2或除3的模式，而當(dāng)該第六輸入端(Ci)所接收到的該最后除數(shù)訊號的電平為一旁路模式致能狀態(tài)時，該第八分頻單元將被旁路而不進(jìn)行任何分頻操作。
38.如權(quán)利要求37所述的可編程多模數(shù)分頻器，其中該第八分頻單元以如下方式操作(a)不論該第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；(e)當(dāng)該第四輸入端(Rs)接收到的該重置訊號在邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號；以及(f)當(dāng)該第六輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
39.如權(quán)利要求37所述的可編程多模數(shù)分頻器，其中該第八分頻單元的該第五輸入端(R1)，耦接于最后一級第七分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
40.如權(quán)利要求37所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有至少一具有旁路模式的第九分頻單元，該至少一第九分頻單元串接于該至少一第七分頻單元與該第八分頻單元之間，且每一第九分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第六輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，該第一輸出端(Fo)耦接于下一級第九分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于下一級第九分頻單元的該第二輸出端(Mo)，該第三輸入端(Di)用以接收一相對應(yīng)的更新除數(shù)訊號，該第四輸入端(Rs)用以接受一重置訊號的觸發(fā)，以同步重置該第九分頻單元，該第五輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，該第六輸入端(Ci)耦接于下一級第九分頻單元的該第三輸出端(Co)，用以接收一旁路模式致能訊號，以決定該第九分頻單元是否被旁路，第一級第九分頻單元的該第一輸入端(Fi)耦接于最后一級第七分頻單元的第一輸出端(Fo)，第一級第九分頻單元的該第二輸出端(Mo)耦接于最后一級第七分頻單元的第二輸入端(Mi)，最后一級第九分頻單元的該第一輸出端(Fo)耦接于該第八分頻單元的第一輸入端(Fi)，最后一級第九分頻單元的該第二輸入端(Mi)耦接于該第八分頻單元的第二輸出端(Mo)；其中該至少一第九分頻單元依據(jù)該重載訊號的觸發(fā)，以同步自其第三輸入端(Di)重新加載一對應(yīng)的更新除數(shù)訊號，并于同步重置完成后，依據(jù)該同步加載的更新除數(shù)訊號切換分頻運(yùn)作于除2或除3的模式，而當(dāng)該第六輸入端(Ci)所接收到的該旁路模式致能訊號為致能狀態(tài)時，該至少一第九分頻單元將被旁路而不進(jìn)行任何分頻操作。
41.如權(quán)利要求40所述的可編程多模數(shù)分頻器，其中該至少一第九分頻單元以如下方式操作(a)不論該第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及當(dāng)該第五輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；(e)當(dāng)該第四輸入端(Rs)所接收的該重置訊號是邏輯1時，該第一輸出端(Fo)輸出邏輯0訊號；此時若該第二輸入端(Mi)是在邏輯1，則該第二輸出端(Mo)輸出邏輯1訊號；以及(f)當(dāng)該第六輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
42.如權(quán)利要求40所述的可編程多模數(shù)分頻器，其中每一第九分頻單元的該第四輸入端(R1)，耦接于最后一級第七分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
43.一種可編程多模數(shù)分頻器，用來依據(jù)多個更新除數(shù)訊號將一來源脈沖進(jìn)行分頻以輸出一分頻后的目標(biāo)脈沖，該可編程多模數(shù)分頻器包含有至少一第十分頻單元，該至少一第十分頻單元相互串接，且每一第十分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第一輸出端(Fo)、及一第二輸出端(Mo)，該第一輸出端(Fo)耦接于后一級第十分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于后一級第十分頻單元的第二輸出端(Mo)，該第三輸入端(Di)用以接受一更新除數(shù)訊號，以選擇該第十分頻單元進(jìn)行除2或除3的模式，第一級第十分頻單元的第一輸入端(Fi)耦接于該來源脈沖；以及一第十一分頻單元，具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第五輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、及一第三輸出端(Co)，該第一輸入端(Fi)耦接于最后一級第十分頻單元的第一輸出端(Fo)，該第二輸入端(Mi)耦接于Vcc，該第三輸入端(Di)用以接收一相對應(yīng)的除數(shù)訊號，該第四輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，該第五輸入端(Ci)耦接于該最后除數(shù)訊號，以決定該第十一分頻單元是否被旁路，該第二輸出端(Mo)耦接于最后一級第十分頻單元的第二輸入端(Mi)；其中該可編程多模數(shù)分頻器依據(jù)所述更新除數(shù)訊號，分別切換每一分頻單元于除2或除3的模式，并于接受該重載訊號的觸發(fā)時，使該第十一分頻單元自其第三輸入端(Di)重新加載對應(yīng)的更新除數(shù)訊號，且當(dāng)該第十一分頻單元的第五輸入端(Ci)所接收到的該最后除數(shù)訊號的電平為一旁路模式致能狀態(tài)時，該第十一分頻單元將被旁路而不進(jìn)行任何分頻操作，而該可編程多模數(shù)分頻器分頻后的該目標(biāo)脈沖，是由最后一級第十分頻單元該第二輸出端(Mo)(或該第一輸出端(Fo))所輸出。
44.如權(quán)利要求43所述的可編程多模數(shù)分頻器，其中該至少一第十分頻單元以如下方式操作(a)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0或該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸入端(Mi)是在邏輯1、該第一輸出端(Fo)是在邏輯0，以及該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；以及(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號。
45.如權(quán)利要求43所述的可編程多模數(shù)分頻器，其中該至少一第十分頻單元以如下方式操作(a)不論該第二輸出端(Mo)是在邏輯0(或1)或該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第二輸出端(Mo)是在邏輯1且該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；以及(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號。
46.如權(quán)利要求43所述的可編程多模數(shù)分頻器，其中該第十一分頻單元以如下方式操作(a)不論該第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；以及(e)當(dāng)該第五輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
47.如權(quán)利要求43所述的可編程多模數(shù)分頻器，其中該第十一分頻單元的該第四輸入端(R1)，耦接于最后一級第十分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
48.如權(quán)利要求43所述的可編程多模數(shù)分頻器，其中該可編程多模數(shù)分頻器還包含有至少一具有旁路模式的第十二分頻單元，該至少一第十二分頻單元串接于該至少一第十分頻單元與該第十一分頻單元之間，且每一第十二分頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第五輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co)，該第一輸出端(Fo)耦接于下一級第十二分頻單元的第一輸入端(Fi)，該第二輸入端(Mi)耦接于下一級第十二分頻單元的該第二輸出端(Mo)，該第三輸入端(Di)用以接收一相對應(yīng)的更新除數(shù)訊號，該第四輸入端(R1)用以接受一同步重載訊號的觸發(fā)，以使該第三輸入端(Di)重新加載該更新除數(shù)訊號，該第五輸入端(Ci)耦接于下一級第十二分頻單元的該第三輸出端(Co)，用以接收一旁路模式致能訊號，以決定該第十二分頻單元是否被旁路，第一級第十二分頻單元的該第一輸入端(Fi)耦接于最后一級第十分頻單元的第一輸出端(Fo)，第一級第十二分頻單元的該第二輸出端(Mo)耦接于最后一級第十分頻單元的第二輸入端(Mi)，最后一級第十二分頻單元的該第一輸出端(Fo)耦接于該第十一分頻單元的第一輸入端(Fi)，最后一級第十二分頻單元的該第二輸入端(Mi)耦接于該第十一分頻單元的第二輸出端(Mo)；其中該至少一第十二分頻單元依據(jù)該重載訊號的觸發(fā)，以同步自其第三輸入端(Di)重新加載對應(yīng)的更新除數(shù)訊號，并依據(jù)同步加載的該更新除數(shù)訊號切換分頻運(yùn)作于除2或除3的模式，而當(dāng)該第五輸入端(Ci)所接收到的該旁路模式致能訊號為致能狀態(tài)時，該至少一第十二分頻單元將被旁路而不進(jìn)行任何分頻操作。
49.如權(quán)利要求48所述的可編程多模數(shù)分頻器，其中該至少一第十二分頻單元以如下方式操作(a)不論第二輸入端(Mi)或該第二輸出端(Mo)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯0，或當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯0時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除2后的訊號；(b)當(dāng)該第一輸出端(Fo)是在邏輯0且該第二輸入端(Mi)是在邏輯1即該第二輸出端(Mo)是在邏輯1，以及當(dāng)該第四輸入端(R1)接受該重載訊號觸發(fā)后，該第三輸入端(Di)是在邏輯1時，經(jīng)由該第一輸入端(Fi)的時鐘訊號正緣端觸發(fā)，該第一輸出端(Fo)輸出除3后的訊號；(c)當(dāng)該第二輸入端(Mi)是在邏輯0(或1)且該第一輸出端(Fo)是在邏輯0時，該第二輸出端(Mo)輸出邏輯0(或1)訊號；(d)不論該第二輸入端(Mi)是在邏輯0或1，當(dāng)該第一輸出端(Fo)是在邏輯1時，該第二輸出端(Mo)輸出邏輯0訊號；以及(e)當(dāng)該第五輸入端(Ci)接收到的該旁路模式致能訊號是邏輯0時，該第一輸出端(Fo)輸出邏輯0訊號，且該第二輸出端(Mo)輸出邏輯1訊號。
50.如權(quán)利要求48所述的可編程多模數(shù)分頻器，其中每一第十二分頻單元的該第四輸入端(R1)，耦接于最后一級第十分頻單元的該第二輸出端(Mo)，以分頻后的該目標(biāo)脈沖作為該重載訊號。
全文摘要
一種可編程多模數(shù)分頻器，用來依據(jù)多個更新除數(shù)訊號將一來源脈沖進(jìn)行分頻以輸出一分頻后的目標(biāo)脈沖，該可編程多模數(shù)分頻器包含有至少一第一分頻單元，該至少一第一分頻單元相互串接，其中該可編程多模數(shù)分頻器，根據(jù)一重置訊號以同步重置每一第一分頻單元的分頻運(yùn)作，使每一第一分頻單元在重置完成后，依據(jù)重置訊號觸發(fā)當(dāng)時已加載的更新除數(shù)訊號進(jìn)行除2或除3模式的分頻操作，而該可編程多模數(shù)分頻器分頻后的該目標(biāo)脈沖，是由最后一級第一分頻單元輸出。
文檔編號H03K23/00GK1604475SQ03124879
公開日2005年4月6日 申請日期2003年9月29日 優(yōu)先權(quán)日2003年9月29日
發(fā)明者柯凌維 申請人:聯(lián)發(fā)科技股份有限公司