專利名稱：可程序電壓監(jiān)控電路的制作方法
技術領域：
本發(fā)明涉及電壓監(jiān)控電路，特別是一種具極少可程序輸入端與極低靜態(tài)電流的可程序電壓監(jiān)控電路。
背景技術：
一般傳統(tǒng)的電壓監(jiān)控電路，請參見圖1所示，主要結構是由一比較器所組成的即時電壓比較電路11，其負輸入端13輸入欲偵測監(jiān)控的待測電壓，其正輸入端14輸入基準電壓，當使用者一旦設定基準電壓后即不易更動其設定值，電壓監(jiān)控電路是以基準電壓為比較基準，對待測電壓做即時的偵測，當待測電壓低于基準電壓所設定的基準值時，即時電壓比較電路11則會于監(jiān)控結果輸出端16輸出一信號，一般此信號為高正電壓信號，以提供下一級電路對于待測電壓做即時處理。
如欲進一步達到即時可程序基準電壓的功能，必須增加一可程序電路12，但此可程序電路12為達即時可程序的功能必須持續(xù)性的提供所需電壓，造成耗費較大的靜態(tài)電流產生，相當耗費電，此為其缺點之一；另外，可程序電路12所需的可程序輸入設定輸入端15，其腳位一般以二位元(Binary)表示法為輸入電壓設定狀態(tài)表示，一輸入端腳位僅有兩種輸入設定，如需增加基準電壓的選擇空間，則可程序電路12的設定腳位15必須再增加，且其基準電壓可選擇狀態(tài)以2N次方增加，N為設定腳位數，因此其缺點之二就是此設定腳位15的數目太多，應減少腳位數目。若將上述二缺點予以克服，則將勢必減少可程序電壓監(jiān)控電路所產生耗電量，并將減少基準電壓輸入設定腳位的使用，而大大降低成本。

發(fā)明內容
為克服上述現有技術的不足，并達成可程序電壓監(jiān)控電路的理想特性，減少可程序電壓監(jiān)控電路所產生耗電量，并將減少基準電壓輸入設定腳位的使用，而降低電路復雜度與成本，特提出本發(fā)明，以改進其電路結構。
因此，本發(fā)明的主要目的，是提供一種可程序電壓監(jiān)控電路，其通過同步時脈輸入端向可程序電壓監(jiān)控電路提供同步與低工作周期，同時電壓偵測電路的取樣/保特電路于工作周期對所輸入的電壓準位進行取樣并予以保持，該取樣/保持電路結構可因低工作過期而使可程序電產監(jiān)控電路保持極低靜態(tài)電流，以達省電的目的。
本發(fā)明的次要目的，是提供一種可程序電壓監(jiān)控電路，其電壓選擇電路僅由單一輸入設定腳位就能提供三種不同的電壓選擇設定，可達成具極少可程序輸入端而能進行多電壓選擇設定的功能。
為實現上述目的，本發(fā)明提出一種可程序電壓監(jiān)控電路，包括一電壓選擇電路輸出連接一電壓偵測電路；其中該電壓選擇電路，包括一供使用者輸入欲偵測的基準電壓的電壓選擇輸入端；一同步時脈輸入端，該同步時脈為同步與低工作周期時脈；一電阻值調整端，相應于使用者所輸入的欲偵測的基準電壓而輸出不同的電阻值；該電壓偵測電路，包括一基準電壓產生電路、一取樣/保持電路、及一即時電壓比較電路；該基準電壓產生電路的輸入端與前述電阻值調整端相連接，該電阻值調整端輸出的電阻值為該基準電壓產生電路的輸入電阻值，當該輸入電阻值改變，該基準電壓產生電路的輸出電壓隨之改變；該基準電壓產生電路的輸出端與取樣/保持電路輸入端相連接，該取樣/保持電路的輸出端與即時電壓比較電路的正輸入端相連接，該取樣/保持電路對所輸入的電壓準位進行取樣并予以保持，并將該保持后的電壓準位輸出至即時電壓比較電路的正輸入端；該輸入的電壓準位為該即時電壓比較電路的基準電壓，該即時電壓比較電路的負輸入端為一可輸入待測電壓的待測電壓端，該即時電壓比較電路對該待測電壓端的待測電壓進行即時監(jiān)控，并將偵測結果從該即時電壓比較電路的輸出端輸出。
使用本發(fā)明的可程序電壓監(jiān)控電路，既能減少耗電量，又可減少基準電壓輸入設定腳位數，進而降低電路復雜度與成本。


圖1是傳統(tǒng)的可程序電壓監(jiān)控電路結構圖；圖2是本發(fā)明第一較佳實施實例的可程序電壓監(jiān)控電路方塊示意圖；圖3是本發(fā)明第一較佳實施實例的可程序電壓監(jiān)控電路結構圖；圖4是本發(fā)明第一較佳實施實例的同步時脈圖。
具體實施例方式
請參閱圖2所示，本發(fā)明的可程序電壓監(jiān)控電路，其主要結構是由一電壓選擇電路21輸出連接一電壓偵測電路22所組成該電壓選擇電路21，有一電壓選擇輸入端211、一同步時脈輸入端212與一電阻值調整端213，以該電壓選擇輸入端211提供使用者選擇欲偵測的基準電壓，使該電壓選擇電路21提供電阻值調整端213適當控制，以提供該電壓偵測電路22輸入電阻值適當的控制功能；請參閱圖3、4所示，該同步時脈輸入端212提供該可程序電壓監(jiān)控電路的時脈41輸入的功能。
該電壓偵測電路22，是由一基準電壓產生電路221、一取樣/保持電路222與一即時電壓比較電路11’所組成，該基準電壓產生電路221輸入端通過該電阻值調整端213與該電壓選擇電路21相連接，該基準電壓產生電路221輸出端與該取樣/保持電路222輸入端相連接，該取樣/保持電路222輸出端與該即時電壓比較電路11’的正輸入端14’相連接，該即時電產比較電路11’的負輸入端13’為一待測電壓端，該待測電壓端提供輸入的待測電壓，該即時電壓比較電路11’輸出端為一偵測控制輸出端223，該偵測控制輸出端223輸出偵測結果。
請參閱圖2、3所示，該電壓選擇輸入端211通過電阻器311、312、313分壓電路提供PMOS 321、NMOS 331的柵極適當的偏壓值，PMOS 321與NMOS 331的漏極端為輸出端，該PMOS 321與NMOS 331輸出端與兩D型正反器351、352的輸入端相連接，該D型正反器351、352的輸出端為兩非門緩沖器361、362的輸入端，該非門緩沖器361的輸出端與一NMOS 333的柵極相連接，控制該NMOS 333的導通與截止，該NMOS 333的漏極端為一電阻值調整端P02 392，該非門緩沖器362的輸出端與一NMOS 332的柵極相連接，控制NMOS 332的導通與截止，該NMOS3 32的漏極端為一電阻值調整端P01 391；該電阻值調整端213包含該兩電阻值調整端P01 391與電阻值調整端P02 392。
該基準電壓產生電路221，由一運算放大器371組成一負反饋放大電路，該運算放大器371的參考電壓輸入端372輸入固定的基準電壓，該兩電阻值調整端P01 391與電阻值調整端P02 392分別由該NMOS 332與NMOS 333的導通與截止來選取電阻器316、317，使該運算放大器371的負反饋端接地電阻值并聯改變，可使該運算放大器371的輸出為所需的電壓值，該電壓值輸入至該取樣/保持電路222，該取樣/保持電路222通過一電容器381接收充電，該電容器381連接一傳輸柵晶體383，該傳輸柵383輸出端連接一電容器382至地端，該取樣/保持電路222輸出端同時與該即時電壓比較電路11’的正輸入端14’相連接，該即時電壓比較電路11’的負輸入端13’為一待測電壓端，該待測電壓端提供輸入的待測電壓，該即時電壓比較電路11’輸出端為一偵測控制輸出端223，該偵測控制輸出端223輸出偵測結果。
請參見圖3、4所示，該同步時脈輸入端212輸入一時脈41，該時脈41周期性地產生一時脈工作周期42與一時脈截止周期43，并達成該時脈41同步，該時脈工作周期42以低工作導通周期連續(xù)產生，使該同步時脈輸入端212通過NMOS 341、342、343與該傳輸柵晶體383控制該可程序電壓監(jiān)控電路的導通時間，當周期性的該時脈工作周期42產生時，該NMOS 341、342、343與該傳輸柵晶體38 3則導通，使該可程序電壓監(jiān)控電路進入工作區(qū)，使該使用者由該電壓選擇輸入端21輸入欲調整的電壓，并由該取樣/保持電路222取樣后并保持著該設定的電壓，反之，當該同步時脈輸入端212輸入該時脈41為該時脈截止周期43時，使該可程序電壓監(jiān)控電路進入截止區(qū)，該可程序電壓監(jiān)控電路則由該取樣/保持電路222保持于工作區(qū)時所設定的電壓，因該時脈41輸入的時脈工作周期42驅動該可程序電壓監(jiān)控電路進入工作區(qū)的時間小于該時脈截止周期43驅動該可程序電壓監(jiān)控電路進入截止區(qū)的時間，以達成保持極低靜態(tài)電流，提供該可程序電壓監(jiān)控電路省電的功能。
本發(fā)明是通過該電壓選擇輸入端211輸入高緣電壓、低緣電壓與浮接電壓等三種不同電壓狀態(tài)，經選擇設定該三種不同電壓方式，再由該電壓選擇電路21提供高緣電壓、低緣電壓與浮接電壓等三種不同電壓選擇設定，通過單一該電壓選擇輸入端211以提供該電壓偵測電路22三種不同輸入電阻值，以達成三種不同電壓選擇設定的功能，達成選擇三種不同電壓。
當開始進行設定，該時脈41的頻率極大于使用者設定該電壓選擇輸入端211的頻率，一般該時脈41約以1kH Hz為較佳實施頻率，一般使用者設定該電壓選擇輸入端211的頻率會遠小于該1kH Hz較佳實施頻率，故一般使用者不需顧慮至該時脈41處于時脈工作周期42始可設定的局限，當該時脈41處于時脈工作周期42時，此時NMOS 341、342、343與該傳輸柵383處于導通狀態(tài)，此時使用者對于該三種不同電壓狀態(tài)的設定，當低緣電壓從該電壓選擇輸入端211輸入時，該PMOS 321導通與該NMOS 331截止，因該同步時脈輸入端212的時脈41處于該時脈工作周期42，該D型正反器351、352亦處于工作狀態(tài)，該D型正反器351、352的輸入皆為高電位，該輸出依D型正反器的特性仍為高電位，經由非門緩沖器361、362的反相為兩低電位控制NMOS 332、333截止，造成所連接的電阻值調整端P01 391與電阻值調整端P02 392浮接，該電阻器316、317亦浮接，造成該運算放大器371的負反饋端接地電阻值僅有該電阻器315。
該基準電壓產生電路221的輸出電壓值，取決于該參考電壓輸入端372輸入固定的基準電壓與負反饋端接地電阻器315的電阻值，該輸出電壓值對該取樣/保持電路222的電容器381進行充電，因該同步時脈輸入端212的時脈41處于該時脈工作周期42，該傳輸柵晶體383亦處于導通狀態(tài)，該取樣/保持電路222的該輸出電容器382進行充電，使該取樣/保持電路222的輸出亦保持于該基準電壓產生電路221的輸出電壓值，當該同步時脈輸入端212的時脈進入截止周期時，該傳輸柵晶體383亦處于截止狀態(tài)，但該取樣/保持電路222的該輸出電容器382已穩(wěn)定于此充飽的電壓值，不因該同步時脈輸入端212的時脈進入截止周期而產生放電，造成該即時電壓比較電路11’的該正輸入端基準電壓輸入端14’不穩(wěn)定的基準電壓輸入，使當使用者設定完成時，該即時電壓比較電路11’的該正輸入端基準電壓輸入端14’提供于一穩(wěn)定所設定的基準電壓，進而達成偵測該負輸入端13’待測電壓輸入端的目的。
故該電壓選擇電路21結合該同步時脈輸入端212，可提供該可程序電壓監(jiān)控電路的同步與低工作導通周期，同時該電壓偵測電路22的取樣/保持電路222于該時脈工作周期42取樣該輸入電壓準位并予以保持該電壓準位，通過此電路、使本發(fā)明電路實施可因低工作導通周期而達保持極低靜態(tài)電流的功能。
同理，當使用者設定該電壓選擇輸入端211輸入高緣電壓時，該兩NMOS332、333同時導通，造成該運算放大器371的負反饋端接地電阻值減少，該電阻器315與電阻器316與電阻器317并聯，該基準電壓產生電路22的輸出電壓值，則取決于該參考電壓輸入端372輸入固定的基準電壓與負反饋端接地電阻器315、316、317的并聯電阻值。
通過負反饋電路的特性因負反饋端接地電阻值減少，則該基準電壓產生電路221的輸出電壓值增加，相對于該即時電壓比較電路11’的該正輸入端基準電壓輸入端14’亦增加，使使用者達成設定偵測的基準電壓輸入的特性；而同理，當該電壓選擇輸入端211輸入浮接電壓時，該PMOS 321與NMOS 331同時導通，且因該電阻器314電阻值極大，可使該D型正反器351資料輸入端輸入高電位，且該D型正反器352資料輸入端輸入低電位，該D型正反器351與該D型正反器352的時脈輸入端皆處于該時脈41的時脈工作周期42時，該D型正反器351的輸出端通過該非門緩沖器361輸出低電位關閉該NMOS 333，該D型正反器352輸出端通過該非門緩沖器362輸出低電位關閉該NMOS 332，此時該電阻器316與該電阻器315可達成第3種電壓設定，通過該可程序電壓監(jiān)控電路以達成僅具單一該電壓選擇輸入端221而具提供三種不同電壓選擇設定的功能。
當使用者必須增加電壓選擇設定的空間，本發(fā)明可程序電壓監(jiān)控電路可提供3N種不同電壓選擇設定，其組成結構是由N個該電壓選擇電路21以并連的方式連接于該電壓偵測電路22，其N個該電壓選擇電路21向該電壓偵測電路22提供3N種不同輸入電阻值，以達成3N種不同電壓選擇設定的功能；因其電路簡易，該可程序電壓監(jiān)控電路可易于使用于極小的集成電路晶片中。
綜上所述，本發(fā)明可程序電壓監(jiān)控電路，是在提供一種可程序電壓監(jiān)控電路，其同步時脈輸入端提供同步與低工作周期，同時電壓偵測電路的取樣/保持電路于工作周期取樣輸入電壓準位并予以保持電壓準位，電路實施結構可因低工作周期而保持極低靜態(tài)電流，以達省電的功能。且其電壓選擇電路可僅由單一輸入設定腳位提供三種不同電壓選擇設定，以達成具極少可程序輸入端而達成多電壓選擇設定的功能產生實用的功效，具工業(yè)上利用及首先發(fā)明的新穎性，符合新發(fā)明專利的要件。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟悉此項技藝者，在不脫離本發(fā)明之精神和范圍內，當可做些許更動與潤飾，因此本發(fā)明之保護范圍當視權利要求書范圍所界定者為準。
權利要求
1.一種可程序電壓監(jiān)控電路，其特征是包括一電壓選擇電路輸出連接一電壓偵測電路；其中該電壓選擇電路，包括一供使用者輸入欲偵測的基準電壓的電壓選擇輸入端；一同步時脈輸入端，該同步時脈為同步與低工作周期時脈；一電阻值調整端，相應于使用者所輸入的欲偵測的基準電壓而輸出不同的電阻值；該電壓偵測電路，包括一基準電壓產生電路、一取樣/保持電路、及一即時電壓比較電路；該基準電壓產生電路的輸入端與前述電阻值調整端相連接，該電阻值調整端輸出的電阻值為該基準電壓產生電路的輸入電阻值，當該輸入電阻值改變，該基準電壓產生電路的輸出電壓隨之改變；該基準電壓產生電路的輸出端與取樣/保持電路輸入端相連接，該取樣/保持電路的輸出端與即時電壓比較電路的正輸入端相連接，該取樣/保持電路對所輸入的電壓準位進行取樣并予以保持，并將該保持后的電壓準位輸出至即時電壓比較電路的正輸入端；該輸入的電壓準位為該即時電壓比較電路的基準電壓，該即時電壓比較電路的負輸入端為一可輸入待測電壓的待測電壓端，該即時電壓比較電路對該待測電壓端的待測電壓進行即時監(jiān)控，并將偵測結果從該即時電壓比較電路的輸出端輸出。
2.如權利要求1所述的可程序電壓監(jiān)控電路，其特征是該電壓選擇電路的電壓選擇輸入端可供使用者輸入三種不同的基準電壓高緣電壓、低緣電壓與浮接電壓。
3.如權利要求1或2所述的可程序電壓監(jiān)控電路，其特征是該電壓選擇電路由N個組成，其以并連的方式連接于該電壓偵測電路，該N個電壓選擇電路向該電壓偵測電路提供3N種不同的輸入電阻值，以構成3N種不同電壓選擇設定。
4.如權利要求1所述的可程序電壓監(jiān)控電路，其特征是該同步時脈輸入端所輸入的時脈為同步與低工作周期時脈，該時脈包括一驅動本可程序電壓監(jiān)控電路進入工作區(qū)的時脈工作周期、及一驅動本可程序電壓監(jiān)控電路進入截止區(qū)的時脈截止周期，該進入工作區(qū)的時間小于該進入截止區(qū)的時間。
全文摘要
一種可程序電壓監(jiān)控電路，包括一電壓選擇電路、及一電壓偵測電路；其中電壓選擇電路包括一輸入欲偵測的基準電壓的電壓選擇輸入端；一同步時脈輸入端；一電阻值調整端，相應于使用者所輸入的欲偵測的基準電壓而輸出不同的電阻值；該電壓偵測電路包括一基準電壓產生電路、一取樣/保持電路、及一即時電壓比較電路；通過同步時脈輸入端向可程序電壓監(jiān)控電路提供同步與低工作周期，同時電壓偵測電路的取樣/保特電路于工作周期對所輸入的電壓準位進行取樣并予以保持，該取樣/保持電路結構可因低工作周期而使可程序電產監(jiān)控電路保持極低靜態(tài)電流，以達省電的目的；另本發(fā)明的電壓選擇電路僅由單一輸入設定腳位就能提供三種不同的電壓選擇設定，減少基準電壓輸入設定腳位數，進而降低電路復雜度與成本。
文檔編號H03K19/00GK1492584SQ0214608
公開日2004年4月28日 申請日期2002年10月25日 優(yōu)先權日2002年10月25日
發(fā)明者莊朝炫, 劉景萌, 范振炫, 黃南川 申請人:立锜科技股份有限公司, 立 科技股份有限公司