專利名稱：電平移動電路的制作方法
技術領域：
本發(fā)明涉及半導體集成電路中在多個電源電壓下工作的電平移動電路(電平變換電路)。
電平移動電路100集成在LSI芯片上，它將從外部輸入端子IN輸入的低壓信號電平移動至高壓信號，經(jīng)外部輸出端子OUT輸出。這里的低壓信號，是以第一電源電壓Vddl為高電平、0V為低電平的數(shù)字信號。并且，經(jīng)電平移動的高壓信號，是以第二電源電壓Vddh為高電平、0V為低電平的數(shù)字信號。第一電源電壓Vddl與第二電源電壓Vddh，采用LSI內(nèi)部電源電壓中適當?shù)碾妷骸?br> 圖4中，21是低壓下工作的第一倒相器，22是低壓下工作的第二倒相器。23是高壓下工作的第一P溝道晶體管，24是高壓下工作的第二P溝道晶體管，它們的襯底電極連接至源極。并且，25是高壓下工作的第一N溝道晶體管，26是高壓下工作的第二N溝道晶體管，它們的襯底電極分別連接至GND。
參照圖4，對傳統(tǒng)的電平移動電路100的動作進行說明。首先，說明由外部輸入端子IN施加的低壓信號為L電平(0V)的情況。低壓信號，經(jīng)由第一倒相器21反相，由于結點n5被上拉至H電平(Vddl)，因此第一N溝道晶體管25的源極被加上H電平(Vddl)。此時，由于第一N溝道晶體管25的柵極上所加電壓為H電平(Vddl)，第一N溝道晶體管25處于非導通狀態(tài)。
另一方面，因為在結點n5處分支的信號，經(jīng)由第二倒相器22反相，結點n6被下拉至L電平(0V)，所以第二N溝道晶體管26的源極被加于L電平(0V)。此時，由于第二N溝道晶體管26的柵極上所加電壓為H電平(Vddl)，第二N溝道晶體管26處于導通狀態(tài)。因此，結點n8被下拉至L電平(0V)。
并且，因為第一P溝道晶體管23的源極，被加上高壓信號的H電平(Vddh)，第一P溝道晶體管23的柵極(結點n8)為L電平(0V)，所以第一P溝道晶體管23成為導通狀態(tài)。因此，結點n7被上拉至H電平(Vddh)。
并且，因為第二P溝道晶體管24的源極，被加上高壓信號的H電平(Vddh)，第二P溝道晶體管24的柵極(結點n7)為H電平(0V)，所以第二P溝道晶體管24成為非導通狀態(tài)。結果，外部輸出端子OUT(結點n8)被穩(wěn)定于L電平(0V)。
接著，說明由外部輸入端子IN施加的低壓信號為H電平(Vddl)的情況。低壓信號，經(jīng)由第一倒相器21反相，結點n5被下拉至L電平(0V)，因此第一N溝道晶體管25的源極被加上L電平(0V)。此時，因為第一N溝道晶體管25的柵極上所加的電壓為H電平(Vddl)，所以第一N溝道晶體管25處于導通狀態(tài)。因此，結點n7被下拉至L電平(0V)。
并且，因為第二P溝道晶體管24的源極被加于作為高壓信號的H電平(Vddh)，第二P溝道晶體管24的柵極(結點n7)為L電平(0V)，所以第二P溝道晶體管24成為導通狀態(tài)。因此，結點n8被上拉至H電平(Vddh)。
另一方面，在結點n5處分支的信號，經(jīng)由第二倒相器22反相，結點n6被上拉至H電平(Vddl)，所以第二N溝道晶體管26的源極被加于H電平(Vddl)。此時，由于第二N溝道晶體管26的柵極上所加的電壓為H電平(Vddl)，第二N溝道晶體管處于非導通狀態(tài)。
并且，因為第一P溝道晶體管23的源極，被加上H電平(Vddh)的電壓，第一P溝道晶體管23的柵極(結點n8)為H電平(Vddh)，所以第一P溝道晶體管23成為非導通狀態(tài)。結果，外部輸出端子OUT(結點n8)被穩(wěn)定于H電平(Vddh)。
如此，傳統(tǒng)的電平移動電路100，可以改變輸入的低壓信號的電平，然后作為高壓信號輸出。
另外，當電源電壓Vddl降低至1.0V左右時，第一與第二N溝道晶體管25、26就不能工作。這是由于輸入至第一和第二N溝道晶體管25、26柵極的電源電壓Vddl，接近于第一和第二N溝道晶體管25、26的柵極的閾值電壓。因此，傳統(tǒng)的電平移動電路100存在這樣的問題在電源電壓Vddl過分低時，就不能工作。
鑒于上述情況，本發(fā)明旨在提供在低壓信號的電壓電平低下的場合，也可穩(wěn)定輸出電平變換信號的電平移動電路。
(解決上述課題的手段)本發(fā)明的電平移動電路，N溝道晶體管的源極，在輸入數(shù)字信號的CMOS電平移動電路中，給所述N溝道晶體管的柵極輸入偏置電壓，所述偏置電壓，高于所述數(shù)字信號的高電平的電壓，并且低于所述數(shù)字信號的高電平電壓加上所述N溝道晶體管的閾值電壓后的值。這樣，即使當所述數(shù)字信號的電壓低時，也可使所述N溝道晶體管工作，實現(xiàn)可以將輸入信號電平變換后輸出的電平移動電路。
最好，所述偏置電壓是電源電壓之一。這樣，就可以不用增加新的電壓，而采用已有的電源電壓使N溝道晶體管工作。
并且，本發(fā)明的其他電平移動電路，是設有第一N溝道晶體管、第二N溝道晶體管、第一P溝道晶體管和第二P溝道晶體管的CMOS電平移動電路；第一N溝道晶體管的漏極，跟所述第一P溝道晶體管的漏極與所述第二P溝道晶體管的柵極連接；第二N溝道晶體管的漏極，跟所述第二P溝道晶體管的漏極、所述第一P溝道晶體管的柵極與外部輸出端子連接。并且，給第一N溝道晶體管的源極輸入從外部輸入端子輸入的、將第一電源電壓設于高電平、接地電壓設于低電平的數(shù)字信號的反相信號，給第二N溝道晶體管的源極輸入所述數(shù)字信號。而且，給所述第一N溝道晶體管與所述第二N溝道晶體管的柵極，分別輸入高于第一電源電壓但低于第一電源電壓加上所述第一N溝道晶體管與所述第二N溝道晶體管的閾值電壓的值的偏置電壓。另一方面，給第一P溝道晶體管與第二P溝道晶體管的源極分別輸入第二電源電壓。這樣，即使在所述第一電源電壓低的場合，也可以使所述第一與第二N溝道晶體管工作。因此，可以實現(xiàn)即使第一電源電壓低時也能變換輸入信號電平后進行輸出的電平移動電路。
最好，所述偏置電壓采用比所述第一電源電壓與所述第二電源電壓都高的第三電源電壓。這樣，即使所述第一電源電壓與所述第二電源電壓之差小的場合，也不用加上新的電壓，而可采用已有的電源電壓使N溝道晶體管工作。
并且最好，所述偏置電壓，是中間電壓發(fā)生電路的輸出，所述中間電壓發(fā)生電路，是包含其柵極連接所述第一電源電壓的第三P溝道晶體管的源極輸出電路。這樣，不用增加使用的電源電壓，就可使所要的所述偏置電壓產(chǎn)生。
并且最好，所述第一N溝道晶體管的襯底電極與所述第二N溝道晶體管的襯底電極上加的電壓，不大于接地電壓，將所述電壓之一或它們二者的值設置得低于接地電壓。這樣，所述第一N溝道晶體管與所述第二N溝道晶體管分別導通時，由于閾值電壓變低，可使工作速度提高；而不導通時，由于閾值電壓變高，可使漏電流減少，耗電降低。
并且最好具有這樣的結構加在所述第一N溝道晶體管的襯底電極上的電壓，當所述第一N溝道晶體管導通時低于接地電壓，而當所述第一N溝道晶體管不導通時等于接地電壓，加在所述第二N溝道晶體管的襯底電極上的電壓低于所述第二N溝道晶體管導通時的接地電壓，所述第二N溝道晶體管在不導通時成為接地電壓。這樣，由于所述第一N溝道晶體管與所述第二N溝道晶體管在導通時分別比閾值電壓更低，可使工作速度提高；在不導通時，由于比閾值電壓更高，可以減少漏電流，降低電耗。
圖2是本發(fā)明實施例2的電平移動電路的電路圖。
圖3是本發(fā)明實施例3的電平移動電路的電路圖。
圖4是傳統(tǒng)的電平移動電路的電路圖。
(符號說明)10、20、30、100電平移動電路11、21第一倒相器電路12、22第二倒相器電路13、23第一P溝道晶體管14、24第二P溝道晶體管15、25第一N溝道晶體管16、26第二N溝道晶體管17第三P溝道晶體管19第四P溝道晶體管
18、18a中間電壓發(fā)生電路n1、n2、n3、n4、n5、n6、n7、n8、nr結點ns1、ns2端子IN外部輸入端子OUT外部輸出端子電平移動電路10集成在LSI上的以CMOS形成的電路，它將從外部輸入端子IN輸入的低壓信號電平移動至高壓信號從外部輸出端子OUT輸出。這里，低壓信號是以第一電源電壓Vddl作為高電平、以0V為低電平的數(shù)字信號。而被電平移動的高壓信號是以第二電源電壓Vddh為高電平、0V為低電平的數(shù)字信號。第一電源電壓Vddl與第二電源電壓Vddh采用LSI內(nèi)部電源電壓中適當?shù)碾妷骸?br> 11為低壓下工作的第一倒相器，12為低壓下工作的第二倒相器。13為高壓下工作的第一P溝道晶體管，14為高壓下工作的第二P溝道晶體管，它們的襯底電極分別跟源極連接。并且，15為高壓下工作的第一N溝道晶體管，16為高壓下工作的第二N溝道晶體管，它們的襯底電極分別跟GND連接。
外部輸入端子IN跟第一倒相器11的輸入側連接。第一倒相器11的輸出側經(jīng)結點n1分支，其中的一支跟第一N溝道晶體管15的源極連接。并且其另一支連接于第二N倒相器12的輸入側。第二倒相器12的輸出側經(jīng)由結點n2跟第二N溝道晶體管16的源極連接。在第一與第二N溝道晶體管15、16的柵極處，加上中間電壓Vref。中間電壓Vref為滿足關系Vddl＜Vref＜Vddl+Vtn的電壓值。這里，Vtn為第一與第二N溝道晶體管的閾值電壓。
第一N溝道晶體管15的漏極，經(jīng)由結點n3連接于第一P溝道晶體管13的漏極和第二P溝道晶體管的14的柵極。第二N溝道晶體管16的漏極，經(jīng)由結點n4連接于第二P溝道晶體管14的漏極、第一P溝道晶體管13的柵極和外部輸出端子OUT。在第一與第二P溝道晶體管13、14的源極處，加上第二電源電壓Vddh。
現(xiàn)就采用上述結構的實施例1的電平移動電路10的動作進行說明。首先說明外部輸入端子IN加上的低壓信號為L電平(0V)的情況。低壓信號，由于經(jīng)第一倒相器11反相，結點n1被上拉至H電平(Vddl)，第一N溝道晶體管15的源極被加給H電平(Vddl)。此時，由于第一N溝道晶體管15的柵極處加有中間電壓Vref，第一N溝道晶體管15的柵源間電壓成為Vref-Vddl，Vref-Vddl＜Vtn的關系成立。由于柵源間電壓小于閾值電壓Vtn，第一N溝道晶體管15處于非導通狀態(tài)。
另一方面，由于在結點n1處分支的信號，經(jīng)第二倒相器12反相，結點n2被下拉至L電平(0V)，第二N溝道晶體管16的源極被加給L電平(0V)。這時，由于在第二N溝道晶體管16的柵極上加有中間電壓Vref，第二N溝道晶體管16的柵源間電壓成為Vref-0V，Vref-0V＞Vtn的關系成立。由于柵源間電壓比閾值電壓Vtn大，第二N溝道晶體管16成為導通狀態(tài)。因此，結點n4被下拉至L電平(0V)。
并且，由于在第一P溝道晶體管13的源極上加上高壓信號的H電平(Vddh)，第一P溝道晶體管13的柵極(結點n4)為L電平(0V)，第一P溝道晶體管13成為導通狀態(tài)。因此，結點n3被上拉至H電平(Vddh)。
并且，由于在第二P溝道晶體管14的源極上加上H電平(Vddh)，第二P溝道晶體管14的柵極(結點n3)為H電平(Vddh)，第二P溝道晶體管14成為非導通狀態(tài)。結果，外部輸出端子OUT(結點n4)穩(wěn)定于L電平(0V)。
接著，就從外部輸入端子IN加上的低壓信號為H電平(Vddl)的情況進行說明。由于低壓信號經(jīng)第一倒相器11反相，結點n1被下拉至L電平(0V)，第一N溝道晶體管15的源極處被加上L電平(0V)。這時，由于第一N溝道晶體管15的柵極處被加上中間電壓Vref，第一N溝道晶體管15的柵源間電壓成為Vref-0V，Vref-0V＞Vtn的關系成立。由于柵源間電壓比閾值電壓Vtn大，第一N溝道晶體管15成為導通狀態(tài)。因此，結點n3被下拉至L電平(0V)。
并且，由于第二P溝道晶體管14的源極處被加上高壓信號的H電平(Vddh)，而第二P溝道晶體管14的柵極(結點n3)為L電平(0V)，第二P溝道晶體管14成為導通狀態(tài)。因此，結點n4被上拉至H電平(Vddh)。
另一方面，由于在結點n1分支的信號，經(jīng)第二倒相器12反相，結點n2被上拉至H電平(Vddl)，因此第二N溝道晶體管16的源極處被加上H電平(Vddl)。這時，由于第二N溝道晶體管16的柵極處被加上中間電壓Vref，第二N溝道晶體管16的柵源間電壓成為Vref-Vddl，Vref-Vddl＜Vtn的關系成立。由于柵源間電壓比閾值電壓低，第二N溝道晶體管16成為非導通狀態(tài)。
并且，由于第一P溝道晶體管13的源極處被加上H電平(Vddh)的電壓，而第一P溝道晶體管13的柵極(結點n4)為H電平(Vddh)，第一P溝道晶體管13成為非導通狀態(tài)。結果，外部輸出端子OUT(結點n4)穩(wěn)定于H電平(Vddh)。
如此，依據(jù)實施例1的電平移動電路10，由于在第一與第二N溝道晶體管15、16的柵極處，加上滿足Vddl＜Vref＜Vddl+Vtn的關系的中間電壓Vref，即使第一電源電壓Vddl低時，也可使第一與第二N溝道晶體管15、16工作。因此，可以實現(xiàn)可對輸入信號穩(wěn)定地進行電平變換的電平移動電路。
再有，中間電壓Vref無須從外部供給，采用作為LSI內(nèi)部電源電壓之一的第三電源電壓即可。該第三電源電壓比第一電源電壓Vddl大，只要大于第一電源電壓Vddl加上閾值電壓Vtn后的值即可。由此，可取得不必從外部新增電壓的效果。并且，在第一電源電壓Vddl與第二電源電壓Vddh之差小的場合，第三電源電壓，只要采用第一電源電壓Vddl與第二電源電壓Vddh中值大者即可。
(實施例2)現(xiàn)參照附圖就本發(fā)明實施例2的電平移動電路進行說明。圖2是表示本發(fā)明實施例2的電平移動電路的電路圖。再者，跟

圖1相同的部件均采用相同的符號。
實施例2的電平移動電路20，是在實施例1的電平移動電路10的基礎上增加了中間電壓發(fā)生電路18構成的。其他部分跟電平移動電路10相同。
中間電壓發(fā)生電路18是源極輸出電路，它由第三P溝道晶體管17和電阻R構成。
第三P溝道晶體管17的源極接地。第三P溝道晶體管17的柵極處加有第一電源電壓Vddl。并且，經(jīng)由電阻R在第三P溝道晶體管17的漏極上施加第二電源電壓Vddh。而且，襯底電極又跟漏極相連接。第三P溝道晶體管17的漏極，在結點nr處第一與第二N溝道晶體管15、16的柵極連接。
中間電壓發(fā)生電路18是用以從兩個電源電壓Vddl與Vddh產(chǎn)生中間電壓Vref的電路。中間電壓發(fā)生電路18輸出的中間電壓Vref，經(jīng)由結點nr輸入至第二N溝道晶體管15、16的柵極。設第三P溝道晶體管17的閾值電壓為Vtp，中間電壓發(fā)生電路18的輸出成為Vddl+|Vtp|。這里，按照使|Vtp|＜Vtn的要求，設定第三P溝道晶體管17的晶體管尺寸，就可滿足Vddl＜Vddl+|Vtp|＜Vddl+Vtn的關系。通過采用這種結構，中間電壓發(fā)生電路18可以輸出實施例1中說明的中間電壓Vref。
如上所述，依據(jù)實施例2的電平移動電路，因為設有通過兩個電源電壓使中間電壓Vref得以產(chǎn)生的中間電壓發(fā)生電路18，所以無需從外部增加電壓，即使第一電源電壓Vddl降低時，也可以使第一與第二N溝道晶體管15、16工作。因此，可以實現(xiàn)可穩(wěn)定地電平變換輸入信號的電平移動電路。
(實施例3)現(xiàn)參照附圖就本發(fā)明實施例3的電平移動電路進行說明。圖3是表示本發(fā)明實施例3的電平移動電路的電路圖。再者，跟圖1、圖2相同的部件均采用相同的符號。
實施例3的電平移動電路30，是在實施例1的電平移動電路10的基礎上增加了跟實施例2的中間電壓發(fā)生電路18不同的、用以供給中間電壓的中間電壓發(fā)生電路18a而構成，而且在第一與第二N溝道晶體管15、16的襯底電極的端子ns1、ns2連接于GND或低于GND的電位。也就是說，電平移動電路30的第一與第二N溝道晶體管15、16的襯底電極處加上不高于GND的電壓。
通過在第一與第二N溝道晶體管15、16的襯底電極處加上不高于GND的電壓，在第一與第二N溝道晶體管15、16處產(chǎn)生反向偏置(襯底偏置)的效果。也就是，在N溝道晶體管的源極與襯底電極的電位差大的場合，閾值電壓Vtn增大，而在源極與襯底電極的電位差小的場合，閾值電壓Vtn減小。
當?shù)谝慌c第二N溝道晶體管15、16的襯底電極固定于GND時，第一與第二N溝道晶體管15、16的源極被供給L電平(0V)的場合，閾值電壓Vtn減小。此時，由于第一與第二N溝道晶體管15、16處于導通狀態(tài)，可以使工作速度得到提高。
相反地，第一與第二N溝道晶體管15、16的源極處加上H電平(Vddl)的場合，閾值電壓Vtn增大。此時，由于第一與第二N溝道晶體管15、16處于非導通狀態(tài)，漏電流減少，可降低電耗。
而且，不將第一與第二N溝道晶體管15、16的襯底電極的電壓固定，而使之變動于GND或小于GND的值，通過這種方式可以進一步提高性能。也就是，在第一與第二N溝道晶體管15、16為導通狀態(tài)的場合，它們的襯底電極上的電壓分別設于GND，而在第一與第二的N溝道晶體管15、16為非導通狀態(tài)的場合，它們的襯底電極上所加電壓分別設于小于GND的值，這樣可以顯著提高導通狀態(tài)下工作速度，并且降低非導通狀態(tài)下的電耗。因此，在這種情況下，就可使電平移動電路具有高品質(zhì)特性。
中間電壓發(fā)生電路18a，不采用實施例2中的中間電壓發(fā)生電路18的電阻R，而代之以采用第四P溝道晶體管19連接于第三P溝道晶體管17的結構。第三P溝道晶體管17的柵極處施加第一電源電壓Vddl，其源極接地，襯底電極與漏極連接。并且，第四P溝道晶體管19的襯底電極與源極連接，并被施加第二電源電壓Vddh。第四P溝道晶體管19的柵極跟漏極連接，并進一步連至第三P溝道晶體管17的漏極與漏極。第三P溝道晶體管17的漏極在結點nr處跟第一與第二N溝道晶體管15、16的柵極連接。
中間電壓發(fā)生電路18a，通過用第四P溝道晶體管19取代實施例2中的電阻R，跟實施例2中說明的中間電壓發(fā)生電路18相同，可以在結點nr處產(chǎn)生中間電壓Vref。
因此，由于可以通過兩個電源電壓產(chǎn)生中間電壓Vref，即使第一電源電壓Vddl降低時，也可使第一與第二N溝道晶體管15、16工作。
(發(fā)明的效果)如上所述，依據(jù)本發(fā)明的電平移動電路，N溝道晶體管的源極，被輸入數(shù)字信號的CMOS電平移動電路中，在N溝道晶體管的柵極處輸入偏置電壓，由于偏置電壓高于數(shù)字信號的高電平電壓，并低于數(shù)字信號的高電平電壓上增加N溝道晶體管閾值電壓后的值，即使在所述數(shù)字信號的電壓降低時，也能使所述N溝道晶體管工作。這樣，可以實現(xiàn)能穩(wěn)定進行輸入信號的電平變換的電平移動電路。
權利要求
1.在N溝道晶體管的源極處輸入數(shù)字信號的CMOS電平移動電路，其特征在于在所述N溝道晶體管的柵極處輸入偏置電壓，所述偏置電壓高于所述數(shù)字信號的高電平電壓，并低于所述數(shù)字信號的高電平電壓加上所述N溝道晶體管的閾值電壓后的值。
2.如權利要求1所述的CMOS電平移動電路，其特征在于所述偏置電壓為電源電壓之一。
3.設有第一N溝道晶體管、第二N溝道晶體管、第一P溝道晶體管以及第二P溝道晶體管的CMOS電平移動電路，其特征在于第一N溝道晶體管的漏極，跟所述第一P溝道晶體管的漏極及所述第二P溝道晶體管的柵極連接；第二N溝道晶體管的漏極，跟所述第二P溝道晶體管的漏極、所述第一P溝道晶體管的柵極及外部輸出端子連接；在第一N溝道晶體管的源極處，輸入從外部輸入端子輸入的、以第一電源電壓為高電平、接地電壓為低電平的數(shù)字信號的反相信號；在第二N溝道晶體管的源極處，輸入所述數(shù)字信號；在所述第一N溝道晶體管與所述第二N溝道晶體管各自的柵極處，輸入高于第一電源電壓但低于第一電源電壓加上所述第一N溝道晶體管與第二N溝道晶體管的閾值電壓后的值的偏置電壓；在第一P溝道晶體管與第二P溝道晶體管各自的源極處，輸入第二電源電壓。
4.如權利要求3所述的CMOS電平移動電路，其特征在于采用比所述第一電源電壓與所述第二電源電壓都高的第三電源電壓，作為所述偏置電壓。
5.如權利要求3所述的CMOS電平移動電路，其特征在于所述偏置電壓為中間電壓發(fā)生電路的輸出，所述中間電壓發(fā)生電路，是含有其柵極連接所述第一電源電壓的第三P溝道晶體管的源極輸出電路。
6.如權利要求3所述的CMOS電平移動電路，其特征在于所述第一N溝道晶體管的襯底電極與所述第二N溝道晶體管的襯底電極上所加的電壓，均不大于接地電壓；所述電壓之一或它們二者低于接地電壓。
7.如權利要求6所述的CMOS電平移動電路，其特征在于所述第一N溝道晶體管的襯底電極上所加的電壓，在所述第一N溝道晶體管導通時低于接地電壓，在所述第一N溝道晶體管不導通時等于接地電壓；所述第二N溝道晶體管的襯底電極上所加的電壓，在所述第二N溝道晶體管導通時低于接地電壓，在所述第二N溝道晶體管不導通時等于接地電壓。
全文摘要
本發(fā)明旨在提供這樣的電平移動電路，即使低壓信號的電壓電平降低時，該電路也可穩(wěn)定輸出經(jīng)電平變換的信號。為此，在數(shù)字信號在N溝道晶體管15、16源極處輸入的CMOS電平移動電路中，N溝道晶體管15、16的柵極處被輸入偏置電壓Vref，該偏置電壓Vref，高于數(shù)字信號的高電平電壓，但低于數(shù)字信號的高電平電壓加上N溝道晶體管15、16的閾值電壓后的值。
文檔編號H03K3/00GK1398045SQ02126870
公開日2003年2月19日 申請日期2002年7月16日 優(yōu)先權日2001年7月16日
發(fā)明者西村英敏, 祗園雅弘, 生駒平治, 野尻尚紀 申請人:松下電器產(chǎn)業(yè)株式會社