專利名稱：空間高效增強(qiáng)解碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通訊系統(tǒng)。具體地說，本發(fā)明涉及在無線碼分多址(CDMA)通訊系統(tǒng)中應(yīng)用的高效存儲(chǔ)器增強(qiáng)解碼器。
背景技術(shù)：
蜂窩通訊系統(tǒng)的特征在于與一個(gè)或多個(gè)基站通訊的多個(gè)無線收發(fā)機(jī)，例如，移動(dòng)電話每一個(gè)無線收發(fā)機(jī)都包括一個(gè)發(fā)射機(jī)和一個(gè)接收機(jī)。
在典型的CDMA無線收發(fā)機(jī)中，通過天線接收模擬無線電頻率(RF)信號(hào)并且通過RF部分將其向下變換成中間頻率(IF)。信號(hào)處理電路進(jìn)行噪聲處理并通過模擬自動(dòng)增益控制(AGC)電路調(diào)節(jié)信號(hào)的幅度。然后IF部分將信號(hào)向下與基帶相混合并將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。然后數(shù)字信號(hào)被輸入到基帶處理器進(jìn)行諸如增強(qiáng)解碼的進(jìn)一步的信號(hào)處理以輸出聲音或數(shù)據(jù)。
相似地，發(fā)射機(jī)接收來自基帶處理器的數(shù)字輸入并將輸入轉(zhuǎn)換成模擬信號(hào)。數(shù)字輸入信號(hào)經(jīng)常是經(jīng)增強(qiáng)編碼的信號(hào)。然后該信號(hào)經(jīng)濾波并由IF級(jí)向上轉(zhuǎn)變成一個(gè)中間頻率。調(diào)整該發(fā)射信號(hào)的增益并且該IF信號(hào)被變換成RF，為無線電發(fā)射做準(zhǔn)備。
發(fā)射機(jī)和接收機(jī)之間的鏈接就是信道。為增加系統(tǒng)容量，在移動(dòng)站和基站中的接收機(jī)必須在較低的信號(hào)干擾比(SIRs)下工作，或必須提高信道的SIR。經(jīng)常要采用特殊的編碼方案來減小所需要的SIR。
通訊信號(hào)的編碼包括將冗余信息疊加到信號(hào)中去。通過將冗余信號(hào)策略性地疊加在噪聲環(huán)境中所傳輸?shù)耐ㄓ嵭盘?hào)上，使其噪聲信道所引進(jìn)的誤差可以減小到合乎需要的水平。正如Claude Shannon在1948年就指出的，如果通訊信號(hào)的信息率小于信道的容量，就可以以不減少信息率的條件下得到合乎需要的噪聲電平。如果在噪聲環(huán)境中不應(yīng)用冗余信號(hào)，就難以得到或不可能得到無噪聲的性能。
為了改進(jìn)在噪聲和Raleigh衰減的環(huán)境中無線通訊系統(tǒng)的性能，經(jīng)常在信號(hào)編碼器以后采用交錯(cuò)器。交錯(cuò)器分路從編碼器輸出的碼字，使得給定碼字的各個(gè)比特在不同的時(shí)刻分解和傳輸。因此，所給定代碼的比特都經(jīng)歷獨(dú)立的衰減，這樣由突發(fā)錯(cuò)誤所影響的比特屬于幾個(gè)碼字。在接收機(jī)處，所接收的信號(hào)樣本在解碼前先進(jìn)行去交錯(cuò)。有幾種類型的交錯(cuò)器，包括對(duì)角線，卷積，塊間，以及塊交錯(cuò)器。
增強(qiáng)代碼是兩個(gè)或更多已經(jīng)被一個(gè)或多個(gè)代碼交錯(cuò)器所分離的構(gòu)成代碼的串行或并行的級(jí)聯(lián)。增強(qiáng)編碼器和解碼器經(jīng)常被用以改進(jìn)誤差控制和減小所需要的SIR。增強(qiáng)代碼經(jīng)常被用疊代算法進(jìn)行解碼，以得到在接近Shannon限度的信噪比(SNR)下的低誤差率。作為增強(qiáng)代碼的基本部分，代碼交錯(cuò)器和去交錯(cuò)器必須被分別插入在合成代碼編碼器和解碼器之間。增強(qiáng)代碼的性能取決于代碼交錯(cuò)器的長(zhǎng)度和結(jié)構(gòu)。通過使用具有虛擬隨機(jī)結(jié)構(gòu)的交錯(cuò)器就能夠得到好的增強(qiáng)代碼性能。
在無線CDMA通訊系統(tǒng)中，增強(qiáng)編碼器經(jīng)常產(chǎn)生構(gòu)成卷積代碼的并行級(jí)聯(lián)以及一個(gè)或多個(gè)代碼的交錯(cuò)形式。編碼器通常包括一個(gè)或多個(gè)通過一個(gè)或多個(gè)交錯(cuò)器連接的卷積編碼器。相應(yīng)的增強(qiáng)解碼器通常包括被采用一個(gè)具有交錯(cuò)器和去交錯(cuò)器的環(huán)路相連接的內(nèi)部和外部對(duì)數(shù)量大值后，(Logarithmic Maximuma Posteriori＝Log-MAP)解碼器。該環(huán)路實(shí)施一個(gè)疊代算法來估計(jì)對(duì)數(shù)似然比率(Log Likelihood Ratio＝LLR)。通常，如果LLR＞0，解碼的比特最可能為1，如果LLR＜1，解碼的比特最可能為0。根據(jù)LLR，解碼器輸出或是1或是0，表示了一個(gè)硬性的判決。用于確定LLR的遞歸過程稱之為L(zhǎng)og-MAP算法并包括兩例公制計(jì)算器，一個(gè)進(jìn)行向前遞歸，另一個(gè)進(jìn)行向后遞歸。
為了提高增強(qiáng)解碼器的效率和減少成本，一個(gè)或多個(gè)合成解碼器經(jīng)常被一個(gè)復(fù)用器和兩個(gè)外部存儲(chǔ)器所取代。復(fù)用器的控制是由增強(qiáng)解碼器環(huán)路的信號(hào)控制器，于是，單個(gè)的解碼器可以代替一個(gè)或多個(gè)解碼器，同時(shí)保持著增強(qiáng)解碼器的功能完整。
不幸的是，這樣的增強(qiáng)解碼器經(jīng)常需要至少兩個(gè)外部存儲(chǔ)器，一個(gè)用以存儲(chǔ)來自環(huán)路部分的信息，而編碼器被用于其它環(huán)路部分，反之相反。外部存儲(chǔ)器組通常既大又貴，這就導(dǎo)致了既大又貴的無線通訊設(shè)備。
這樣，在技術(shù)上就存在在CDMA系統(tǒng)中使用成本高效和空間高效而不需要雙外部存儲(chǔ)器組的增強(qiáng)解碼器的需要。也存在著利用空間高效的增強(qiáng)解碼器的無線通訊系統(tǒng)的需要以及在相應(yīng)的增強(qiáng)解碼器中消除需用雙存儲(chǔ)器的方法的需要。還存在將高效雙口外部存儲(chǔ)器應(yīng)用于本發(fā)明空間高效的增加解碼器的需要。

發(fā)明內(nèi)容
本技術(shù)上的需要提出了在一個(gè)數(shù)字電路中消除冗余存儲(chǔ)器組，同時(shí)又保持該數(shù)字電路全部功能完整的系統(tǒng)。在說明性的實(shí)施例中，所揭示的增強(qiáng)解碼器電路適合于在無線通訊系統(tǒng)的增強(qiáng)解碼器中應(yīng)用。所揭示的增強(qiáng)解碼器包括第一操作模式，在該模式中增強(qiáng)解碼器使用第一功能環(huán)路。第一功能環(huán)路包括存儲(chǔ)器組，讀交錯(cuò)器，第一復(fù)用器(MUX)，RAM文件，Log-MAP解碼器，寫交錯(cuò)器，和第二MUX。所揭示的增強(qiáng)解碼器進(jìn)一步包括一個(gè)第二操作模式，在該模式中使用第二功能環(huán)路。該第二功能環(huán)路包括存儲(chǔ)器組，第一MUX，RAM文件，Log-MAP解碼器和第二MUX。
在一個(gè)實(shí)施例中，存儲(chǔ)器組為一種雙口外部存儲(chǔ)器。所揭示的增強(qiáng)解碼器電路在第一模式和第二模式之間轉(zhuǎn)換。
所揭示的方法和設(shè)備通過在兩個(gè)分離的解碼器功能部分和兩個(gè)不同的操作模式中有選擇地應(yīng)用單個(gè)的外部存儲(chǔ)器來消除在增強(qiáng)解碼器中對(duì)于兩個(gè)外部存儲(chǔ)器的需要。


圖1是根據(jù)本文所揭示的技術(shù)所構(gòu)成的無線通訊系統(tǒng)的框圖。
圖2是適用于圖1所示通訊系統(tǒng)的常規(guī)增強(qiáng)編碼器的詳細(xì)示意圖。
圖3是常規(guī)增強(qiáng)解碼器的框圖。
圖4是只有一個(gè)外部存儲(chǔ)器的圖1所示空間高效增強(qiáng)解碼器的詳細(xì)框圖。
圖5是說明圖4所示增強(qiáng)解碼器的讀和寫時(shí)序的時(shí)序圖。
圖6是圖4所示空間高效外部存儲(chǔ)器的詳細(xì)示意圖。
圖7是用于讀和寫圖6所示雙口外部存儲(chǔ)器的常規(guī)CDMA 2000增強(qiáng)代碼交錯(cuò)器的示意圖。
具體實(shí)施例方式
雖然本文參照適用于特殊應(yīng)用的說明實(shí)施例討論了本揭示的方法和設(shè)備，但應(yīng)該理解的是，本發(fā)明并不限制于該討論。在本技術(shù)領(lǐng)域熟練的和了解本文所提供技術(shù)的普通技術(shù)人員都能在本發(fā)明的范圍和本發(fā)明有效應(yīng)用的其他領(lǐng)域內(nèi)實(shí)現(xiàn)其他的修改，應(yīng)用和實(shí)施例。
圖1是根據(jù)本文揭示技術(shù)所構(gòu)成的無線通訊系統(tǒng)10的框圖。為了簡(jiǎn)化起見，諸如天線，電源，時(shí)鐘電路，放大器等的各種元件在圖1中沒有顯示，但這些元件對(duì)于在本技術(shù)領(lǐng)域熟練的人士都是眾所周知的，因此，這些人士都懂得應(yīng)該怎樣實(shí)施這些元件的功能。
系統(tǒng)10包括一個(gè)發(fā)射設(shè)備12和一個(gè)接收設(shè)備14。發(fā)射設(shè)備包括一個(gè)信息源16，一個(gè)源編碼器18和一個(gè)發(fā)射器20。發(fā)射器20包括一個(gè)增強(qiáng)編碼器22，一個(gè)信道交錯(cuò)器24和一個(gè)調(diào)制器26。信息源16的輸出輸入到源編碼器18。源編碼器18的輸出輸入到發(fā)射器20的增強(qiáng)編碼器22。增強(qiáng)編碼器22的輸出輸入到信道交錯(cuò)器24。信道交錯(cuò)器24的輸出輸入到調(diào)制器26。
接收設(shè)備14包括一個(gè)連接到源解碼器36的接收器28，源解碼器36連接到信息庫(kù)38。接收器28包括一個(gè)解調(diào)器30，一個(gè)信道去交錯(cuò)器32和一個(gè)根據(jù)本文揭示技術(shù)所構(gòu)成的特殊的空間高效增強(qiáng)解碼器34。解調(diào)器30的輸入通過一個(gè)無線信道40連接到發(fā)射裝置12的調(diào)制器26的輸出。解調(diào)器30的輸出連接到信道去交錯(cuò)器32的輸入。信道去交錯(cuò)器32的輸出連接到增強(qiáng)解碼器34的輸入。增強(qiáng)解碼器34的輸出輸入到源解碼器36，源解碼器36的輸出輸入到信息庫(kù)38。如下文要更全面地討論的，增強(qiáng)解碼器34向信道去交錯(cuò)器32提供任選的比例反饋。
在操作中，信息源16向源編碼器18提供聲音信號(hào)或其他數(shù)據(jù)。信息源16可以是一個(gè)人，一個(gè)輸入裝置，諸如一個(gè)鍵盤或話筒，或其它數(shù)字源，例如網(wǎng)絡(luò)。源編碼器18將信息源16提供的信息數(shù)字編碼到預(yù)定的電子格式，該格式可適合于增強(qiáng)編碼器22的使用。源編碼器在本技術(shù)領(lǐng)域都是熟知的。源編碼器18的細(xì)節(jié)取決于具體應(yīng)用，并可由本技術(shù)領(lǐng)域的熟練人士選擇以滿足給定應(yīng)用的要求。
源編碼器18的輸出表現(xiàn)為一個(gè)數(shù)字二進(jìn)制比特流dk，該二進(jìn)制比特或是1或是0。在本實(shí)施例中，增強(qiáng)編碼器22將比特dk編碼成表現(xiàn)遞歸系統(tǒng)卷積(Recursive Systematic Convolutional＝RSC)代碼的并行級(jí)聯(lián)的增強(qiáng)代碼。該最終經(jīng)增強(qiáng)編碼的比特輸入到信道交錯(cuò)器24。信道交錯(cuò)器24通過虛擬隨機(jī)置換函數(shù)α將輸入比特重新排序，使得在第ith位置的比特根據(jù)虛擬隨機(jī)法則α被移到α(i)位置。交錯(cuò)器24以塊交錯(cuò)器的方式來實(shí)施，該交錯(cuò)器將數(shù)據(jù)逐行讀入存儲(chǔ)塊以及逐列讀出數(shù)據(jù)。
重新排序的比特輸入調(diào)制器26，該調(diào)制器準(zhǔn)備數(shù)字增強(qiáng)編碼交錯(cuò)的數(shù)字信號(hào)，用于通過無線信道40的發(fā)射。調(diào)制器26包括將由信道交錯(cuò)器24輸出的數(shù)字基帶信號(hào)向上變換為IF信號(hào)的基帶-IF混合器(未顯示)和將IF信號(hào)變換為準(zhǔn)備通過信道40無線電發(fā)射的RF信號(hào)的IF-RF混合器(未顯示)。調(diào)制器26也進(jìn)行諸如偽噪聲(Pseudo Noise＝PN虛擬噪聲)傳播的功能，其中同相的和正交的信號(hào)分量與相應(yīng)的PN功能混合以準(zhǔn)備進(jìn)行無線發(fā)射。調(diào)制器26也將引導(dǎo)信號(hào)疊加到輸出信號(hào)42，再通過發(fā)射天線(未顯示)發(fā)射到信道40。
接收設(shè)備14的解調(diào)器30接收從發(fā)射設(shè)備12的調(diào)制器26輸出并通過無線信道40發(fā)射的無線信號(hào)42。在本具體實(shí)施例中，無線信號(hào)42為碼分多址(CDMA)信號(hào)，系統(tǒng)10為CDMA系統(tǒng)。解調(diào)器30包括一個(gè)信道估計(jì)器和一個(gè)由RF-IF和IF-基帶電路(未顯示)跟隨的傾角接收器。如在本技術(shù)領(lǐng)域中眾所周知的，傾角接收器是一個(gè)具有幾組相關(guān)接收器的多級(jí)接收器。每一級(jí)估計(jì)從系統(tǒng)10的每一個(gè)用戶接收到的信號(hào)。最終的估計(jì)結(jié)果累加，然后從全部接收的信號(hào)中減去。然后再加上從用戶的發(fā)射設(shè)備12接收到的所需要信號(hào)的估計(jì)，從中產(chǎn)生一個(gè)殘余信號(hào)，并進(jìn)行比特估計(jì)。
解調(diào)器30對(duì)接收到的信號(hào)42進(jìn)行解調(diào)并向信道去交錯(cuò)器32提供相應(yīng)的數(shù)字解調(diào)信號(hào)。信道去交錯(cuò)器32通過置換函數(shù)α-1使解調(diào)信號(hào)去交錯(cuò)，該置換函數(shù)是信道交錯(cuò)器24置換函數(shù)α的倒數(shù)。在本實(shí)施例中，信道去交錯(cuò)器32輸出一個(gè)比特序列，該序列表現(xiàn)了構(gòu)成的RSC代碼并行級(jí)聯(lián)，它附加了由無線信道40所疊加的額外的噪聲和干擾項(xiàng)聯(lián)。增強(qiáng)解碼器34用眾所周知的對(duì)數(shù)后(Logarithmic a Posterion＝Log-MAP)算法對(duì)經(jīng)去交錯(cuò)的比特流解碼。
不同于需要兩個(gè)或更多分離的外部存儲(chǔ)器和/或兩個(gè)或更多分離的Log-MAP解碼器的常規(guī)的增強(qiáng)解碼器，增強(qiáng)解碼器34是空間高效的，它只需要一個(gè)外部存儲(chǔ)器和一個(gè)Log-MAP解碼器。因此，增強(qiáng)解碼器34可以比其常規(guī)的對(duì)應(yīng)器件制作得更小更價(jià)廉。這有助于減少數(shù)字通訊系統(tǒng)10的相關(guān)接收系統(tǒng)14的尺寸和成本。
從增強(qiáng)解碼器34輸出的經(jīng)解碼信號(hào) 是一個(gè)輸入到發(fā)射設(shè)備12的增強(qiáng)編碼器22的數(shù)字信號(hào) 的估計(jì)。然后，該解碼信號(hào) 由源解碼器36進(jìn)一步解碼和格式化，以準(zhǔn)備信息庫(kù)38輸出。
圖2是適合于圖1所示的通訊系統(tǒng)10常規(guī)的增強(qiáng)編碼器22詳細(xì)示意圖。下面對(duì)常規(guī)的增強(qiáng)編碼器22的論述將有助于理解本揭示的方法和設(shè)備。
增強(qiáng)編碼器22包括第一延時(shí)器50，第二延時(shí)器52和交錯(cuò)器(π)54，它們中的每一個(gè)都接收作為輸入的數(shù)字比特流dk。第一延時(shí)器50的輸出yok被輸入到插值電路56。第二延時(shí)器52的輸出被輸入到第一編碼器58，該編碼器的輸出y1k輸入到插值電路56。交錯(cuò)器54的輸出輸入到第二編碼器60，該編碼器的輸出y2k輸入到插值電路56。插值電路56向圖1所示的信道交錯(cuò)器24提供輸出。在本實(shí)施例中，第一編碼器58和第二編碼器60都是RSC編碼器。
在操作中，第一延時(shí)器50延時(shí)數(shù)字輸入序列dk并將相應(yīng)的經(jīng)移動(dòng)的數(shù)字序列y0k輸出到插值電路56。第二延時(shí)器52延時(shí)數(shù)字輸入序列dk并將相應(yīng)的經(jīng)移動(dòng)的輸出提供到第一編碼器58。第一編碼器58采用卷積代碼技術(shù)對(duì)延時(shí)的數(shù)字序列編碼。然后，編碼器58將相應(yīng)的經(jīng)編碼的數(shù)字信號(hào)y1k輸出到插值電路56。相似地，第二編碼器60用預(yù)先確定的置換函數(shù)π對(duì)由交錯(cuò)器54輸出的數(shù)字交錯(cuò)序列編碼。然后編碼器60將相應(yīng)的經(jīng)編碼的信號(hào)y2k輸出到插值電路56。
插值電路56將并行信號(hào)y0k，y1k和y2k排序成一個(gè)單獨(dú)的序列，即，提供給圖1所示的信道交錯(cuò)器24的增強(qiáng)代碼。插值電路也可以調(diào)節(jié)輸出信號(hào)的代碼率，以滿足給定應(yīng)用的需要。圖2顯示的增強(qiáng)編碼器22是一種1/3比率增強(qiáng)編碼器，其中，將k輸入比特的數(shù)據(jù)序列映射到3k符號(hào)的碼字。插值電路56的輸出是一個(gè)1/3比率代碼，但該代碼比率可以通過插值而增加(例如增加到1/2)。
眾所周知的Viterbi算法經(jīng)常用于對(duì)諸如從第一RSC編碼器58代碼的輸出進(jìn)行常規(guī)卷積代碼解碼。Viterbi算法計(jì)算一個(gè)最大逼近(MaximumLikelihood)方案，該方案表示了發(fā)射數(shù)據(jù)比特m序列，給出了接收序列y的概率。如果我們已知a priori信息，則ML比MAP差(沒有a priori信息，然后ML和MAP算法基本相等)，增強(qiáng)解碼是估計(jì)a priori信息，并且將其用于MAP解碼。
為了對(duì)圖1所示的調(diào)制器26輸出的增強(qiáng)編碼的信號(hào)42進(jìn)行解碼，通過解碼器70疊代地作出下面的方程式(1)到(4)體系的解
Λ1k=log(P[d^k=1|y0,y1,z2]P[d^k=0|y0,y1,z2]),...[1]]]>Λ~2k=log(P[d~^k=1|y~0,y2,z~1]P[d~^k=0|y~0,y2,z~1]),...[2]]]>其中變量上的否定號(hào)代表其經(jīng)交錯(cuò)的值；和Λ1k為和所接收到的數(shù)據(jù)的估計(jì) 有關(guān)的第一對(duì)數(shù)逼近率(Log-Likelihood Ratio(LLR))； 為和估計(jì) 的經(jīng)交錯(cuò)的形式 有關(guān)的對(duì)數(shù)副近率(Log-LikelihoodRatio(LLR))；y0為從圖2所示的延時(shí)器50輸出的觀察到的成體系的比特y0k的一個(gè)序列； 代表y0的經(jīng)交錯(cuò)的形式；y1為從圖2的第一構(gòu)成編碼器58輸出的奇偶校驗(yàn)位y1k的一個(gè)序列；y2為從圖2的第二構(gòu)成編碼器60輸出的奇偶校驗(yàn)位y2k的一個(gè)序列； 代表比特z1k的一個(gè)序列的經(jīng)交錯(cuò)的形式，它表現(xiàn)當(dāng)處在第一模式時(shí)，比特z1k表示稱為L(zhǎng)og-MAP解碼器76輸出的外部信息，正如下文中全面討論的那樣；z2代表當(dāng)處在第二模式時(shí)從Log-MAP解碼器76輸出的外部信息z2k的一個(gè)矢量(正如下文中將全面討論的哪樣)。
Λ1k在方程式(1)中被定義為兩個(gè)條件的可能性的比例的對(duì)數(shù)。分子代表在y0，y1和z2被接收到的條件下接收到的數(shù)據(jù)比特估計(jì) 代表1的可能性。分母代表在y0，y1和z2被接收到的條件下接收到的數(shù)據(jù)比特估計(jì) 代表0的可能性。
相似地， 在方程式(2)中被定義為兩個(gè)條件的可能性的比例的對(duì)數(shù)。分子代表在y0，y2和z1被接收到的條件下接收到的數(shù)據(jù) 的經(jīng)交錯(cuò)的形式代表1的可能性。分母代表在y0，y2和z1被接收到的條件下接收到的數(shù)據(jù) 的經(jīng)交錯(cuò)的形式代表0的可能性。
外部信息比特z1k和z2k分別通過下面的等式和方程式(1)和(2)的LLR的Λ1k和Λ2k有關(guān)
z1k＝Λ1k-y0k-z2k， [3]z~2k=Λ~2k-y~0k-z~1k,...[4]]]>其中變量和前面提供的定義一樣定義。
接受到的數(shù)據(jù)的估計(jì) 由硬判決電路82通過硬限制Log-MAP解碼器76的輸出根據(jù)下面的等式獲得 方程式(1)和(2)的LLRs由增強(qiáng)解碼器70采用眾所周知的Log-MAP算法疊代計(jì)算，該計(jì)算在由Virginia Tech于1998年9月出版的預(yù)備報(bào)告中和M.C.Valenti所編寫的題為“無線通訊的疊代探測(cè)和解碼”一文中作過較全面的敘述。疊代過程在由去插值電路72提供的信息“窗口”中進(jìn)行。在下一個(gè)數(shù)據(jù)窗口從去插值電路72讀取之前，該信息窗口先通過解碼器70循環(huán)幾次。在所揭示的方法和設(shè)備的實(shí)施例中，該窗口等于32字，每一個(gè)字為6比特值，它表示對(duì)編碼數(shù)據(jù)的一個(gè)比特進(jìn)行的一個(gè)軟判決。
在操作中，首先，去插值電路72用本技術(shù)領(lǐng)域眾所周知的特殊應(yīng)用方法對(duì)從諸如圖1中的去交錯(cuò)器32的信道去交錯(cuò)器接收的信號(hào)進(jìn)行去插值。經(jīng)去插值的信號(hào)表現(xiàn)如上定義的三個(gè)矢量y0，y1和y2。該經(jīng)去插值的信號(hào)被輸入到對(duì)信號(hào)進(jìn)行緩沖的RAM文件74。
解碼器70可以認(rèn)為包括兩個(gè)功能環(huán)路。第一功能環(huán)路包括一個(gè)外部存儲(chǔ)器80，一個(gè)讀交錯(cuò)器90，MUX 92，RAM文件74，一個(gè)Log-MAP解碼器76，一個(gè)寫交錯(cuò)器78和一個(gè)外部存儲(chǔ)器88。第二功能環(huán)路包括一個(gè)外部存儲(chǔ)器88，MUX 92，RAM文件74，Log-MAP解碼器76和外部存儲(chǔ)器80。
當(dāng)解碼器70處于第一操作模式時(shí)，解碼器采用第一功能環(huán)路部分。與之相反，當(dāng)解碼器70處于第二操作模式時(shí)，解碼器采用第二功能環(huán)路部分。第一操作模式第一次發(fā)生，RAM文件74的內(nèi)容被計(jì)時(shí)進(jìn)入Log-MAP解碼器76。在第一操作模式的第一通過期間，Log-MAP解碼器76用由插值電路72提供的數(shù)據(jù)和預(yù)先確定的z的初始值(因?yàn)闆]有來自Log-MAP解碼器76的先期值用以產(chǎn)生z的當(dāng)前值)估計(jì)方程式(1)的LLR的Λ1k。在一個(gè)實(shí)施例中，z的初始值為零。
Log-MAP解碼器76的輸出輸入到寫交錯(cuò)器78。寫交錯(cuò)器78被用于和外部存儲(chǔ)器88相結(jié)合以對(duì)來自Log-MAP解碼器76的輸出實(shí)施交錯(cuò)功能。同時(shí)，來自Log-MAP解碼器76的輸出被儲(chǔ)存在第二外部存儲(chǔ)器80中。
然后，增強(qiáng)解碼器轉(zhuǎn)換到第二操作模式。在第二操作模式中，MUX 92選擇來自第一外部存儲(chǔ)器88的輸出。寫交錯(cuò)器78和第一外部存儲(chǔ)器88包括一個(gè)交錯(cuò)功能。MUX 92將第一外部存儲(chǔ)器88的輸出耦合到儲(chǔ)存該數(shù)據(jù)的RAM文件74。來自RAM文件74的輸出被耦合到Log-MAP解碼器76。因此，可以看到，在第二操作模式中，Log-MAP解碼器76提供了儲(chǔ)存在第一外部存儲(chǔ)器88中的數(shù)據(jù)。第一外部存儲(chǔ)器88的輸出表示了經(jīng)交錯(cuò)的外部信息z^1={z~1k}.]]>Log-MAP解碼器76根據(jù)上面提供的公式(2)計(jì)算值 來自Log-MAP解碼器76的輸出 被耦合到并儲(chǔ)存在第二外部存儲(chǔ)器80。
第二操作模式完成以后，增強(qiáng)解碼器70轉(zhuǎn)換回第一操作模式。在第一操作模式中，模式選擇器電路94選擇讀交錯(cuò)器90的輸出作為MUX 92的輸出。第二外部存儲(chǔ)器80和讀交錯(cuò)器90實(shí)施去交錯(cuò)的功能。讀交錯(cuò)器90的輸出表示外部信息z^2={z~2k}.]]>因此，外部信息z2從讀交錯(cuò)器90讀取并由MUX 92輸出到RAM文件74。但應(yīng)該注意，在第一操作模式(上面敘述)的第一通過期間，如上面指出的，z的值被設(shè)定在預(yù)先確定的初始值。因此，來自Log-MAP解碼器76的輸出Λ1k和從讀交錯(cuò)器90輸出的結(jié)果值z(mì)不在解碼過程的第一疊代中使用。但是，在第一操作模式的第二通過中，RAM文件74將儲(chǔ)存的y0，y1和z2值輸出到Log-MAP解碼器76。
在任何情況下，在第一模式期間，來自RAM文件74的輸出被耦合到Log-MAP解碼器76。Log-MAP解碼器76計(jì)算Λ1k的值。然后Λ1k的值被耦合到寫交錯(cuò)器78。然后來自寫交錯(cuò)器78的輸出被耦合到第一外部存儲(chǔ)器88。寫交錯(cuò)器78和存儲(chǔ)器88產(chǎn)生值 第一外部存儲(chǔ)器88儲(chǔ)存值 直至增強(qiáng)解碼器70轉(zhuǎn)換到第二操作模式。
這樣，在第一操作模式中，外部信息z2從第二外部存儲(chǔ)器80讀取并由MUX92和RAM文件74耦合到Log-MAP解碼器76，并且Log-MAP解碼器76的輸出被耦合到寫交錯(cuò)器并被寫入第一外部存儲(chǔ)器88。在第二操作模式中，從第一外部存儲(chǔ)器88輸出的去交錯(cuò)的外部信息z1被從MUX 92輸出并由MUX 92和RAM文件74耦合到Log-MAP解碼器76。來自MUX 92的輸出被耦合到第二外部存儲(chǔ)器80并儲(chǔ)存在其中。
對(duì)于每一次疊代，增強(qiáng)解碼器70的模式繼續(xù)在第一操作模式和第二操作模式之間交變。每個(gè)預(yù)先確定的疊代數(shù)，Log-MAP解碼器76的輸出由硬判決電路82指定。根據(jù)本揭示方法和設(shè)備的一個(gè)實(shí)施例，增強(qiáng)解碼器70進(jìn)行10次疊代。因此，在預(yù)先確定的疊代數(shù)以后，硬判決電路82輸出硬判決 該輸出是輸入到諸如圖1的發(fā)射器12的增強(qiáng)編碼器22的相應(yīng)增強(qiáng)編碼器的初始數(shù)據(jù) 的估計(jì)，并被用以產(chǎn)生從去插值電路72接收的值。硬判決電路82的增強(qiáng)解碼器輸出 被向前輸送到源解碼器，例如，圖1所示源解碼器36。
老式的增強(qiáng)解碼器需要兩個(gè)或更多Log-MAP解碼器，一個(gè)對(duì)應(yīng)于第一操作模式中的Log-MAP解碼器76，另一個(gè)對(duì)應(yīng)于第二操作模式中的Log-MAP解碼器76。
圖4是圖1的空間高效增強(qiáng)解碼器34的框圖。為了清楚起見，諸如電源，時(shí)鐘電路，放大器等各種元件從圖4中省略。但是，在本技術(shù)領(lǐng)域熟練的和了解本技術(shù)人士都知道什么地方以及怎樣實(shí)施任何未顯示的所需元件?？臻g高效增強(qiáng)解碼器34的增強(qiáng)解碼器設(shè)計(jì)消除了對(duì)諸如圖3的兩個(gè)存儲(chǔ)器80和88的兩個(gè)分離的外部存儲(chǔ)器的要求。
空間高效增強(qiáng)解碼器34包括去插值電路72，RAM 74和Log-MAP解碼器76。Log-MAP解碼器76的輸出連接到寫交錯(cuò)器78，第一MUX 100的第一輸入，硬判決電路82和信噪比(SNB)估計(jì)電路102。SNB估計(jì)電路102的輸出被輸入到微處理器/控制器104，處理器向圖1所示的信道去交錯(cuò)器32提供比例反饋，該去交錯(cuò)器向去插值電路72提供輸入。寫交錯(cuò)器78的輸出連接到第一MUX 100的第二輸入，該第一MUX 100的輸出輸入到雙口外部存儲(chǔ)器110。該雙口外部存儲(chǔ)器110的輸出連接到第二MUX 104的第一輸入以及讀交錯(cuò)器106的輸入。讀交錯(cuò)器106的輸出連接到第二MUX 104的第二輸入。第二MUX 104的輸出被輸入到RAM 74。模式控制器電路108連接到第一MUX 100，第二MUX 104和雙口外部存儲(chǔ)器110的控制終端。模式控制器電路108控制MUX的轉(zhuǎn)換選擇地及周期性地在第一和第二操作模式之間轉(zhuǎn)換增強(qiáng)解碼器34的模式，正如以文更全面的討論那樣。
增強(qiáng)解碼器34的運(yùn)行在功能上相似于圖3的增強(qiáng)解碼器70。然而，圖3中包括寫交錯(cuò)器78，第一外部存儲(chǔ)器88，第二外部存儲(chǔ)器80，讀交錯(cuò)器90，2∶1 MUX 92以及模式選擇器94的部分采用圖4所示的包括寫交錯(cuò)器78，第一MUX 100，雙口外部存儲(chǔ)器110，讀交錯(cuò)器106，第二MUX 104和模式控制器109的電路代替。因此，在揭示的圖4的解碼器34中的第一功能環(huán)路包括雙口外部存儲(chǔ)器110，讀交錯(cuò)器106，第二MUX 104，RAM文件74，Log-MAP解碼器76，寫交錯(cuò)器78和第一MUX 100。在揭示的圖4的解碼器34中的第二功能環(huán)路包括雙口外部存儲(chǔ)器，第二MUX 104，RAM文件74，Log-MAP解碼器76和第一MUX 100。
第一功能環(huán)路被用在第一操作模式中。在第一操作模式，雙口外部存儲(chǔ)器110由讀交錯(cuò)器106讀取，在模式控制器108的控制下讀交錯(cuò)器的輸出被選擇為第二MUX 104的輸出。這樣，相似于圖3所示的增強(qiáng)解碼器70，在解碼器34的第一操作模式中，讀交錯(cuò)器106的輸出反饋到RAM 74。來自RAM文件74的輸出耦合到Log-MAP解碼器76。來自Log-MAP解碼器76的輸出耦合到第一MUX100。模式控制器108使MUX 100選擇來自寫交錯(cuò)器78的輸出。因此，來自寫交錯(cuò)器78的輸出耦合到并儲(chǔ)存在雙口外部存儲(chǔ)器110。相似于圖3所示的解碼器70的運(yùn)行，在第一操作模式中，Log-MAP解碼器76的輸出是LLR Λ1k的一個(gè)估計(jì)(見方程1)。
但是，圖3所示的增強(qiáng)解碼器70需要兩個(gè)外部存儲(chǔ)器，而圖4所示的解碼器34只需要一個(gè)可讀寫的外部存儲(chǔ)器110。在實(shí)際操作中，單個(gè)的外部存儲(chǔ)器110比兩個(gè)外部存儲(chǔ)器80或88小得多。實(shí)驗(yàn)結(jié)果已經(jīng)顯示，和兩個(gè)外部存儲(chǔ)器80和88的4.356平方毫米比較，雙口外部存儲(chǔ)器110為約2.542平方毫米。這表明減少了41.6％的存儲(chǔ)器空間或節(jié)省了1.814平方毫米的空間。這樣的節(jié)省是很明顯。
在第二操作模式中，模式控制器108使第二MUX 104選擇雙口外部存儲(chǔ)器110的輸出。因此，雙口外部存儲(chǔ)器110的經(jīng)交錯(cuò)的外部輸出z1被反饋到RAM文件74。RAM文件74的輸出耦合到Log-MAP解碼器76的輸入。因此，Log-MAP解碼器76估計(jì)表現(xiàn)經(jīng)交錯(cuò)的LLR的Λ2k(見方程(2))。模式控制器108使第二MUX 104選擇Log-MAP解碼器76的輸出。因此，Log-MAP解碼器76的輸出被寫入雙口外部存儲(chǔ)器110。這樣，圖4所示的解碼器34在第二操作模式中的操作相似于圖3所示的解碼器70在第二操作模式中的操作。
在第一操作模式中，寫交錯(cuò)器78和雙口外部存儲(chǔ)器110起到一個(gè)交錯(cuò)器，即一個(gè)第一功能部分的作用，而雙口外部存儲(chǔ)器110和寫交錯(cuò)器78起到一個(gè)去交錯(cuò)器，即一個(gè)第二功能部分的作用。為了本討論的目的，術(shù)語“功能部分”涉及因功能而各自不同的各個(gè)部分。注意，根據(jù)上述定義，一個(gè)實(shí)施兩個(gè)不同功能的單獨(dú)的電路可以被考慮為具有分別相應(yīng)于第一功能和第二功能的第一功能部分和第二功能部分。
這樣，在第一操作模式中，Log-MAP解碼器76的輸入由功能塊110和106去交錯(cuò)。Log-MAP解碼器76的輸出由功能塊78和110去交錯(cuò)并儲(chǔ)存在雙口存儲(chǔ)器供第二操作模式使用。因此，在第二操作模式中耦合到Log-MAP解碼器76的輸入是在第一操作模式中已先期由功能塊78和102去交錯(cuò)。
SNR估計(jì)電路102利用Log-MAP解碼器76的輸出以根據(jù)本技術(shù)領(lǐng)域已知的方法計(jì)算信噪比(SNR)。結(jié)果的SNR被提供到計(jì)算信道交錯(cuò)器比例值的微處理器/控制器104。比例值計(jì)算的細(xì)節(jié)是特殊應(yīng)用的方法，可由在本技術(shù)領(lǐng)域熟練的人士確定以滿足所給定應(yīng)用的需要。該比例值被反饋到圖1所示的信道交錯(cuò)器32，該交錯(cuò)器適當(dāng)?shù)卣{(diào)節(jié)信道交錯(cuò)功能以對(duì)此作出反應(yīng)。在本技術(shù)領(lǐng)域熟練的人士將理解，可以省略由SNR估計(jì)電路102和微處理器/控制器104組成的信道交錯(cuò)反饋通道。
雖然本討論只涉及1/3比率增強(qiáng)解碼器，但本技術(shù)領(lǐng)域熟練的人士將理解，所揭示的方法和設(shè)備可以適用于不同比率的增強(qiáng)解碼器。本技術(shù)領(lǐng)域熟練并對(duì)本技術(shù)了解的人士將理解，圖4的增強(qiáng)解碼器可以容易地按比例調(diào)整或調(diào)整以適應(yīng)不同的解碼器比率或不同的給定應(yīng)用的需要。
在本具體實(shí)施例中，讀交錯(cuò)器90和寫交錯(cuò)器78根據(jù)CDMA 2000電訊工業(yè)協(xié)會(huì)(Telecommunications Industry Association＝TIA)標(biāo)準(zhǔn)構(gòu)成。交錯(cuò)器78和90為數(shù)據(jù)進(jìn)出外部存儲(chǔ)器110進(jìn)行存儲(chǔ)器地址計(jì)算，這些計(jì)算用于對(duì)雙口外部存儲(chǔ)器110的控制輸入。
在每次一定的數(shù)字疊代(例如十次疊代)以后，硬判決電路82根據(jù)方程(5)或相似方程硬限制Log-MAP解碼器76的輸出。硬判決電路82的輸出是從圖1所示的源編碼器18輸出的數(shù)據(jù)dk估計(jì)dk。估計(jì)dk輸入到所示圖1的源解碼器36。
在一個(gè)實(shí)施例中，增強(qiáng)解碼器疊代的數(shù)字是固定的，在硬判決電路82從Log-MAP解碼器76的輸出取樣之前，該數(shù)在10和20疊代之間。但是疊代數(shù)取決于具體應(yīng)用，可以參考諸如循環(huán)冗余校驗(yàn)(Cycle Redundancy Check＝CRC)標(biāo)準(zhǔn)一類的質(zhì)量標(biāo)準(zhǔn)動(dòng)態(tài)地確定。因此，其他的實(shí)施例可以進(jìn)行更多或更少的疊代，疊代數(shù)可以在解碼器中調(diào)整以適合于具體的實(shí)施。
圖5是說明圖4所示的增強(qiáng)解碼器34的讀和寫時(shí)序的時(shí)序示意圖。在一個(gè)時(shí)鐘信號(hào)序列120的一個(gè)給定的時(shí)周期環(huán)內(nèi)，讀取圖4的雙口外部存儲(chǔ)器110的兩個(gè)存儲(chǔ)器地址的內(nèi)容，而在后繼的時(shí)鐘周期內(nèi)寫入兩個(gè)存儲(chǔ)器地址的內(nèi)容。
圖6是圖4所示的空間高效雙口外部存儲(chǔ)器110的詳細(xì)的示意圖。該雙口外部存儲(chǔ)器110包括一個(gè)第一1∶2去復(fù)用器(DEMUX)130，當(dāng)外部存儲(chǔ)器110分別處在第一操作模式或第二操作模式時(shí)，該去復(fù)用器接收來自圖4所示的寫交錯(cuò)器78或Log-MAP解碼器76的輸入。第一1∶2 DEMUX 130的第一輸出連接到第一1∶8 DEMUX 132的輸入。第一1∶2 DEMUX 130的第二輸出連接到輸入寄存器134的輸入。輸入寄存器134的輸出連接到第二1∶8 DEMUX 136的輸入。第一1∶8 DEMUX的八個(gè)并行輸出連接到第二1∶8 DEMUX 136的八個(gè)并行輸出，它們中的每一個(gè)再連接到不同的儲(chǔ)存元件的輸入，這些儲(chǔ)存元件包括第一儲(chǔ)存元件138，第二儲(chǔ)存元件140，第三儲(chǔ)存元件142，第四儲(chǔ)存元件144，第五儲(chǔ)存元件146，第六儲(chǔ)存元件148，第七儲(chǔ)存元件150，以及第八儲(chǔ)存元件152。八個(gè)儲(chǔ)存元件138到152中的每一個(gè)都連接到第一8∶1 MUX 154的八條并行輸入線中的一條，其中第一8∶1 MUX 154的并行輸入線中的每一條都連接到第二8∶1MUX 156的相應(yīng)的并行輸入線。第一8∶1 MUX 154的輸出連接到2∶1 MUX 158的第一輸入。第二8∶1 MUX的輸出連接到輸出寄存器160的輸入。寄存器160的輸出連接到2∶1 MUX 158的第二輸入。2∶1 MUX 158的輸出提供到圖4所示的RAM 74和圖4的讀交錯(cuò)器106。地址選擇器162連接到DEMUX 130，132和136以及MUX 154，156和158的控制輸入。寄存器134和160通過地址選擇器162和/或圖4所示的模式控制器108接收使能通過每個(gè)其他時(shí)鐘周期的控制輸入。地址選擇器162接收來自圖4所示的寫交錯(cuò)器78，讀交錯(cuò)器106和模式控制器108的輸入。寫交錯(cuò)器78，讀交錯(cuò)器106和模式控制器108向雙口外部存儲(chǔ)器103提供控制輸入。
在操作中，參考圖4和圖6，從Log-MAP解碼器76輸出的表示LLR的比特流或從寫交錯(cuò)器78輸出的經(jīng)交錯(cuò)的LLR輸入到1∶2 DEMUX 130。在第一操作模式中，Log-MAP解碼器76的輸出輸入到1∶2 DEMUX 130。相應(yīng)于一個(gè)符號(hào)的LLR比特寫入八個(gè)儲(chǔ)存元件138到152中被選擇的一個(gè)元件中。
如果外部存儲(chǔ)器110處在一個(gè)交錯(cuò)器子模式，外部存儲(chǔ)器110線性寫入以及交錯(cuò)讀出，這就表示了交錯(cuò)過程。相似地，當(dāng)外部存儲(chǔ)器110處在去交錯(cuò)器子模式，外部存儲(chǔ)器110交錯(cuò)寫入線性讀出，相應(yīng)于去交錯(cuò)過程。
在第一操作模式的交錯(cuò)器子模式中，寫入LLR比特的儲(chǔ)存元件是基于一個(gè)表示給定數(shù)據(jù)幀的比特位置的線性地址。然后，外部存儲(chǔ)器110可交錯(cuò)地讀出，即MUX 158的輸出表示儲(chǔ)存元件的內(nèi)容，該儲(chǔ)存元件具有表示線性尋址的交錯(cuò)形式。
在外部存儲(chǔ)器110讀取之前，兩個(gè)儲(chǔ)存元件被寫入。一個(gè)儲(chǔ)存元件接收給定的記號(hào)相關(guān)的LLR比特并具有以0為最小有效比特的線性地址。另一個(gè)儲(chǔ)存元件次1為最小有效的比特的線性地址。兩個(gè)儲(chǔ)存元件都寫入以后，兩個(gè)儲(chǔ)存元件才可讀取。
如果外部存儲(chǔ)器110處在去交錯(cuò)器子模式，地址選擇器162控制DEMUX 130，132和136的輸入，使得與與給定的符號(hào)有關(guān)的LLR被交錯(cuò)地寫入，即寫入與給定符號(hào)的交錯(cuò)地址有關(guān)的儲(chǔ)存元件。給定的符號(hào)的地址相應(yīng)于給定數(shù)據(jù)幀的去交錯(cuò)的比特位置。相似地，MUX 154，156和158的輸出的轉(zhuǎn)換由地址控制器162控制，使得外部存儲(chǔ)器110可線性讀取，即，儲(chǔ)存元件的內(nèi)容具有由給定的數(shù)據(jù)幀的比特位置所確定的線性地址。
外部存儲(chǔ)器110的讀功能是外部存儲(chǔ)器110的寫功能的反轉(zhuǎn)。例如，交錯(cuò)地向外部存儲(chǔ)器110寫相似于交錯(cuò)地從外部存儲(chǔ)器110讀，但操作是在相反的順序進(jìn)行。
地址選擇器162接收來自圖4所示的寫交錯(cuò)器78，模式控制器108和讀交錯(cuò)器106的輸入。地址選擇器162利用這些輸入產(chǎn)生MUX和DEMUX的控制信號(hào)以根據(jù)操作模式事實(shí)線性地寫，交錯(cuò)地寫，按順序地讀和/或交錯(cuò)地讀。例如，在第一操作模式，外部存儲(chǔ)器110發(fā)揮交錯(cuò)器的作用并線性地寫和交錯(cuò)地讀。在第二操作模式，外部存儲(chǔ)器110發(fā)揮去交錯(cuò)器的作用并交錯(cuò)地寫(基于從寫交錯(cuò)器到地址選擇器162輸入的交錯(cuò)地址)和線性地讀。外部存儲(chǔ)器110寫入和讀取的方式是由地址選擇器162根據(jù)由從圖4所示的模式控制器108接收的控制輸入所確定的操作模式控制的。
對(duì)于在本技術(shù)領(lǐng)域熟練的人士而言，下面的事實(shí)是很清楚的，模式選擇電路94可以由在本技術(shù)領(lǐng)域熟練的和了解本技術(shù)的人士用簡(jiǎn)單的時(shí)序和時(shí)鐘電路來實(shí)施。而且，諸如交錯(cuò)器78和90的讀寫交錯(cuò)器也是在本技術(shù)領(lǐng)域都已知的。
圖7是用于讀和寫圖6所示的雙口外部存儲(chǔ)器110的CDMA 2000增強(qiáng)代碼交錯(cuò)器170的示意圖。增強(qiáng)代碼交錯(cuò)器170可以由在本技術(shù)領(lǐng)域熟練的人士進(jìn)行修改，以用作圖4的寫交錯(cuò)器78或讀交錯(cuò)器106。
參考圖4和圖7，在本實(shí)施例中，增強(qiáng)代碼交錯(cuò)器包括接收來自Log-MAP解碼器76的輸入地址的行/列分離器172。輸入地址表示給定數(shù)據(jù)幀的比特位置。
輸入地址有m+n比特寬。給定地址符號(hào)的高n比特代表列，而低m比特代表行。行/列分離器172將m行比特，即低m比特輸出到比特倒相器174和Look-Up Table(LUT)176。比特倒相器174倒相m比特并將輸出提供到行/列綜合器178。LUT 176向乘法器180輸出n比特，每一列輸出一比特。
從行/列分離器172輸出的n列比特輸入到加法器182，作為對(duì)此的反應(yīng)，加法器對(duì)接收到的n列比特加1并向乘法器180的輸入提供n輸出列比特。作為對(duì)此的反應(yīng)，乘法器180用LUT 176的輸出和加法器182的輸出相乘并向行/列綜合器178輸出n列比特。行/列綜合器178向外部存儲(chǔ)器110輸出m+n比特，其中高m比特表示從比特倒相器174輸出的經(jīng)倒相的m比特，低n比特表示乘法器180的輸出。從行/列綜合器178輸出的壞地址由壞地址確定電路184選擇，然后被刪除。
圖6的外部存儲(chǔ)器102利用本具體的交錯(cuò)地址產(chǎn)生的特性，也就是每?jī)蓚€(gè)級(jí)聯(lián)的交錯(cuò)地址將有下列地址中的一個(gè)00XXXX，01XXXX，10XXXX和11XXXX。該兩個(gè)地址將沒有相同的最有效的比特。對(duì)于其他的交錯(cuò)方案(例如對(duì)于W-CDMA)，在本技術(shù)領(lǐng)域熟練的人士能容易地確定適當(dāng)?shù)慕诲e(cuò)特性，使得兩個(gè)級(jí)聯(lián)交錯(cuò)地址在一定的方式諸如通過Look-Up Table映射上是不同的。
在本技術(shù)領(lǐng)域熟練并了解本技術(shù)的人士在本揭示的方法和設(shè)備的范圍內(nèi)將能實(shí)現(xiàn)另外的修改，應(yīng)用和實(shí)施例。因此，可以理解，本發(fā)明僅由附后的權(quán)利要求限定，不應(yīng)被限制在本文揭示的具體方法和設(shè)備上。
權(quán)利要求
1.一種具有一個(gè)第一和第二操作模式的增強(qiáng)解碼電路，其特征在于，該增強(qiáng)解碼電路包括(a)一個(gè)用于第一操作模式的第一功能環(huán)路，該第一環(huán)路包括(1)一個(gè)具有一個(gè)輸入和一個(gè)輸出的寫交錯(cuò)器；(2)一個(gè)具有一個(gè)輸入和一個(gè)輸出的雙口外部存儲(chǔ)器，該輸入被耦合到寫交錯(cuò)器輸出；(3)一個(gè)具有一個(gè)輸入和一個(gè)輸出的讀交錯(cuò)器，該輸入耦合到雙口外部存儲(chǔ)器的輸出；(4)一個(gè)具有一個(gè)輸入和一個(gè)輸出的緩沖器電路，該緩沖器的輸入耦合到讀交錯(cuò)器的輸出；和(5)一個(gè)具有一個(gè)輸入和一個(gè)輸出的Log-MAP解碼器，該輸入耦合到緩沖器的輸出以及該Log-MAP解碼器的輸出耦合到寫交錯(cuò)器；和(b)一個(gè)用于第二操作模式的第二功能環(huán)路，該第二環(huán)路包括(1)雙口外部存儲(chǔ)器；(2)緩沖器電路，該緩沖器電路的輸入耦合到雙口外部存儲(chǔ)器的輸出；和(3)Log-MAP解碼器，該Log-MAP解碼器的輸入耦合到緩沖器電路的輸出，Log-MAP解碼器的輸出耦合到雙接口外部存儲(chǔ)器的輸入。
2.如權(quán)利要求1所述的增強(qiáng)解碼器電路，其特征在于，該增強(qiáng)解碼器電路進(jìn)一步包括(a)一個(gè)具有一個(gè)輸出和一個(gè)第一和第二輸入的復(fù)用器，該第一輸入耦合到寫交錯(cuò)器，第二輸入耦合到Log-MAP解碼器的輸出，該復(fù)用器的輸出被耦合到雙接口外部存儲(chǔ)器的輸入；和(b)一個(gè)耦合到復(fù)用器的時(shí)序電路；其中，復(fù)用器和時(shí)序電路通過在第一功能環(huán)路和第二功能環(huán)路之間的轉(zhuǎn)換來建立第一操作模式和第二操作模式。
3.如權(quán)利要求2所述的增強(qiáng)解碼器電路，其特征在于，該增強(qiáng)解碼器電路進(jìn)一步包括一個(gè)第二復(fù)用器，該第二復(fù)用器具有一個(gè)輸出和一個(gè)第一和第二輸入，該復(fù)用器的第一輸入被耦合到讀交錯(cuò)器的輸出，其第二輸入耦合到雙口外部存儲(chǔ)器的輸出，該第二復(fù)用器的輸出耦合到緩沖器電路的輸入。
4.一種空間高效增強(qiáng)解碼器，其特征在于，該增強(qiáng)解碼器包括(a)一個(gè)包括一個(gè)解碼器，一個(gè)寫交錯(cuò)器，一個(gè)讀交錯(cuò)器和一個(gè)第一存儲(chǔ)器的環(huán)路；和(b)用于響應(yīng)控制信號(hào)有選擇地旁路寫交錯(cuò)器或讀交錯(cuò)器的一個(gè)第一復(fù)用器和一個(gè)第二復(fù)用器，使得解碼器，寫交錯(cuò)器，讀交錯(cuò)器和第一存儲(chǔ)器實(shí)施對(duì)數(shù)最大校驗(yàn)(Logarithmic Maximum a Posteriori＝Log-MAP)。
5.如權(quán)利要求4所述的空間高效增強(qiáng)解碼器，其特征在于，該增強(qiáng)解碼器進(jìn)一步包括一個(gè)用于產(chǎn)生一個(gè)控制信號(hào)以控制第一和第二復(fù)用器的控制器。
6.如權(quán)利要求3所述的系統(tǒng)，其特征在于，第一存儲(chǔ)器適用于由環(huán)路實(shí)施Log-MAP算法的唯一的外部存儲(chǔ)器。
7.一種空間高效增強(qiáng)解碼器，其特征在于，該增強(qiáng)解碼器包括(a)一個(gè)與一個(gè)第一存儲(chǔ)器通信的信道去交錯(cuò)器；(b)一個(gè)連接在存儲(chǔ)器的一個(gè)輸出上的對(duì)數(shù)最大后(Log-MAP)解碼器，該Log-MAP解碼器的一個(gè)輸出連接到一個(gè)硬判決電路，該硬判決電路的一個(gè)輸出提供空間高效增強(qiáng)解碼器的一個(gè)輸出；(c)一個(gè)連接在Log-MAP解碼器的一個(gè)輸出上的寫交錯(cuò)器，該寫交錯(cuò)器的一個(gè)輸出連接到一個(gè)第一復(fù)用器的一個(gè)第一輸入，該第一復(fù)用器的一個(gè)第二輸入連接在Log-MAP解碼器的一個(gè)輸出上，第一復(fù)用器的一個(gè)輸出連接到一個(gè)第二存儲(chǔ)器的一個(gè)輸入；(d)一個(gè)連接在第二存儲(chǔ)器的一個(gè)輸出上的讀交錯(cuò)器，該讀交錯(cuò)器的一個(gè)輸出連接到一個(gè)第二復(fù)用器的一個(gè)第一輸入，該第二復(fù)用器的一個(gè)第二輸入連接到第二存儲(chǔ)器的一個(gè)輸出，第二復(fù)用器的一個(gè)輸出連接到第一存儲(chǔ)器的一個(gè)輸入；和(e)一個(gè)用于選擇性地使能復(fù)用器的輸入，使得Log-MAP解碼器，寫交錯(cuò)器，第二存儲(chǔ)器和讀交錯(cuò)器能實(shí)施Log-MAP算法的控制器。
全文摘要
一種高效增強(qiáng)解碼器。所揭示的增強(qiáng)解碼器包括一個(gè)第一操作模式，在該第一操作模式增強(qiáng)解碼器使用第一功能環(huán)路。該第一功能環(huán)路包括一個(gè)存儲(chǔ)器組，一個(gè)讀交錯(cuò)器，一個(gè)第一復(fù)用器(MUX)，一個(gè)RAM文件，一個(gè)Log－MAP解碼器，一個(gè)寫交錯(cuò)器和一個(gè)第二MUX。所揭示的增強(qiáng)解碼器進(jìn)一步包括一個(gè)第二操作模式，在該第二操作模式中使第二功能環(huán)路。該第二功能環(huán)路包括存儲(chǔ)器組，第一MUX，RAM文件，Log－MAP解碼器和第二MUX。存儲(chǔ)器組是一種雙口外部存儲(chǔ)器。所揭示的增強(qiáng)解碼器電路在第一模式和第二模式之間轉(zhuǎn)換。
文檔編號(hào)H03M13/27GK1483246SQ01821424
公開日2004年3月17日 申請(qǐng)日期2001年10月25日 優(yōu)先權(quán)日2000年10月27日
發(fā)明者I·康, I 康 申請(qǐng)人:高通股份有限公司