專利名稱：具有增強(qiáng)的分辨率的控制電壓的快速斜坡上升的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于使提供到壓控裝置(諸如壓控晶體振蕩器)的控制電壓快速斜坡上升的方法和設(shè)備。
背景技術(shù)：
對(duì)于諸如蜂窩電話的無(wú)線通信移動(dòng)終端，盡可能減小功率使用以便節(jié)省電池功率是主要的設(shè)計(jì)考慮。在這樣的裝置中電池功率的一個(gè)典型的消耗者是該裝置的頻率綜合器，它典型地包括晶體振蕩器。晶體振蕩器產(chǎn)生受控制的參考頻率，后者被使用來(lái)產(chǎn)生被使用于各種無(wú)線通信任務(wù)的所需要的混合的和其他的頻率。正如技術(shù)上已知的，這種晶體振蕩器典型地取壓控晶體振蕩器的形式。然而，大多數(shù)移動(dòng)終端典型地按時(shí)分復(fù)用的方式進(jìn)行通信，這是指當(dāng)不需要晶體振蕩器時(shí)有很大的空閑時(shí)間間隔。例如，移動(dòng)終端在駐留在控制信道但沒(méi)有參與呼叫時(shí)可能處在所謂的空閑狀態(tài)。在這樣的情形下，移動(dòng)終端只需要晶體振蕩器去檢驗(yàn)尋呼消息，這些消息例如是每1.28秒出現(xiàn)一次。因此，為了節(jié)省電池功率，當(dāng)不需要晶體振蕩器用于通信或其他任務(wù)時(shí)，關(guān)斷無(wú)線通信移動(dòng)終端的晶體振蕩器可能是很節(jié)約的。顯然，當(dāng)晶體振蕩器再被接通時(shí)，希望盡可能快速地使晶體振蕩器進(jìn)入到正確的頻率，以便減小晶體振蕩器接通電源時(shí)必須的時(shí)間總量。
在大多數(shù)移動(dòng)終端中，用一個(gè)10比特?cái)?shù)字-模擬變換器(DAC)來(lái)把晶體振蕩器調(diào)諧到正確的頻率。10比特DAC典型地經(jīng)過(guò)一個(gè)用于對(duì)來(lái)自DAC的控制輸出進(jìn)行濾波的濾波器網(wǎng)絡(luò)而被連接到晶體振蕩器。典型地，濾波網(wǎng)絡(luò)設(shè)置一個(gè)較長(zhǎng)的時(shí)間常數(shù)，以便平滑頻率校正。具有長(zhǎng)的時(shí)間常數(shù)的濾波網(wǎng)絡(luò)的一個(gè)缺點(diǎn)在于，濾波的控制輸出穩(wěn)定下來(lái)非常慢。因此，由晶體振蕩器看到的控制電壓慢慢地斜坡上升，所以，晶體振蕩器慢慢地達(dá)到正確的頻率，因此，晶體振蕩器必須盡早地被“接通，這樣，當(dāng)需要時(shí)，它可以處在正確的頻率。
因此，一直需要一種用于產(chǎn)生控制電壓的方法和設(shè)備，它通常保持長(zhǎng)時(shí)間常數(shù)的優(yōu)點(diǎn)但又允許快速斜坡上升。

發(fā)明內(nèi)容
按照本發(fā)明的第一方面的、用于產(chǎn)生控制電壓的邏輯電路包括兩個(gè)DAC，這里，經(jīng)常稱之為斜坡上升DAC和主DAC。當(dāng)需要控制電壓時(shí)，例如當(dāng)晶體振蕩器正在被“接通”時(shí)，輸入的參考電壓至少被提供到斜坡DAC，優(yōu)選地，被提供到斜坡DAC和主DAC。斜坡DAC根據(jù)輸入?yún)⒖茧妷汉驮诘谝?優(yōu)選地短的)時(shí)間間隔內(nèi)L個(gè)被提供的控制比特產(chǎn)生一個(gè)輸出。在大多數(shù)實(shí)施例中，來(lái)自斜坡DAC的這個(gè)輸出被饋送到包括一個(gè)電容的濾波器電路。來(lái)自斜坡DAC的輸出使電容器充電，以及控制電壓至少是部分地從由被電容器濾波的斜坡DAC輸出中產(chǎn)生出的。當(dāng)?shù)谝粫r(shí)間間隔結(jié)束時(shí)，輸入?yún)⒖茧妷旱臓顟B(tài)被改變，以及根據(jù)改變的輸入?yún)⒖茧妷汉蚇個(gè)控制比特而得出的來(lái)自主DAC的輸出被輸入到濾波器。因此，在第一時(shí)間間隔消逝后，控制電壓優(yōu)選地是建立在來(lái)自主DAC的輸出的基礎(chǔ)上的。
斜坡DAC的一個(gè)目的是提供這樣的一個(gè)輸出，它與主DAC的輸出相比，能導(dǎo)致對(duì)濾波器中的電容器更加加速地充電。這種具有兩個(gè)DAC的安排，允許與斜坡DAC相關(guān)地采用較短的時(shí)間常數(shù)電路和與主DAC相關(guān)地采用較長(zhǎng)的時(shí)間常數(shù)電路，從而允許控制電壓快速地斜坡上升。
對(duì)于本發(fā)明，用于斜坡DAC的控制比特?cái)?shù)(L)小于用于主DAC的控制比特?cái)?shù)(N)。然而，正如所指出的，當(dāng)?shù)谝粫r(shí)間間隔(例如，斜坡上升時(shí)間間隔)到時(shí)后，輸入?yún)⒖茧妷旱臓顟B(tài)被改變。采用這個(gè)方法，可以使得斜坡DAC的輸出更加接近地匹配于主DAC的輸出。與調(diào)節(jié)在斜坡上升時(shí)間間隔后被加到主DAC的輸入?yún)⒖茧妷合啾容^，通過(guò)調(diào)節(jié)在斜坡上升時(shí)間間隔期間被加到斜坡DAC的輸入?yún)⒖茧妷?，該電路允許對(duì)于斜坡DAC進(jìn)行大于L比特的控制模擬。因此，斜坡DAC的輸出可以更接近地被“調(diào)諧”到主DAC的輸出，而不用增加提供給斜坡DAC的控制比特的數(shù)目。


圖1是按照本發(fā)明的控制電壓產(chǎn)生器的實(shí)施例的示意圖。
圖2是對(duì)于圖1的實(shí)施例的主DAC和斜坡DAC可提供的各個(gè)電壓電平的逐段的比較。
具體實(shí)施例方式
下面將根據(jù)無(wú)線通信移動(dòng)終端(諸如蜂窩電話，尋呼機(jī)，個(gè)人數(shù)字助理等等)描述本發(fā)明的實(shí)施例。然而，應(yīng)當(dāng)看到，本發(fā)明并不限于移動(dòng)終端，而可以被使用于各種設(shè)備。
移動(dòng)終端典型地包括晶體振蕩器10，它用于提供已知的參考頻率，以使用于技術(shù)上熟知的各種用途。因?yàn)榫w振蕩器10在使用時(shí)汲取功率，以及因?yàn)橐苿?dòng)終端典型地是電池供電的，所以希望使得給晶體振蕩器10接通電源的時(shí)間最少。這樣，通常在睡眠模式下不給晶體振蕩器加上電源，以及在需要時(shí)(一般是周期地)“喚醒”晶體振蕩器。為了“喚醒”晶體振蕩器，將控制電壓提供給晶體振蕩器10。正如技術(shù)上熟知的，如果控制電壓達(dá)到正確值越快，則晶體振蕩器10達(dá)到正確的頻率越快。本發(fā)明提供一種把快速達(dá)到正確值的控制電壓加到晶體振蕩器10的方法。
如圖1所示，晶體振蕩器10(典型地，壓控晶體振蕩器(VCXO))被加上來(lái)自控制電壓產(chǎn)生器20的控制電壓?？刂齐妷寒a(chǎn)生器20包括參考電壓源30，主數(shù)字-模擬變換器(DAC)40，斜坡DAC 50，濾波網(wǎng)絡(luò)60，和參考電壓調(diào)節(jié)電路70?？刂齐妷寒a(chǎn)生器20直接地或間接地接收來(lái)自電源12的功率。典型地，這個(gè)功率是穩(wěn)壓后的電壓。為了說(shuō)明起見(jiàn)，參考電壓源30可被看作為一個(gè)分壓器網(wǎng)絡(luò)，它包括互相串聯(lián)連接的主電阻32和輔助電阻34。參考電壓從被連接在兩個(gè)電阻32，34之間的抽頭處取出。參考電壓被加到主DAC 40和斜坡DAC 50，它們被并聯(lián)連接在參考電壓源30與濾波網(wǎng)絡(luò)60之間。典型地，主DAC 40是10比特DAC，這是指主DAC 40的輸出電壓取決于被加到主DAC 40的10比特控制字的內(nèi)容?？刂谱值?0個(gè)比特規(guī)定多個(gè)電壓電平(典型地，它們處在與加到主DAC 40的參考電壓有關(guān)的某個(gè)上限與下限之間)中的哪個(gè)電壓電平將被主DAC 40輸出。因此，主DAC 40的輸出是10比特控制字和參考電壓的函數(shù)。優(yōu)選地，主DAC能給出大約為1mA的電流。典型地，斜坡DAC 50是8比特DAC。也就是，斜坡DAC 50的輸出是由8比特控制字和加到斜坡DAC 50的參考電壓規(guī)定的多個(gè)電壓電平之一。優(yōu)選地，斜坡DAC 50能夠提供比起主DAC 40大得多(諸如10倍或更大)的電流。
DAC 40，50的輸出被傳送到濾波網(wǎng)絡(luò)60。濾波網(wǎng)絡(luò)60取這些輸出，以及平滑它們，以便產(chǎn)生要提供到晶體振蕩器10的控制信號(hào)。圖1的濾波網(wǎng)絡(luò)60包括電容器62，主電阻66，和斜坡電阻64。主電阻66被連接在電容器62與主DAC 40之間，而斜坡電阻64被連接在電容器62與斜坡DAC 50之間。
連接到參考電壓源30的是參考電壓調(diào)節(jié)電路70。參考電壓調(diào)節(jié)電路70用來(lái)有選擇地調(diào)節(jié)由參考電壓源30提供的參考電壓。在圖1所示的實(shí)施例中，參考電壓調(diào)節(jié)電路70包括調(diào)節(jié)電阻72和晶體管74。調(diào)節(jié)電阻72被連接在參考電壓源30與晶體管74之間。晶體管74被連接在調(diào)節(jié)電阻72與地之間。對(duì)于圖1所示的參考電壓調(diào)節(jié)電路70的安排，晶體管74被配置為開(kāi)路漏極輸出。因此，當(dāng)晶體管74被關(guān)斷時(shí)，沒(méi)有電流流過(guò)調(diào)節(jié)電阻72，以及參考電壓由電阻32和34的分壓比來(lái)確定。然而，當(dāng)晶體管74被接通時(shí)，流過(guò)主電阻32的電流在調(diào)節(jié)電阻72與輔助電阻34之間分配，由此改變參考電壓源30的分壓比。使調(diào)節(jié)電阻72發(fā)揮作用的最終效果是把參考電壓下拉一個(gè)預(yù)定的量。因此，參考電壓可被看作為具有兩個(gè)狀態(tài)當(dāng)參考電壓調(diào)節(jié)電路70的晶體管74沒(méi)有接通時(shí)的高狀態(tài)、和當(dāng)參考電壓調(diào)節(jié)電路70的晶體管74接通時(shí)的低狀態(tài)。可任選的電容器76或等同物可被包括在參考電壓調(diào)節(jié)電路70與參考電壓源30之間，以便減小在參考電壓上來(lái)自電源12的噪聲。
應(yīng)當(dāng)指出，以上的討論為了簡(jiǎn)明起見(jiàn)假設(shè)了對(duì)于參考電壓調(diào)節(jié)電路70的一個(gè)結(jié)構(gòu)，其中參考電壓調(diào)節(jié)電路70用來(lái)下拉參考電壓。然而，參考電壓調(diào)節(jié)電路70可以取任何的結(jié)構(gòu)，包括其中使參考電壓調(diào)節(jié)電路70用來(lái)上拉參考電壓的結(jié)構(gòu)。例如，調(diào)節(jié)電阻72可被連接到處在用于參考電壓的抽頭“以上的”參考電壓源30，以及晶體管74可被連接到電壓源(不是地)。
當(dāng)不需要晶體振蕩器時(shí)，控制電壓產(chǎn)生器可被設(shè)置在睡眠狀態(tài)。在睡眠狀態(tài)下，主DAC 40和斜坡DAC 50優(yōu)選地不被上電(uppower)，但至少不產(chǎn)生輸出。優(yōu)選地，當(dāng)被禁止/不供電時(shí)，主DAC 40和斜坡DAC 50提供非常大的輸出電阻，諸如300kΩ。在睡眠狀態(tài)下，電容器62中的電荷耗散，以及電容62在睡眠狀態(tài)結(jié)束時(shí)典型地很大量地放電。因此，被提供到晶體振蕩器10的控制電壓在睡眠狀態(tài)期間基本上是零。優(yōu)選地，晶體振蕩器10被設(shè)計(jì)為當(dāng)控制電壓是零時(shí)，它不使用功率。應(yīng)當(dāng)指出，即使控制電壓產(chǎn)生器20和晶體振蕩器10可能是已睡眠的，移動(dòng)終端的其他部分典型地保持激活的。
當(dāng)預(yù)期將需要晶體振蕩器10時(shí)，喚醒控制電壓產(chǎn)生器20。如果不連續(xù)做下去，功率被提供到參考電壓源30。另外，斜坡DAC 50是被啟動(dòng)的，來(lái)自斜坡DAC 50的輸出被提供到由斜坡電阻64與電容器62構(gòu)成的濾波電路。來(lái)自斜坡DAC 50的這個(gè)輸出使得電容器62開(kāi)始充電。充電的時(shí)間常數(shù)由電容器62和斜坡電阻64的電容、電阻值以及斜坡DAC 50的電流源容量確定。優(yōu)選地，這個(gè)時(shí)間常數(shù)是非常小的。在由濾波網(wǎng)絡(luò)60濾波后，來(lái)自斜坡DAC 50的電壓被加到晶體振蕩器10，以及晶體振蕩器10開(kāi)始調(diào)諧到想要的頻率。
在預(yù)定的最小時(shí)間量以后，斜坡DAC 50被禁止工作，以及主DAC40被啟動(dòng)。當(dāng)完成這個(gè)操作后，電容器62優(yōu)選地被很大量地充電，諸如99％或更多的完全充電。如上所討論的，來(lái)自主DAC 40的輸出流過(guò)由主電阻66和電容器62構(gòu)成的濾波電路。即使斜坡DAC 50的濾波電路(即，主電阻64加上電容器62)和主DAC 40的濾波電路(即，主電阻66加上電容器62)共享同一個(gè)電容器62，電阻64，66的電阻值優(yōu)選地被選擇成使得斜坡DAC 50的濾波電路在與主DAC 40的濾波電路的時(shí)間常數(shù)相比的情況下具有小得多的時(shí)間常數(shù)，諸如小10倍或更小得多。在利用斜坡DAC 50來(lái)使初始控制電壓斜坡上升后，晶體振蕩器10由來(lái)自主DAC 40的更精確的電壓輸出保持控制，以及斜坡DAC 50優(yōu)選地被禁止工作。晶體振蕩器10然后根據(jù)由主DAC 40提供的控制電壓來(lái)運(yùn)行，以及按傳統(tǒng)的方式被使用。此后，當(dāng)再次不需要晶體振蕩器時(shí)，睡眠條件再次被引入，以及如有需要，這種循環(huán)就重復(fù)進(jìn)行下去。
假設(shè)斜坡DAC 50是一個(gè)8比特DAC，斜坡DAC 50的輸出電壓可以是由8比特控制字和被提供到斜坡DAC 50上的參考電壓所規(guī)定的256個(gè)(2L，在L＝8時(shí)，即28)電壓電平的任一個(gè)電平。相反，主DAC 40的輸出電壓可以是由10比特控制字和被提供到主DAC 40的參考電壓所規(guī)定的1024個(gè)(2N，在N＝10時(shí)，即210)電壓電平的任一個(gè)電平。假設(shè)相同的或相似的最小值和最大值，主DAC 40的輸出電壓比起斜坡DAC50通常具有更精細(xì)的分度。因?yàn)槭褂眯逼翫AC 50的目的是通過(guò)快速充電電容器62而使得控制電壓的電壓電平盡可能快地達(dá)到正確值，如果由斜坡DAC 50輸出的電壓電平能夠盡可能接近于主DAC 40的電壓電平，則是有利的。在最簡(jiǎn)單的安排下，10比特字的頭8個(gè)比特相應(yīng)于8比特字的256個(gè)電壓電平，而第九和第十比特被使用來(lái)進(jìn)一步劃分這256電平，從而導(dǎo)致1024個(gè)電平。在這樣的安排下，這兩個(gè)DAC的電壓電平在某些情形下是一致的，但粗略地說(shuō)，在75％的時(shí)間是不同的。參閱圖2。如圖2所示，這些8比特電平與10比特電平中的每第四個(gè)電平可能不完全一致。這是因?yàn)樵谛逼翫AC 50和主DAC 40之間的電位的潛在的固有差別。然而，如圖2所示，應(yīng)當(dāng)存著與每個(gè)8比特電平相對(duì)應(yīng)的容易識(shí)別的10比特電平；對(duì)于這里的目的，這些電平是“相匹配”的。
為了使得斜坡DAC 50的輸出電壓電平更接近地與主DAC 40的輸出電壓電平相匹配，本發(fā)明的優(yōu)選實(shí)施例選擇地調(diào)節(jié)當(dāng)斜坡DAC 50在使用的時(shí)間間隔期間由參考電壓源30提供的參考電壓。例如，參考電壓調(diào)節(jié)電路70被使用來(lái)通過(guò)接通晶體管74以便產(chǎn)生經(jīng)過(guò)電阻72到地的路徑，從而暫時(shí)下拉參考電壓。正如將會(huì)看到的，下拉被提供到斜坡DAC 50的參考電壓，可以具有下拉由斜坡DAC 50輸出的電壓電平的效果。假設(shè)斜坡DAC 50的輸出電壓接近所述相應(yīng)的范圍的中間值，調(diào)節(jié)參考電壓優(yōu)選地具有把斜坡DAC 50的輸出電壓向下移動(dòng)約半個(gè)步長(zhǎng)的效果。因?yàn)榫w管74的接通或關(guān)斷會(huì)影響斜坡DAC 50的輸出電壓的小于一個(gè)整個(gè)步長(zhǎng)的調(diào)節(jié)，參考電壓電平的調(diào)節(jié)提供模擬8比特DAC的9比特控制的能力。應(yīng)當(dāng)指出，這種＞8比特模擬，實(shí)際上可以由被提供到參考電壓調(diào)節(jié)電路70的單個(gè)比特來(lái)實(shí)現(xiàn)；或替換地，該模擬可以如下面進(jìn)一步描述的、通過(guò)一個(gè)以上的比特來(lái)實(shí)現(xiàn)。
實(shí)際上，當(dāng)主DAC 40的需要的電壓電平處在斜坡DAC 50的規(guī)定的8比特電平之間時(shí)，晶體管74被選擇地接通。例如，如果主DAC 40的需要的電壓電平與斜坡DAC 50的可提供的電平相匹配(或非常接近)，則不使用晶體管74，以及控制電壓產(chǎn)生器20如上所述地用來(lái)快速斜坡上升控制電壓，而不用調(diào)節(jié)參考電壓電平。另一方面，當(dāng)主DAC40的想要的電壓電平處在斜坡DAC 50的規(guī)定的8比特電平之間時(shí)，斜坡DAC 50的下一個(gè)更高的電平經(jīng)過(guò)適當(dāng)?shù)?比特字而被選擇，以及當(dāng)參考電壓被提供到斜坡DAC 50時(shí)，晶體管74被接通，以便去下拉參考電壓。當(dāng)電壓斜坡上升時(shí)間間隔后切換到主DAC 40時(shí)，晶體管74被關(guān)斷，使得參考電壓回到“正?！彪娖剑逼翫AC 50被關(guān)斷，以及主DAC 40被接通。這三個(gè)動(dòng)作優(yōu)選地基本上同時(shí)地發(fā)生，但不一定需要，以及各個(gè)事件的具體的順序并不關(guān)鍵。事實(shí)上，主DAC 40可以在斜坡DAC 50被接通的情況下接通(關(guān)斷選擇地調(diào)節(jié)的參考電壓)；由于電路的特性，斜坡DAC 50的作用在斜坡上升期間將占主要的。然而，在關(guān)斷斜坡DAC 50時(shí)，參考電壓應(yīng)當(dāng)盡可能在時(shí)間上接近地回到“正常”。正如可以看到的，斜坡DAC 50的可提供輸出電平可以通過(guò)適宜地調(diào)節(jié)參考電壓而在數(shù)目上增加，由此允許在斜坡DAC 50與主DAC 40的輸出電平之間的更好的匹配。
應(yīng)當(dāng)指出，斜坡DAC 50的大于8比特控制的模擬不是真正的對(duì)斜坡DAC 50的9比特控制。而不同的是，第九比特(即，控制參考電壓調(diào)節(jié)電路70的運(yùn)行的比特)的效果實(shí)際上是取決于“正?！?比特的換算后的效果。也就是，當(dāng)8比特具有低的數(shù)值(諸如“00000100”)時(shí)，第九比特的效果比半個(gè)步長(zhǎng)小得多。反之，當(dāng)8比特具有高的數(shù)值(諸如“11010000”)時(shí)，第九比特的效果大于半個(gè)步長(zhǎng)。因此，模擬將導(dǎo)致產(chǎn)生出不同于真正的9比特控制的性能，但這個(gè)差別在接近8比特控制范圍的中間值(例如，當(dāng)8比特字是“10000000”)時(shí)相當(dāng)小。
用于控制斜坡DAC 50和參考電壓調(diào)節(jié)電路70的九比特以及用于控制主DAC 40的十比特優(yōu)選地由設(shè)在控制電壓產(chǎn)生器20的外部的某個(gè)部件(諸如移動(dòng)終端的主處理器)來(lái)提供。移動(dòng)終端的處理器可以具有一個(gè)與其相關(guān)聯(lián)的斜坡上升定時(shí)器。當(dāng)預(yù)期需要晶體振蕩器10時(shí)，處理器就啟動(dòng)斜坡DAC 50(以及任選地可以啟動(dòng)主DAC 40)。處理器也復(fù)位斜坡上升定時(shí)器，選擇8比特控制字并將其發(fā)送到斜坡DAC50，以及使參考電壓調(diào)節(jié)電路70翻轉(zhuǎn)(toggle)(如果必要的話)。當(dāng)斜坡上升定時(shí)器時(shí)間到時(shí)，處理器把參考電壓調(diào)節(jié)電路70返回到正常設(shè)置值(如果必要的話)，以及發(fā)送10比特控制字給主DAC 40(如果還沒(méi)有完成的話)。處理器也可以禁止斜坡DAC 50工作，以便有效地關(guān)斷斜坡DAC 50。當(dāng)不再需要晶體振蕩器10時(shí)，處理器優(yōu)選地禁止兩個(gè)DAC 40，50，以便節(jié)省功率。應(yīng)當(dāng)指出，因?yàn)殡娮?4，66和電容器62的數(shù)值是事先已知的，斜坡上升定時(shí)器可以根據(jù)涉及的預(yù)期的時(shí)間常數(shù)被預(yù)編程。另外，處理器可以根據(jù)有關(guān)DAC 40，50的性能的實(shí)驗(yàn)的或理論的數(shù)據(jù)用一個(gè)合適的映射函數(shù)預(yù)編程，該映射函數(shù)被使用來(lái)確定相應(yīng)于主DAC 40的每個(gè)10比特的、用于斜坡DAC 50的適當(dāng)?shù)?比特控制字。
在一個(gè)實(shí)施例中，參考電壓源30包括處在抽頭和來(lái)自電源12的進(jìn)入的電壓之間的300kΩ的主電阻32。在抽頭與地之間的輔助電阻34是200kΩ。參考電壓調(diào)節(jié)電路70包括FET晶體管74，20MΩ的電阻72和10nf的電容器76?？刂齐妷寒a(chǎn)生器20包括8比特斜坡DAC 50，10比特主DAC 40，100Ω斜坡電阻64，30kΩ主電阻66，和1μf電容器62。通過(guò)這個(gè)結(jié)構(gòu)，用于主DAC 40的RC網(wǎng)絡(luò)的時(shí)間常數(shù)是30ms左右，而用于斜坡DAC 50的RC網(wǎng)絡(luò)的時(shí)間常數(shù)是100μs左右，以及帶有去耦有參考電壓調(diào)節(jié)電路70(包括任選的電容器76)的公共電壓參考具有約2ms的時(shí)間常數(shù)?？刂齐妷寒a(chǎn)生器20被連接到在技術(shù)上公知的一種VCXO 10，例如調(diào)諧的振蕩器，它具有由變?nèi)莨艿碾娙菡{(diào)節(jié)的諧振頻率，其中變?nèi)莨茈娙菔请妷旱暮瘮?shù)。
應(yīng)當(dāng)指出，從設(shè)計(jì)觀點(diǎn)看，電容62的數(shù)值越大，由斜坡DAC 50對(duì)電容62的充電速度越慢。另外，如果主電阻66的數(shù)值太大，則由于該斜坡DAC 50的負(fù)荷(該負(fù)荷是通過(guò)某個(gè)經(jīng)由斜坡電阻64和斜坡DAC 50(當(dāng)其被禁止時(shí))的輸出端口的反饋路徑而被施加的)，主DAC40的控制電壓(或“調(diào)諧電壓”)可被減小。
在圖1的實(shí)施例中，參考電壓調(diào)節(jié)電路70只包含經(jīng)過(guò)晶體管74有選擇地被涉及到的一個(gè)電阻72。在其他的實(shí)施例中，參考電壓調(diào)節(jié)電路70可包括多個(gè)電阻72，每個(gè)電阻由相應(yīng)的晶體管74控制。通過(guò)這樣的多晶體管安排，一個(gè)電阻可被使用來(lái)在較高的范圍內(nèi)調(diào)節(jié)，另一個(gè)電阻被使用于中間范圍，以及第三個(gè)(或先前的這兩者)被使用于較低的范圍。這樣的安排可有助于控制斜坡DAC 50的＞8比特控制模擬的換算效果，但其代價(jià)是需要附加的控制比特。
以上的揭示內(nèi)容在一般形式的可變分壓器網(wǎng)絡(luò)的參考電壓源30和參考電壓調(diào)節(jié)電路70方面討論了本發(fā)明。然而，并不必需是這樣的。實(shí)際上，在技術(shù)上公知的多種電路都可以用來(lái)有選擇地改變提供給DAC40，50的參考電壓。由于電路30，70的功能是提供可以至少在兩種狀態(tài)之間變化的參考電壓，因此任何在技術(shù)上可以完成此任務(wù)的已知電路都可以使用。作為舉例，除了分立的電阻外，任何模擬開(kāi)關(guān)或比較器都可以被使用。
以上的揭示的內(nèi)容在提供控制電壓(也稱為調(diào)諧電壓)給晶體振蕩器方面討論了本發(fā)明。然而，本發(fā)明并不限于此，本發(fā)明可被使用來(lái)使用于任何壓控器件的控制電壓快速地斜坡上升，而不僅僅用于壓控晶體振蕩器10。例如，本方法很適用于需要快速達(dá)到的和具有精確的高分辨率的控制的任何應(yīng)用，諸如信號(hào)跟蹤放大器或動(dòng)態(tài)天線或激光指向系統(tǒng)。
當(dāng)然，本發(fā)明可以以不同于這里闡述的其他的特定的方式來(lái)實(shí)現(xiàn)，而不背離本發(fā)明的精神和本質(zhì)特性。例如，斜坡DAC 50不需要用＞8比特控制模擬來(lái)進(jìn)行8比特控制，而是用＞9比特控制模擬來(lái)進(jìn)行9比特控制，或用＞6比特控制模擬來(lái)進(jìn)行6比特控制，等等。所以，本實(shí)施例在所有方面都被看作為說(shuō)明性的，而不是限制性的，所有在附屬的權(quán)利要求的意義和等同的范圍內(nèi)作出的改變都應(yīng)被包括在本發(fā)明之內(nèi)。
權(quán)利要求書(shū)(按照條約第19條的修改) 第1頁(yè)大于L比特的控制而產(chǎn)生控制電壓的步驟包括把數(shù)字-模擬變換器的所述輸出傳送到一個(gè)包括電容器的濾波器，以便充電所述電容器。
17.權(quán)利要求16的方法，其中根據(jù)所述第二數(shù)字-模擬變換器的輸出繼續(xù)產(chǎn)生控制電壓的步驟包括在第二時(shí)間間隔內(nèi)根據(jù)所述第二數(shù)字-模擬變換器的輸出繼續(xù)產(chǎn)生所述控制電壓，其中所述第二時(shí)間間隔大于所述第一時(shí)間間隔的十倍。
18.權(quán)利要求17的方法，其中所述第一數(shù)字-模擬變換器被設(shè)計(jì)成在所述第一時(shí)間間隔期間提供第一電流量，以及其中所述第二數(shù)字-模擬變換器被設(shè)計(jì)成在所述第二時(shí)間間隔期間提供第二電流量，以及其中所述第一電流量至少比所述第二電流量大5倍。
19.控制電壓產(chǎn)生電路，包括具有L比特控制的第一數(shù)字-模擬變換器；具有N比特控制的第二數(shù)字-模擬變換器，它與所述第一數(shù)字-模擬變換器并聯(lián)連接，其中L小于N；濾波器，被連接到所述第一數(shù)字-模擬變換器和所述第二數(shù)字-模擬變換器；所述濾波器包括電容器和具有輸出；被提供到所述第一數(shù)字-模擬變換器和所述第二數(shù)字-模擬變換器的電壓參考信號(hào)；所述電壓參考信號(hào)至少具有第一狀態(tài)和第二狀態(tài)；所述濾波器輸出順序地在至少一以下三個(gè)模式之間變化(i)第一模式，其中所述濾波器輸出是基于所述第一數(shù)字-模擬變換器和具有所述第一狀態(tài)的所述電壓參考信號(hào)；(ii)第二模式，其中所述濾波器輸出是基于所述第二數(shù)字-模擬變換器和具有所述第二狀態(tài)的所述電壓參考信號(hào)；(iii)第三模式，其中所述濾波器輸出基本上是零；所述電容器在所述第一模式下比起在所述第二模式下更快速地充電。
20.權(quán)利要求19的電路，還包括一個(gè)被有選擇地啟動(dòng)的參考電壓調(diào)節(jié)電路，用于使得所述電壓參考信號(hào)在所述第一狀態(tài)與所述第二狀態(tài)之間改變。
21.權(quán)利要求20的電路，其中所述參考電壓調(diào)節(jié)電路包括開(kāi)路漏極晶體管。
22.權(quán)利要求21的電路，其中所述濾波器包括第一電路路徑，后
權(quán)利要求
1.從具有L比特控制的第一數(shù)字-模擬變換器和具有N比特控制的第二數(shù)字-模擬變換器的邏輯電路產(chǎn)生控制電壓的方法，其中L小于N，所述方法包括以下步驟在第一時(shí)間間隔內(nèi)根據(jù)來(lái)自所述第一數(shù)字-模擬變換器的輸出產(chǎn)生控制電壓信號(hào)；所述來(lái)自所述第一數(shù)字-模擬變換器的輸出是基于具有第一狀態(tài)的輸入電壓參考信號(hào)；以及把所述輸入電壓參考信號(hào)從第一狀態(tài)改變到第二狀態(tài)，和根據(jù)來(lái)自所述第二數(shù)字-模擬變換器的輸出產(chǎn)生所述控制電壓信號(hào)；所述來(lái)自所述第二數(shù)字-模擬變換器的輸出是基于在所述第二狀態(tài)下的所述輸入電壓參考信號(hào)。
2.權(quán)利要求1的方法，還包括以下步驟把來(lái)自所述第一數(shù)字-模擬變換器的所述輸出傳送到一個(gè)具有電容器的濾波器，以便充電所述電容器；把來(lái)自所述第二數(shù)字-模擬變換器的所述輸出傳送到所述濾波器，以便充電所述電容器；其中來(lái)自所述第一數(shù)字-模擬變換器的所述輸出相對(duì)于所述第二數(shù)字-模擬變換器的輸出而加速充電充電所述電容器。
3.權(quán)利要求2的方法，其中來(lái)自所述第一數(shù)字-模擬變換器的所述輸出相對(duì)于所述第二數(shù)字-模擬變換器的輸出而10倍地加速充電所述電容器。
4.權(quán)利要求2的方法，還包括，在第一時(shí)間間隔內(nèi)根據(jù)來(lái)自所述第一數(shù)字-模擬變換器的輸出產(chǎn)生控制電壓信號(hào)的步驟之前，使得所述第一數(shù)字-模擬變換器和所述第二數(shù)字-模擬變換器睡眠，以及基本上使所述電容器放電。
5.權(quán)利要求1的方法，其中N等于10和L等于8。
6.權(quán)利要求1的方法，其中在第一時(shí)間間隔內(nèi)根據(jù)來(lái)自所述第一數(shù)字-模擬變換器的輸出產(chǎn)生控制電壓信號(hào)的步驟包括通過(guò)具有第一時(shí)間常數(shù)的第一電路路徑傳送來(lái)自所述第一數(shù)字-模擬變換器的所述輸出；根據(jù)來(lái)自所述第二數(shù)字-模擬變換器的輸出產(chǎn)生控制電壓信號(hào)的步驟包括通過(guò)具有第二時(shí)間常數(shù)的第二電路路徑傳送來(lái)自所述第二數(shù)字-模擬變換器的所述輸出；以及所述第二時(shí)間常數(shù)大于所述第一時(shí)間常數(shù)。
7.權(quán)利要求6的方法，其中所述第二時(shí)間常數(shù)比所述第一時(shí)間常數(shù)至少大10倍。
8.從具有L比特控制的第一數(shù)字-模擬變換器和具有N比特控制的第二數(shù)字-模擬變換器的數(shù)字-模擬變換器的邏輯電路產(chǎn)生控制電壓的方法，其中L小于N，所述方法包括使得所述第一數(shù)字-模擬變換器和所述第二數(shù)字-模擬變換器睡眠；此后，喚醒所述第一數(shù)字-模擬變換器以及提供具有第一狀態(tài)和L個(gè)控制比特的輸入電壓參考信號(hào)到所述第一數(shù)字-模擬變換器；在第一時(shí)間間隔內(nèi)，根據(jù)所述電壓參考信號(hào)的所述第一狀態(tài)和所述L個(gè)控制比特，從所述第一數(shù)字-模擬變換器產(chǎn)生一個(gè)輸出；喚醒所述第二數(shù)字-模擬變換器；在所述第一時(shí)間間隔時(shí)間到后，把所述輸入電壓參考信號(hào)的狀態(tài)改變到第二狀態(tài)；以及把具有所述第二狀態(tài)和N個(gè)控制比特的所述輸入電壓參考信號(hào)提供到所述第二數(shù)字-模擬變換器，以及根據(jù)所述電壓參考信號(hào)的所述第二狀態(tài)和所述N個(gè)控制比特，從所述第二數(shù)字-模擬變換器產(chǎn)生一個(gè)輸出；在所述第一時(shí)間間隔期間至少根據(jù)來(lái)自所述第一數(shù)字-模擬變換器的所述輸出和在所述第一時(shí)間間隔后在所述第二時(shí)間間隔期間至少根據(jù)來(lái)自所述第二數(shù)字-模擬變換器的所述輸出，得出控制電壓。
9.權(quán)利要求8的方法，其中在所述第一時(shí)間間隔期間至少根據(jù)來(lái)自所述第一數(shù)字-模擬變換器的所述輸出和在所述第一時(shí)間間隔后在所述第二時(shí)間間隔期間至少根據(jù)來(lái)自所述第二數(shù)字-模擬變換器的所述輸出得出控制電壓的所述步驟包括把來(lái)自所述第一數(shù)字-模擬變換器的所述輸出傳送到一個(gè)具有電容器的濾波器，以便充電所述電容器；把來(lái)自所述第二數(shù)字-模擬變換器的所述輸出傳送到所述濾波器，以便充電所述電容器；其中來(lái)自所述第一數(shù)字-模擬變換器的所述輸出相對(duì)于所述第二數(shù)字-模擬變換器的輸出而加速充電充電所述電容器。
10.權(quán)利要求9的方法，其中來(lái)自所述第一數(shù)字-模擬變換器的所述輸出相對(duì)于所述第二數(shù)字-模擬變換器的輸出而10倍地加速充電充電所述電容器。
11.權(quán)利要求8的方法，其中所述第一數(shù)字-模擬變換器被設(shè)計(jì)成在所述第一時(shí)間間隔期間提供第一電流量，以及其中所述第二數(shù)字-模擬變換器被設(shè)計(jì)成在所述第二時(shí)間間隔期間提供第二電流量，以及其中所述第一電流量至少比所述第二電流量大5倍。
12.權(quán)利要求8的方法，其中在所述第一時(shí)間間隔期間至少根據(jù)來(lái)自所述第一數(shù)字-模擬變換器的所述輸出和在所述第一時(shí)間間隔后在所述第二時(shí)間間隔期間至少根據(jù)來(lái)自所述第二數(shù)字-模擬變換器的所述輸出而得出控制電壓的所述步驟包括在所述第一時(shí)間間隔期間通過(guò)具有第一時(shí)間常數(shù)的第一電路路徑傳送來(lái)自所述第一數(shù)字-模擬變換器的所述輸出和在所述第一時(shí)間間隔后通過(guò)具有第二時(shí)間常數(shù)的第二電路路徑傳送來(lái)自所述第二數(shù)字-模擬變換器的所述輸出；以及所述第二時(shí)間常數(shù)大于所述第一時(shí)間常數(shù)。
13.權(quán)利要求12的方法，其中所述第二時(shí)間常數(shù)比所述第一時(shí)間常數(shù)至少大10倍。
14.通過(guò)使用第一和第二數(shù)字-模擬變換器的輸出產(chǎn)生控制電壓信號(hào)的方法，所述第一數(shù)字-模擬變換器的輸出根據(jù)提供到所述第一數(shù)字-模擬變換器的L個(gè)控制比特和參考電壓而變化，所述方法包括以下步驟在預(yù)定的時(shí)間間隔內(nèi)通過(guò)有選擇地調(diào)節(jié)所述參考電壓來(lái)模擬對(duì)所述第一數(shù)字-模擬變換器的輸出的大于L比特的控制，從而產(chǎn)生控制電壓；以及此后，根據(jù)所述第二數(shù)字-模擬變換器的輸出而不是所述第一數(shù)字-模擬變換器的輸出，繼續(xù)產(chǎn)生控制電壓信號(hào)。
15.權(quán)利要求14的方法，其中所述第二數(shù)字-模擬變換器的輸出根據(jù)N個(gè)控制比特而變化，其中L小于N。
16.權(quán)利要求14的方法，其中所述在預(yù)定的時(shí)間間隔內(nèi)通過(guò)有選擇地調(diào)節(jié)所述參考電壓來(lái)模擬對(duì)所述第一數(shù)字-模擬變換器的輸出的大于L比特的控制而產(chǎn)生控制電壓的步驟包括把數(shù)字-模擬變換器的所述輸出傳送到一個(gè)包括電容器的濾波器，以便充電所述電容器。
17.權(quán)利要求16的方法，其中根據(jù)所述第二數(shù)字-模擬變換器的輸出繼續(xù)產(chǎn)生控制電壓的步驟包括在第二時(shí)間間隔內(nèi)根據(jù)所述第二數(shù)字-模擬變換器的輸出繼續(xù)產(chǎn)生所述控制電壓，其中所述第二時(shí)間間隔大于所述第一時(shí)間間隔的十倍。
18.權(quán)利要求17的方法，其中所述第一數(shù)字-模擬變換器被設(shè)計(jì)成在所述第一時(shí)間間隔期間提供第一電流量，以及其中所述第二數(shù)字-模擬變換器被設(shè)計(jì)成在所述第二時(shí)間間隔期間提供第二電流量，以及其中所述第一電流量至少比所述第二電流量大5倍。
19.控制電壓產(chǎn)生電路，包括具有L比特控制的第一數(shù)字-模擬變換器；具有N比特控制的第二數(shù)字-模擬變換器，它與所述第一數(shù)字-模擬變換器并聯(lián)連接，其中L小于N；濾波器，被連接到所述第一數(shù)字-模擬變換器和所述第二數(shù)字-模擬變換器；所述濾波器包括電容器和具有輸出；被提供到所述第一數(shù)字-模擬變換器和所述第二數(shù)字-模擬變換器的電壓參考信號(hào)；所述電壓參考信號(hào)至少具有第一狀態(tài)和第二狀態(tài)；所述濾波器輸出順序地在至少一以下三個(gè)模式之間變化(i)第一模式，其中所述濾波器輸出是基于所述第一數(shù)字-模擬變換器和具有所述第一狀態(tài)的所述電壓參考信號(hào)；(ii)第二模式，其中所述濾波器輸出是基于所述第二數(shù)字-模擬變換器和具有所述第二狀態(tài)的所述電壓參考信號(hào)；(iii)第三模式，其中所述濾波器輸出基本上是零。所述電容器在所述第一模式下比起在所述第二模式下更快速地充電。
20.權(quán)利要求19的電路，還包括一個(gè)被有選擇地啟動(dòng)的參考電壓調(diào)節(jié)電路，用于使得所述電壓參考信號(hào)在所述第一狀態(tài)與所述第二狀態(tài)之間改變。
21.權(quán)利要求20的電路，其中所述參考電壓調(diào)節(jié)電路包括開(kāi)路漏極晶體管。
22.權(quán)利要求21的電路，其中所述濾波器包括第一電路路徑，后者包括所述電容器和被電連接在所述第一數(shù)字-模擬變換器與所述電容器之間的第一電阻，以及其中所述濾波器還包括第二電路路徑，后者包括所述電容器和被電連接在所述第二數(shù)字-模擬變換器與所述電容器之間的第二電阻，所述第一電路路徑具有與它有關(guān)的第一時(shí)間常數(shù)，所述第二電路路徑具有與它有關(guān)的第二時(shí)間常數(shù)，其中所述第二時(shí)間常數(shù)至少比所述第一時(shí)間常數(shù)大5倍。
全文摘要
用于產(chǎn)生控制電壓的邏輯電路包括斜坡DAC和主DAC。當(dāng)需要控制電壓(諸如當(dāng)晶體振蕩器正在被“接通”)時(shí)，輸入的參考電壓被提供到斜坡DAC和主DAC。斜坡DAC在一個(gè)(優(yōu)選地短的)斜坡時(shí)間間隔內(nèi)根據(jù)輸入?yún)⒖茧妷汉蚅個(gè)提供的控制比特產(chǎn)生一個(gè)輸出。來(lái)自斜坡DAC的這個(gè)輸出被饋送到包括電容的濾波器電路，以便充電該電容器，以及控制電壓至少是部分地從已被電容器濾波的斜坡DAC輸出中產(chǎn)生的。當(dāng)斜坡時(shí)間間隔結(jié)束時(shí)，輸入?yún)⒖茧妷旱臓顟B(tài)被改變，以及基于改變的輸入?yún)⒖茧妷汉蚇個(gè)控制比特的、來(lái)自主DAC的輸出。被輸入到濾波器。這樣的兩個(gè)DAC安排允許在斜坡DAC方面采用較短的時(shí)間常數(shù)電路和在主DAC方面采用較長(zhǎng)的時(shí)間常數(shù)電路，從而允許控制電壓的快速斜坡上升。通過(guò)在斜坡時(shí)間間隔期間被加到斜坡DAC時(shí)調(diào)節(jié)輸入?yún)⒖茧妷?，與在斜坡上升時(shí)間間隔后加到主DAC時(shí)相比較，電路允許對(duì)于斜坡DAC進(jìn)行大于L比特的控制模擬。因此，斜坡DAC的輸出可以更接近地“被調(diào)諧”到主DAC的輸出，而不用增加提供給斜坡DAC的控制比特的數(shù)目。
文檔編號(hào)H03L3/00GK1422456SQ01807685
公開(kāi)日2003年6月4日 申請(qǐng)日期2001年3月5日 優(yōu)先權(quán)日2000年4月6日
發(fā)明者R·O·威廉斯 申請(qǐng)人:艾利森公司