專利名稱：并行模/數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種并行模/數(shù)轉(zhuǎn)換器和一種通過并行和獨立的處理過程將模擬量轉(zhuǎn)換成數(shù)字量的方法。
背景在無線電通信設(shè)備中，通常要將輸入信號轉(zhuǎn)換成數(shù)字形式。而且通常還要將該設(shè)備輸出的數(shù)字信號轉(zhuǎn)換成模擬形式。

圖1中示出了一種用于這種通信的典型的簡單電路示意圖。模/數(shù)轉(zhuǎn)換器(ADC)1與線路5相連，并通過該線路將數(shù)字?jǐn)?shù)據(jù)傳遞給信號處理器9，該處理器與用戶電路(未示出)相連以將信息傳送到那里。在實際的實施方案中，所述ADC的傳遞函數(shù)總含有誤差。這些誤差會在信/噪比(SNR)及無寄生動態(tài)范圍(SFDR)方面導(dǎo)致性能下降。在典型應(yīng)用中，所述線路5與一些帶有天線10的射頻接收裝置8相連。
單獨的模/數(shù)轉(zhuǎn)換器對于某些應(yīng)用來說太慢。所以在一個處理循環(huán)中配置多個單獨或獨立的ADC-又稱為ADC單元或ADC通道—來轉(zhuǎn)換那些連續(xù)的采樣值，每個單元中的這種轉(zhuǎn)換與其他單元中的轉(zhuǎn)換并行地或時間多路復(fù)用地執(zhí)行，這種轉(zhuǎn)換處理被連續(xù)地啟動以用于模擬量的連續(xù)采樣。這種復(fù)合裝置被稱為并行ADC裝置(PSA-ADC)，參見譬如Christer M.Svensson等人的美國專利5,585,796。圖2中示意地列出了具有m個并行通道的這種并行ADC裝置。根據(jù)來自時間控制單元15的時鐘信號的控制，通過連續(xù)地閉合采樣及保持電路111，112，…，11m-每個ADC131，132，…，13m中的一個—來對所述輸入的模擬信號進行采樣，以生成Vs的瞬時值，并將其保持或存儲在相應(yīng)的采樣及保持電路中。接到采樣及保持電路的所述ADC將其存儲的值與參考值進行比較。這些ADC在輸出線路上向多路復(fù)用器17發(fā)送輸出字，由此得到的數(shù)字式字流作為整個該裝置的輸出。因此該復(fù)合裝置的全部信號信息的帶寬將是單獨ADC通道帶寬的倍數(shù)。
圖3所示為圖2所示復(fù)合ADC裝置的轉(zhuǎn)換處理的時間圖?？梢钥闯?，對于每個ADC來說均有一個長度為tc的用于執(zhí)行采樣值轉(zhuǎn)換的時間段，接著是一個短的、標(biāo)有19的過渡時間段，其長度可以等于0。
每個通道均按頻率fc重復(fù)所述的轉(zhuǎn)換過程，因此所述轉(zhuǎn)換時間tc小于1/fc，即1/fc＞tc。那么整個該裝置的所述轉(zhuǎn)換頻率fc.，tot＝m·fc。在某一個ADC裝置中配置足夠數(shù)量的并行單元來使所述總轉(zhuǎn)換頻率達到所需的高度。圖3中的斜線表示所述ADC單元的時間偏離，這樣，兩個相鄰單元的起始時間確定了斜率等于1/(m·fc)。如果一個ADC裝置必須有一個總的轉(zhuǎn)換頻率fc，tot，而且單個單元的轉(zhuǎn)換時間為tc，那么所需并行單元的數(shù)量m由下式給出m＝fc，tot/fc＝fc，tot·(1/fc)＞fc，tot·tc，而且，通常選擇滿足該條件的最小整數(shù)。
這種并行ADC裝置中的這些單元總是按預(yù)定的順序規(guī)則工作。而且，在并行ADC裝置中，所述每個單獨轉(zhuǎn)換器將會存在一些諸如抖動和增益誤差等特性或系統(tǒng)誤差，而且與其它轉(zhuǎn)換器單元的特性或系統(tǒng)誤差不同。這將在所述并行ADC裝置的輸出信號中產(chǎn)生不理想的音，例如頻率為x·fc±fin的音，其中x為整數(shù)，fin為代表所述單個ADC通道中的誤差的頻率。通常這些模式會限制所述復(fù)合ADC裝置的動態(tài)范圍。
發(fā)明概述本發(fā)明的一個目的是提供一種擴大動態(tài)范圍的并行ADC裝置。
本發(fā)明的另一個目的是提供一種并行ADC裝置，其中，因所述單元ADC之間的特性不同而引起的不理想音的振幅將被減小。
在并行ADC裝置中提供多個單元轉(zhuǎn)換裝置，這些裝置并行地工作，以便通過按預(yù)定的采樣周期或采樣頻率對輸入的模擬信號進行周期采樣來從模擬量中確定數(shù)字量。對單元裝置的數(shù)量和所述采樣周期/頻率的選擇如下在每個瞬間，至少有一個單元轉(zhuǎn)換裝置未啟動而不執(zhí)行任何轉(zhuǎn)換。在一個單元裝置完成轉(zhuǎn)換之后，下一采樣值由該單元裝置或由先前空閑的單元裝置來進行轉(zhuǎn)換。這種選擇下一單元裝置去執(zhí)行轉(zhuǎn)換是由一種提供某種信號模式的選擇發(fā)生器來進行控制的。由該信號模式控制當(dāng)前作出選擇的選擇器。所述選擇發(fā)生器能夠提供一個隨機分布的數(shù)字序列，或是諸如從偽隨機發(fā)生器得到的一個具有較長重復(fù)周期的序列。在某些情況下還能夠使用具有較短周期的序列，例如0，1，0，1，…。
通過控制選擇下一單元裝置以便按隨機的方法或按某些具有足夠周期的系統(tǒng)方法來執(zhí)行轉(zhuǎn)換，可以將所述并行ADC裝置的復(fù)合輸出信號中的、包含有不理想音的所述模式轉(zhuǎn)換成噪聲。對于因所述單元裝置的轉(zhuǎn)換特性彼此不同而產(chǎn)生的誤差，其總能量與不帶空閑單元裝置的ADC所用的能量基本相同，但該誤差分布在頻域中。在某些情況下，所述差異所產(chǎn)生的噪聲甚至可以低于量化噪聲。
附圖簡述現(xiàn)在將參照附圖通過非限定性的實施方案對本發(fā)明進行闡述，其中—圖1為用于接收無線電信號的裝置的示意圖，—圖2為并行ADC裝置的框圖，—圖3所示為并行ADC裝置中的單元的轉(zhuǎn)換時間圖，—圖4為帶有空閑轉(zhuǎn)換通道的并行ADC裝置的框圖，—圖5所示為圖4所示的并行ADC裝置中的單元的轉(zhuǎn)換時間圖，—圖6為圖4所示的并行ADC裝置中所使用的時間控制單元的框圖，—圖7為從不含空閑通道的并行ADC得到的輸出碼的仿真頻率分布圖，以及—圖8為從含空閑通道的并行ADC得到的輸出碼的仿真頻率分布圖。
優(yōu)選實施方案詳述在圖4中示出了一種并行ADC裝置，通常該裝置類似于圖2所示的現(xiàn)有技術(shù)的裝置，只是含有(m+1)個并行通道。在本圖中選擇m＝4，但在通常的例子中m可以是大于1的任何數(shù)。所述輸入的模擬信號Vs由采樣及保持電路111，112，…，11m+1-分別對應(yīng)于每個ADC 131，132，…，13m+1-進行采樣，這些電路由來自時間控制單元15’的時鐘信號控制，以便使所述模擬信號的瞬時值保持或存儲在相應(yīng)的采樣及保持電路中。該時鐘信號勻速地產(chǎn)生，以便周期性地對輸入模擬信號進行采樣。連接有采樣及保持電路的所述ADC將其中存儲的值與參考值進行比較。這些ADC在輸出線路上向多路復(fù)用器17發(fā)送所述的輸出字，由此得到的、具有與采樣速率相同速率的數(shù)字字流被作為整個裝置的輸出，每個輸出數(shù)字字均代表在發(fā)送所述輸出字之前在某一預(yù)定周期—所述轉(zhuǎn)換裝置的等待時間或延遲期—內(nèi)的所述模擬輸入信號。
在圖5中示例性示出所述轉(zhuǎn)換過程的時間圖。特別是可以看出，對于每個ADC均有一個長度為tc的時間周期，在此期間對采樣值進行轉(zhuǎn)換。因此，每條通道便能夠以最大頻率fc，max＝1/tc重復(fù)該轉(zhuǎn)換。但是，在每個瞬間只有m個ADC單元并行工作，這意味著在每個瞬間總有一個所述的ADC單元處于空閑。因此，整個裝置的所述轉(zhuǎn)換頻率為fc，tot≥m·fc，max，且由圖3中斜線的斜率決定。每個獨立單元均以fc＝fc，tot/m≤fc，max的速率工作，除非在該時間該單元處于空閑。對單元的數(shù)量(m+1)的要求由如下不等式得出m≥fc，tot/fc，max＝fc，tot·tc，所以m+1≥fc，tot·tc+1。通常所述單元的數(shù)量(m+1)可以選取滿足該條件的最小整數(shù)。
圖5的實施例中使用了5個并行通道，因此m＝4，所述時鐘信號按規(guī)定的速率在時間t1，t2，t3，…啟動轉(zhuǎn)換。通道1在時間t1處開始進行采樣值的轉(zhuǎn)換，通道2在后續(xù)時間t2處啟動轉(zhuǎn)換，通道3在后續(xù)時間t3處啟動轉(zhuǎn)換，通道4在時間t4處啟動轉(zhuǎn)換。在下一時間t5，通道1轉(zhuǎn)換完成而通道5尚未啟動，因此，通道1和通道5便可以用于下一模擬采樣值的轉(zhuǎn)換。然后，根據(jù)來自相應(yīng)隨機數(shù)或偽隨機數(shù)發(fā)生器的信號，可對通道的選擇利使用第一種情況的系統(tǒng)方法和第二種情況的隨機方法或至少是偽隨機方法。
偽隨機數(shù)發(fā)生器可以用常規(guī)方法被構(gòu)造成按預(yù)定方式彼此連接的一系列移位寄存器，以獲得偽隨機二進制序列發(fā)生器，亦即PRBS發(fā)生器。如果該發(fā)生器產(chǎn)生一個邏輯1的輸出信號，那么就譬如選擇已準(zhǔn)備好以最短的時間接收新采樣值的通道。如果該發(fā)生器產(chǎn)生一個邏輯0的輸出信號，則可以選擇已準(zhǔn)備好以最長的時間接收新采樣值的通道。
因此，圖4中的時間控制單元必須包括一個控制所述選擇的發(fā)生器。在圖6的所述時間控制單元的框圖中，所述發(fā)生器為一個提供隨機分布的二進制序列‘1’和‘0’的隨機數(shù)發(fā)生器21。在由時鐘信號發(fā)生器23產(chǎn)生的時鐘信號所確定的時間處提供所述的比特。該時鐘信號還控制4個寄存器25251，252，253，254按循環(huán)的順序保持那些激活通道的通道號，這些激活通道在每個瞬間執(zhí)行一次轉(zhuǎn)換操作。在所述4個寄存器25的各輸入和輸出端為激活通道連接一個14選則器27和一個4∶1選擇器29。所述選擇器27、29的控制輸入端與所述時鐘信號發(fā)生器23相連，并受該時鐘信號的控制，以針對每個時鐘脈沖而循環(huán)地使所述選擇器改變一步。
另一個寄存器31總是保持那個在當(dāng)前處于非活動或空閑狀態(tài)的通道的通道號。用于所述空閑通道的該寄存器的輸出端與2∶1選擇器33的一個輸入端相連，該選擇器的另一輸入端還接收來自位于所述寄存器25輸出端處的4∶1選擇器29的輸出線路。根據(jù)來自選擇發(fā)生器21的信號的控制，該2∶1選擇器被控制用來從其一個輸入端轉(zhuǎn)發(fā)出一個通道號，于是，該選擇器將針對二進制‘0’而在其輸入端上轉(zhuǎn)發(fā)來自所述4∶1選擇器的號碼，以及針對二進制‘1’而在其輸入端上轉(zhuǎn)發(fā)來自所述空閑通道的寄存器31的號碼。所選擇的通道號從所述2∶1選擇器33的輸出端送出，經(jīng)延遲電路35去控制一個1∶5選擇器37，該選擇器的輸入端與所述時鐘信號發(fā)生器23相連，其五個輸出端與所述采樣及保持電路111，…，相連，見圖4。
為了允許所述空閑通道的寄存器和所述保持當(dāng)前已完成其轉(zhuǎn)換操作的通道的寄存器之間互換內(nèi)容，提供一個中間寄存器35用于存儲當(dāng)前被兩個選擇器27，29所選取的通道號。這樣，該中間寄存器35的輸入端便與位于寄存器25輸出端處的4∶1寄存器的輸出端相連。所述中間寄存器31的輸出端經(jīng)控制電路41與用于空閑通道的寄存器31相連，該控制電路41與選擇發(fā)生器21相連，以便也接收所述的比特序列。所述用于空閑通道的寄存器31的輸出端經(jīng)控制電路43也與位于寄存器25輸入端處的1∶4選擇器27的輸入端相連。
所述時間控制單元15的操作如下。當(dāng)所述時鐘信號發(fā)生器23發(fā)出一個新的時鐘脈沖時，該時鐘信號經(jīng)過所述1∶5選擇器37的輸出端而被傳遞給所選取的第j個輸出端，并由此傳送給所選取的通道的采樣及保持電路11j。這便啟動了所述第j個通道中的轉(zhuǎn)換過程。與此同時，該時鐘脈沖使所述位于激活通道寄存器25的輸入和輸出端處的兩個選擇器27，29按循環(huán)的順序移至下一寄存器25i。于是，這兩個選擇器選取寄存器25i，該寄存器在所述時鐘脈沖之前的一段較短的時間周期內(nèi)已用完它的轉(zhuǎn)換時間。存儲在該寄存器25i中的通道號被提供給2∶1選擇器33的輸入端，來自寄存器31的空閑通道號則提供給該選擇器的另一個輸入端。所述2∶1選擇器的位置由所述選擇發(fā)生器21的輸出信號來控制，該選擇發(fā)生器在接到所述時鐘脈沖時輸出一個新的比特位。通過所述延遲電路35，把從已準(zhǔn)備好的通道和所述空閑通道的號碼中所選出的那個號碼提供給所述的輸出選擇器37，并將其位置更改為正確的輸出。然后將已準(zhǔn)備好的通道的通道號復(fù)制到中間寄存器39內(nèi)。根據(jù)控制單元41、43為響應(yīng)所述選擇發(fā)生器21的輸出比特位而進行的控制，只有當(dāng)比特位為邏輯“1”時，才把存儲在所述空閑通道寄存器21中的通道號拷貝至所述由位于激活通道寄存器25的輸入端處的選擇器27所選擇的寄存器25i中，然后再將存儲在所述中間寄存器39中的通道號復(fù)制給用于空閑通道的寄存器31。
如上所述，并行ADC裝置存在諸如抖動和增益誤差等系統(tǒng)誤差，也即這些單獨的ADC的特性彼此不同，例如各ADC的增益不同。這些系統(tǒng)誤差或差異將會在輸出端引起一些混合有所述復(fù)合ADC裝置的信號的不理想音。這些音限制了所述并行ADC裝置的動態(tài)范圍。當(dāng)利用隨機的方法或具有足夠周期的系統(tǒng)方法在至少兩個單獨的ADC中選擇下一通道進行轉(zhuǎn)換時，那些可稱為信號失真的不理想音的模式將被轉(zhuǎn)變?yōu)樵肼?。雖然所述誤差的總能量仍大致相同，但是它們的特性已經(jīng)完全改變?，F(xiàn)在該誤差分布在所述頻域中，而且并未集中到某些尖峰處。在某些情況中，這種噪聲可能比量化噪聲還低，而且實際上隨后便會消失。這一點可從圖7和8中的頻率分布圖中看出。因此，在圖7中所繪制的輸出碼的仿真頻率分布圖與從按圖2所設(shè)置的常規(guī)并行ADC所得到的相同?？梢钥闯稣缭谇把灾兴懻摰那闆r，一些輸出碼與其它重復(fù)形式的碼相比出現(xiàn)得更頻繁或更不頻繁。術(shù)語“輸出碼”是指所述ADC裝置的數(shù)字化輸出值。圖8中輸出碼的頻率分布圖是通過仿真、并使用與圖7頻率分布圖中相同的輸入信號而得到的，其中，并行ADC含有一個按上述方法工作的空閑通道?？梢钥闯鲈擃l率分布圖比圖7平滑得多，特別是，沒有值比其它值更頻繁或更不頻繁。
權(quán)利要求
1.一種并行轉(zhuǎn)換裝置，包括預(yù)定數(shù)量的、且并行工作的單元轉(zhuǎn)換裝置，以便通過按預(yù)定的采樣周期重復(fù)地對輸入的模擬信號進行連續(xù)采樣來從模擬量中確定數(shù)字量，在小于或等于所述采樣周期的轉(zhuǎn)換周期之后，每個單元裝置被配置用來將一個代表采樣模擬量的數(shù)字量提供給該并行轉(zhuǎn)換裝置的一個輸出端，其特征在于所述預(yù)定的數(shù)量和采樣周期均被如此地選擇，使得在每個瞬間至少有一個單元轉(zhuǎn)換裝置處于空閑而不從模擬值確定數(shù)字值，并且，連接一個選擇發(fā)生器以給選擇器提供一個輸出信號，所述的選擇器被配置用來在單元轉(zhuǎn)換裝置的轉(zhuǎn)換周期之后，在所述的單元轉(zhuǎn)換裝置和至少一個處于空閑的轉(zhuǎn)換器之間選出一個以開始從下一個模擬量確定出數(shù)字量。
2.根據(jù)權(quán)利要求2的并行轉(zhuǎn)換裝置，其特征在于，所述選擇發(fā)生器為隨機型或偽隨機型。
3.一種用于將模擬信號轉(zhuǎn)換成一系列數(shù)字量的方法，該方法包括按預(yù)定的采樣周期重復(fù)地采樣所述用于提供模擬量的模擬信號，為每個模擬量確定一個數(shù)字量，這種確定由預(yù)定數(shù)量的、且獨立工作的并行處理來實現(xiàn)，在一個所述的并行處理中每確定一個數(shù)字量均需要一個小于或等于所述采樣周期的預(yù)定轉(zhuǎn)換時間周期，將所確定的這些數(shù)字量組合成一個序列，其特征在于在對一個模擬量進行采樣和下一個并行過程將要開始確定數(shù)字量的瞬間，用隨機或系統(tǒng)的方法在至少兩個并行處理中作出選擇，未選中的一個或多個并行處理并不執(zhí)行任何數(shù)字量的確定，直到再次對模擬量進行采樣。
4.根據(jù)權(quán)利要求3的方法，其特征在于，所述的選擇在以下的并行處理之間作出，即在所述的瞬間之前的一個采樣周期中已完成數(shù)字量確定的一個并行處理和至少一個在所述采樣周期內(nèi)未作任何數(shù)字值確定的并行處理。
全文摘要
在一種并行ADC裝置中,多個ADC(1文檔編號H03M1/12GK1358352SQ0080940
公開日2002年7月10日 申請日期2000年6月21日 優(yōu)先權(quán)日1999年6月23日
發(fā)明者J·E·埃克倫德 申請人:艾利森電話股份有限公司