專利名稱：時鐘信號發(fā)生裝置的制作方法
技術領域：
本發(fā)明涉及時鐘信號發(fā)生裝置，該時鐘信號發(fā)生裝置產生配有例如數字VTR中的數字信號誤差校正電路裝置的時鐘信號。
在數字VTR的重放系統(tǒng)中，設有利用如圖4所示的磁頭輸入記錄信號邊緣部分的微分波形信號SIN的波形均衡器101、將該波形均衡器101的輸出信號轉換成二進制數字信號的檢測電路102、進行檢測電路102的輸出信號(以下稱為‘重放信號’)SPB和時鐘信號CLK的相位比較的相位比較器103、將基準電壓數據DVREF轉換成電壓值VREF的EVR108、放大相位比較器輸出和基準電壓VREF的差分的差動放大器104、除去差動放大器104的輸出信號的高頻成分的低通濾波器105、利用低通濾波器105的輸出信號控制振蕩頻率fCLK輸出時鐘信號CLK的電壓控制振蕩電路(VCO)106、和對檢測電路102的輸出信號SPB的誤差進行檢測和校正的誤差校正電路107。時鐘信號CLK在包括檢測電路102、誤差校正電路107的VTR的各部分中作為基準時鐘信號，用于正確地采樣重放的數字信號的‘0’、‘1’。
利用相位比較器103、差動放大器104、低通濾波器105和VCO 106構成鎖相環(huán)電路，構成對重放信號SPB和時鐘信號CLK的相位鎖定?；鶞孰妷篤REF在制造工序中調整，以便VCO 106的振蕩頻率fCLK達到重放信號SPB的平均頻率。
由于上述基準電壓VREF在制造工序中必須人工調整，所以希望不再需要對該電壓調整。此外，在一次調整至最佳值后，因老化和溫度變化等環(huán)境變化，在各電路特性變化的情況下，存在鎖相環(huán)電路的性能劣化的問題。
著眼于該問題，本發(fā)明的目的在于提供不需要調整供給鎖相環(huán)電路的基準電壓、沒有老化等引起的性能劣化、并且可以長久地維持良好性能的時鐘信號發(fā)生裝置。
為了實現(xiàn)上述目的，本發(fā)明的方案1提供了一種時鐘信號發(fā)生裝置，它產生在對輸入數字信號的進行誤差檢測和校正的誤差校正電路中和配置在該誤差校正電路前級的電路中使用的時鐘信號，該裝置包括鎖相環(huán)電路，其包括相位比較電路和電壓控制振蕩電路，相位比較電路對輸入到所述誤差校正電路中的數字信號和所述時鐘信號的相位進行比較，而電壓控制振蕩電路根據該相位比較電路的輸出信號來驅動，輸出所述時鐘信號，鎖相環(huán)電路鎖定所述數字信號和時鐘信號的相位；誤差量積分電路，對所述誤差校正電路檢測的誤差發(fā)生量在一段預定時間上積分；和基準信號發(fā)生電路，輸出與該誤差量積分電路的輸出對應電平的基準信號；其特征在于，具有由所述基準信號控制所述電壓控制振蕩電路工作點的結構。
更具體地說，所述基準信號發(fā)生電路設定所述基準信號的電平，以使從所述誤差量積分電路輸出的積分誤差量比預定閾值小。
圖1是表示本發(fā)明一實施例的時鐘信號發(fā)生裝置結構的方框圖。
圖2是表示由圖1所示的微型計算機執(zhí)行處理的流程圖。
圖3是表示基準電壓(VREF)和積分誤差量(ERR)推移的時序圖。
圖4是表示以往的時鐘信號發(fā)生裝置結構的方框圖。
以下，參照


本發(fā)明的實施例。
圖1是表示本發(fā)明一實施例的在數字VTR中采用的時鐘信號發(fā)生裝置結構的方框圖，該裝置與圖4所示的以往裝置相同之處在于，設置有利用磁頭輸入記錄信號邊緣部分的微分波形信號SIN的波形均衡器11、將該波形均衡器11的輸出信號轉換成二進制數字信號的檢測電路12、對檢測電路12的輸出信號(以下稱為‘重放信號’)SPB和時鐘信號CLK的相位進行比較的相位比較器13、將基準電壓數據DVREF轉換成電壓值VREF的EVR18(Electrically Variable Resistor可變電阻)，對相位比較器輸出和基準電壓VREF的差分進行放大的差動放大器14、除去差動放大器14的輸出信號的高頻成分的低通濾波器15、利用低通濾波器15的輸出信號控制振蕩頻率fCLK并輸出時鐘信號CLK的電壓控制振蕩電路(VCO)16，和進行檢測電路12的輸出信號SPB的誤差檢測和校正的誤差校正電路17。
圖1所示的裝置還配有微型計算機(以下稱為‘微機’)22，該微機通過對由誤差校正電路17檢測的誤差發(fā)生量(檢測誤差的次數)每隔預定時間積分，來對算出積分誤差量ERR的誤差發(fā)生量積分電路21進行設定，并對與該積分誤差量ERR對應的基準電壓數據DVREF進行設定，利用基準電壓數據DVREF，控制VCO16的工作點即振蕩頻率的中心值。
由相位比較器13、差動放大器14、低通濾波器15和VCO16構成的鎖相環(huán)電路，在可對重放信號SPB和時鐘信號CLK進行相位鎖定的結構方面，以及將時鐘信號CLK用作包括檢測電路12、誤差校正電路17的VTR各部分中的基準時鐘信號方面，都與圖4的以往裝置相同。
微機22適時進行圖2所示的處理，并進行基準電壓數據DVREF的設定。在圖2的步驟S11中，將基準電壓數據DVREF設定為與最小電壓VMIN相當的數據DVMIN，接著，將基準電壓數據DVREF僅增加預定變化量DV(步驟S12)。在該狀態(tài)下，如圖3(a)所示，基準電壓VREF在最小電壓VMIN附近，由于重放信號SPB未進行相位鎖定，所以時鐘信號CLK不能獲得正確的重放信號SPB，如圖3(b)所示，積分誤差量ERR變?yōu)楸容^大的值ERR1。
在步驟S13中，判別積分誤差量ERR是否比閾值ERRTH小，在ERR≥ERRTH期間，重復步驟S12的恢復處理。由此，如圖3(a)所示，基準電壓VREF緩慢持續(xù)增加，如果時鐘信號CLK和重放信號SPB相位鎖定，那么由于積分誤差量急劇下降，變?yōu)閹缀鯖]有誤差的對應值ERR2，所以ERR＜ERRTH成立，進入步驟S14。
在步驟S14中，將最小基準電壓數據DVREFMIN設定為此時的基準電壓數據DVREF，接著，將基準電壓數據DVREF設定為與最大電壓VMAX相當的數據DVMAX(步驟S15)。在該狀態(tài)下，基準電壓VREF為圖3(a)所示的最大電壓VMAX，由于重放信號SPB未進行相位鎖定，所以時鐘信號CLK不能獲得正確的重放信號SPB，如圖3(b)所示，積分誤差量ERR變?yōu)楸容^大的值ERR1。
在步驟S16中，將基準電壓數據DVREF僅減少預定量的DV，判別積分誤差量ERR是否比閾值ERRTH小(步驟S17)。在ERR≥ERRTH期間，由于返回步驟S16，所以如圖3(a)所示，基準電壓VREF緩慢減少，如果時鐘信號CLK和重放信號SPB相位鎖定，那么由于積分誤差量ERR急劇下降直至值ERR2，所以ERR＜ERRTH成立，進入步驟S18。
在步驟S18中，將最大基準電壓數據DVREFMAX設定為此時的基準電壓數據DVREF，接著，將基準電壓數據DVREF設定為步驟S14中設定的最小基準電壓數據DVREFMIN和步驟S18中設定的最大基準電壓數據DVREFMAX的平均值(步驟S19)，并結束處理。由此，基準電壓VREF被設定為確定時鐘信號CLK和重放信號SPB的鎖相范圍的最小基準電壓VREFMIN和最大基準電壓VREFMAX的平均電壓VREF0，可以獲得穩(wěn)定的鎖相環(huán)工作。微機22通過適時(例如按每日一次左右的比例或在積分誤差量ERR超過閾值ERRTH時)執(zhí)行該處理，可以長久地維持鎖相環(huán)的最佳工作點。其結果是，沒有老化等造成的性能劣化，可以長久地維持良好的性能。
在本實施例中，基準電壓VREF相當于基準信號，微機22和EVR18相當于基準信號發(fā)生電路。
再有，本發(fā)明不限于上述實施例，可以有各種變形。例如，在改變基準電壓VREF的情況下，首先設定為最大電壓VMAX并緩慢下降，可以求出最大基準電壓VREFMAX，接著，設定為最小電壓VMIN并緩慢上升，可以求出最小基準電壓VREFMIN。此外，恒定的基準電壓值不必設定為最大基準電壓VREFMAX和最小基準電壓VREFMIN的平均值，也可以設定為其附近的值。
如上所述，本發(fā)明提供的時鐘信號發(fā)生裝置配置有鎖定輸入誤差校正電路的數字信號和時鐘信號相位的鎖相環(huán)電路，由于對誤差校正電路檢測的誤差發(fā)生量在一段預定時間上積分，利用與該積分誤差發(fā)生量對應的電平基準信號，可控制構成鎖相環(huán)電路的電壓控制振蕩電路的工作點，所以可以長久地維持電壓控制振蕩電路的最佳工作點，沒有老化等造成的鎖相環(huán)電路的性能劣化，可以長久地維持良好的性能。
權利要求
1．一種時鐘信號發(fā)生裝置，產生在對輸入數字信號的誤差進行檢測和校正的誤差校正電路和在配置于該誤差校正電路前級的電路中使用的時鐘信號，其特征在于，該裝置包括鎖相環(huán)電路，其包括相位比較電路和電壓控制振蕩電路，相位比較電路對輸入到所述誤差校正電路中的數字信號和所述時鐘信號的相位進行比較，而電壓控制振蕩電路根據該相位比較電路的輸出信號來驅動，輸出所述時鐘信號，鎖相環(huán)電路鎖定所述數字信號和時鐘信號的相位，誤差量積分電路，對所述誤差校正電路檢測的誤差發(fā)生量在一段預定時間上積分，和基準信號發(fā)生電路，輸出基準信號，該基準信號具有與該誤差量積分電路的輸出對應的電平，由所述基準信號控制所述電壓控制振蕩電路的工作點。
全文摘要
本發(fā)明提供一種時鐘信號發(fā)生裝置。由相位比較器13、差動放大器14、低通濾波器15和電壓控制振蕩電路(VCO)16構成鎖相環(huán)電路,使檢測電路12的輸出信號SPB和時鐘信號CLK用相位鎖定來控制。誤差量積分電路21對誤差校正電路17中的誤差量積分,微機22按照被積分的誤差量ERR設定基準電壓數據DVREF?；鶞孰妷簲祿﨑VREF被轉換成基準電壓VREF,用來控制VCO16的工作點。
文檔編號H03L7/08GK1287410SQ00123480
公開日2001年3月14日 申請日期2000年8月17日 優(yōu)先權日1999年9月6日
發(fā)明者須山明昇 申請人:日本勝利株式會社