專利名稱：Cmos半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)有場效應(yīng)晶體管(FETField Effect Transistor)的半導(dǎo)體集成電路。
我們希望降低半導(dǎo)體集成電路所消耗的功率。特別是對電池容量有限的攜帶型機器，就更希望它里面所使用的半導(dǎo)體集成電路低功耗化了。
在美國專利第5644266號(發(fā)行日1997年7月1日)及PCT國際公開公報WO97/32399號(
公開日1997年9月4日)中，分別記載著這樣的技術(shù)，即通過改變金屬氧化物半導(dǎo)體(MOSMetal Oxide Semiconductor)型場效應(yīng)晶體管的反向柵極電壓，來控制該場效應(yīng)晶體管的閾值電壓。利用這些已被公認(rèn)的技術(shù)，即可實現(xiàn)場效應(yīng)晶體管的高速化和低功耗化。
最近幾年，隨著超細(xì)微加工技術(shù)的進一步發(fā)展，在互補型金屬氧化物半導(dǎo)體(CMOSComplementary Metal Oxide Semiconductor)型半導(dǎo)體集成電路中，可采用以P型多晶硅做P溝道場效應(yīng)晶體管的柵極材料，以N型多晶硅做N溝道場效應(yīng)晶體管的柵極材料的雙柵極加工工藝了。例如，在多晶硅內(nèi)摻雜上硼(B)后，它便成為P型多晶硅，顯示的就是P型半導(dǎo)體的性質(zhì)。
H.Ushizaka等人在他們的論文“The Process Dependence on PositiveBias Temperature Aging Instability of the P+(B) Polysilicon-Gate MOSDevices”，IEEE Transactions on Electron Devices，Vol.40，No.5，pp.932-937，May 1993中，這樣說在進行時效試驗(aging)時，其柵極是由P型多晶硅形成的P溝道場效應(yīng)晶體管的電氣特性會因此時的熱應(yīng)力的影響而變壞。若在P型多晶硅柵極上被施加了正向偏壓的狀態(tài)下再有熱應(yīng)力施來的話，硼離子(B-)和氫離子(H+)所成的鍵就會在這個柵極中斷裂，帶正電的氫離子便受由偏壓而引起的電場的影響而移到柵極氧化膜(SiO2)和硅(Si)襯底之間的界面上。因此，一致認(rèn)為上述機理使P溝道場效應(yīng)晶體管的特性變壞，如其閾值電壓降低等。H.Ushizaka等人還報告說，若在氮氣(N2)中進行回火處理，則該P溝道場效應(yīng)晶體管的特性會得到改善。
W.W.Abadeer等人在論文“Long-Term Bias Temperature Reliabilityof P+ Polysilicon FET Devices”，IEEE Transactions on Electron Devices，Vol.42，No.2，pp.360-362，F(xiàn)ebruary 1995中，進一步證實了上述在氮氣中進行回火處理的有效性。
在模擬電路部分和數(shù)字電路部分混載的半導(dǎo)體集成電路中存在著下述情況，即在讓模擬電路部分工作的同時，可讓數(shù)字電路部分停止工作。若此時切斷數(shù)字電路部分的電源，而讓該電源的輸出電壓為0，則半導(dǎo)體集成電路所消耗的功率就會大幅度地下降。然而在采用雙柵極加工工藝時就出現(xiàn)問題了。例如，假設(shè)數(shù)字電路部分中的P溝道場效應(yīng)晶體管的源極被接在電源上，且該P溝道場效應(yīng)晶體管的反向柵極被直接接在該源極上。所存在的問題則是若這時該電源被切斷，則該P溝道場效應(yīng)晶體管的源極及反向柵極的電壓都成了0，該P溝道場效應(yīng)晶體管便處于不起晶體管之作用的狀態(tài)。若在該狀態(tài)下，繼續(xù)從模擬電路部分向該P溝道場效應(yīng)晶體管的柵極施加正電壓，則該P溝道場效應(yīng)晶體管的特性會由于上述機理而遭破壞，且原有的特性得不到恢復(fù)。即使在半導(dǎo)體集成電路的制造過程中，能在上述氮氣中進行回火處理，這個問題也是免不了要出現(xiàn)的。
在差動放大器中，若能使其中的驅(qū)動輸入晶體管對的電流源晶體管截止，所消耗的功率就會下降。然而，若這時采用的是雙柵極加工工藝，則仍會發(fā)生上述問題。因在輸入晶體管對中之一，即P溝道場效應(yīng)晶體管的源極和反向柵極的電壓為0的狀態(tài)下，有繼續(xù)向該P溝道場效應(yīng)晶體管的柵極施加正向電壓的可能。
本發(fā)明的目的在于，在具有低功耗模式的半導(dǎo)體集成電路中，從電路結(jié)構(gòu)上對其柵極是由P型半導(dǎo)體形成的P溝道場效應(yīng)晶體管進行巧妙的安排，以保護它免遭破壞。
為達(dá)成上述目的，本發(fā)明中采用這樣的結(jié)構(gòu)，即在包括P溝道場效應(yīng)晶體管的半導(dǎo)體集成電路中，再加上一控制手段。該晶體管中有漏極、源極、由P型半導(dǎo)體形成的柵極以及反向柵極，且在正常工作時，能將某一電壓從電源加到上述源極上，還能將表示輸入信號的電壓加到上述柵極上。為保護上述處于不起晶體管之作用的狀態(tài)下的P溝道場效應(yīng)晶體管免遭破壞，上述控制手段能響應(yīng)在該半導(dǎo)體集成電路的低功耗模式下被確定的控制信號，至少控制上述柵極電壓和上述反向柵極電壓二者中之一，以使上述柵極電壓不高于上述反向柵極電壓。有了這樣的結(jié)構(gòu)，即使由于熱應(yīng)力的影響在上述柵極中生成了帶正電的氫離子，該氫離子也只會停留在該柵極中，結(jié)果該P溝道場效應(yīng)晶體管的特性可免遭破壞。
第一種實施例為在上述P溝道場效應(yīng)晶體管的反向柵極電壓為地電位(＝0V)的低功耗模式下，能響應(yīng)上述控制信號來把該P溝道場效應(yīng)晶體管的柵極電壓固定為非正電壓(例如，0V)。
第二種實施例為能響應(yīng)上述控制信號來把上述P溝道場效應(yīng)晶體管的反向柵極電壓固定為不低于該P溝道場效應(yīng)晶體管的柵極電壓的正電壓。而且，它與上述美國專利第5644266號和PCT國際公開公報第WO97/32399號的最大區(qū)別為，能對處于不起晶體管之作用的狀態(tài)下的P溝道場效應(yīng)晶體管的反向柵極電壓進行控制。
第三種實施例為能響應(yīng)上述控制信號對上述P溝道場效應(yīng)晶體管的柵極和反向柵極進行控制，而使二者間無電位差。


圖1示出的是本發(fā)明所涉及的一半導(dǎo)體集成電路的結(jié)構(gòu)圖。
圖2、圖3、圖4、圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12及圖13示出的是本發(fā)明所涉及的半導(dǎo)體集成電路的另一些結(jié)構(gòu)圖。
下面，參考圖1～圖13來說明本發(fā)明的實施例。圖1～圖5示出的是幾個將本發(fā)明應(yīng)用到上有CMOS反相器的半導(dǎo)體集成電路中的具體例子。圖6～圖13示出的是幾個將本發(fā)明應(yīng)用到上有CMOS差動放大器的半導(dǎo)體集成電路中的具體例子。
圖1～圖5所示的半導(dǎo)體集成電路，其上混載著模擬電路和數(shù)字電路這兩部分，是利用雙柵極加工工藝制出的，且有正常工作模式和低功耗模式。模擬電路部分所用的電源為AVDD和AVSS，在這兩種模式下，都是AVDD＝3.3V，AVSS＝0V。數(shù)字電路部分所用的電源為VDD和VSS，在正常工作模式下，VDD＝1.8V，VSS＝0V；在低功耗模式下，VDD＝VSS＝0V。換句話說，高電壓電源AVDD為一即使在低功耗模式下也不被切斷的電源；低電壓電源VDD為一在低功耗模式下被切斷，其輸出電壓為零的電源。
圖1所示的半導(dǎo)體集成電路中有一CMOS反相器10。該CMOS反相器10由P溝道場效應(yīng)晶體管11和N溝道場效應(yīng)晶體管12組成。P溝道場效應(yīng)晶體管11中，有漏極D、源極S、由P型多晶硅形成的柵極G以及反向柵極BG。N溝道場效應(yīng)晶體管12中，有漏極、源極、由N型多晶硅形成的柵極以及反向柵極。P溝道場效應(yīng)晶體管11的柵極G和N溝道場效應(yīng)晶體管12的柵極互連而構(gòu)成輸入端，接收柵極電壓VG。P溝道場效應(yīng)晶體管11的漏極D和N溝道場效應(yīng)晶體管12的漏極互連而構(gòu)成輸出端，經(jīng)由緩沖器6供出輸出(OUT)信號。P溝道場效應(yīng)晶體管11的源極S接在VDD上，該P溝道場效應(yīng)晶體管11的反向柵極BG又直接接在該源極S上。N溝道場效應(yīng)晶體管12的源極接在VSS上，該N溝道場效應(yīng)晶體管12的反向柵極又直接接在該源極上。而且緩沖器6接在VDD和VSS上。
圖1所示的半導(dǎo)體集成電路中還有一個電源電壓檢測電路5和一個2輸入1輸出的“或非”電路20。電源電壓檢測電路5一檢測到數(shù)字電路部分(6和10)的電源已斷(VDD＝0V)，就立即將控制(CONT)信號定為高電平，且由對電源電壓VDD和基準(zhǔn)電壓VREF進行比較的比較器構(gòu)成。具體說來，如VREF＝0.9V，若VDD＞＝VREF，則CONT＝“L”＝0V；若VDD＜VREF，則CONT＝“H”＝3.3V?！盎蚍恰彪娐?0的兩個輸入中的一個接在輸入(IN)信號上，另一個接在CONT信號上，它的輸出接在上述P溝道場效應(yīng)晶體管11的柵極G和上述N溝道場效應(yīng)晶體管12的柵極上。該“或非”電路20由第1及第2個P溝道場效應(yīng)晶體管21、22和第1及第2個N溝道場效應(yīng)晶體管23、24構(gòu)成。第1個P溝道場效應(yīng)晶體管21和第1個N溝道場效應(yīng)晶體管23的柵極互連而構(gòu)成輸入端，接收IN信號。第2個P溝道場效應(yīng)晶體管22和第2個N溝道場效應(yīng)晶體管24的柵極互連而構(gòu)成輸入端，接收CONT信號。第1個P溝道場效應(yīng)晶體管21的漏極和第1及第2個N溝道場效應(yīng)晶體管23、24的漏極一起構(gòu)成輸出端，將VG供到CMOS反相器10。第2個P溝道場效應(yīng)晶體管22的源極接在AVDD上，且該第2個P溝道場效應(yīng)晶體管22的反向柵極直接接在該源極上。第1個P溝道場效應(yīng)晶體管21的源極接在第2個P溝道場效應(yīng)晶體管22的漏極上，第1個P溝道場效應(yīng)晶體管21的反向柵極接在AVDD上。第1個N溝道場效應(yīng)晶體管23的源極接在AVSS上，且該第1個N溝道場效應(yīng)晶體管23的反向柵極直接接在該源極上。第2個N溝道場效應(yīng)晶體管24的源極接在AVSS上，且該第2個N溝道場效應(yīng)晶體管24的反向柵極直接接在該源極上。
因在圖1所示的半導(dǎo)體集成電路的正常工作模式下，VDD＝1.8V，故CONT＝“L”。這樣，第2個P溝道場效應(yīng)晶體管22處于導(dǎo)通狀態(tài)，第2個N溝道場效應(yīng)晶體管24則處于截止?fàn)顟B(tài)。此時，該“或非”電路20相當(dāng)于一個反相器，即將IN信號的邏輯電平反相并將因此而獲得的信號電壓VG供向CMOS反相器10。VG的高電平為3.3V，低電平為0V。CMOS反相器10及緩沖器6，能將反相VG的邏輯電平而獲得的信號輸出來作OUT信號。OUT信號的高電平為1.8V，低電平為0V。
因在圖1所示的半導(dǎo)體集成電路的低功耗模式下，VDD＝0V，故CMOS反相器10及緩沖器6就不能發(fā)揮它們的功能了。該狀態(tài)是一P溝道場效應(yīng)晶體管11和N溝道場效應(yīng)晶體管12都處于不起晶體管之作用的狀態(tài)。又，因VDD＝0V，故電源電壓檢測電路5便將CONT信號定為高電平。于是，第2個P溝道場效應(yīng)晶體管22處于截止?fàn)顟B(tài)，第2個N溝道場效應(yīng)晶體管24處于導(dǎo)通狀態(tài)。換句話說，被插在P溝道場效應(yīng)晶體管11的柵極G和AVSS(＝0V)之間的第2個N溝道場效應(yīng)晶體管24，相當(dāng)于一個能響應(yīng)該已被定為高電平的CONT信號而關(guān)閉的開關(guān)。無論IN信號的邏輯電平如何，皆能將VG固定為地電位(＝0V)。因此，即使由于熱應(yīng)力的影響在P溝道場效應(yīng)晶體管11的柵極G中生成了帶正電的氫離子，該氫離子也只會停留在該柵極G中，結(jié)果該P溝道場效應(yīng)晶體管11的特性可免遭破壞。
用CMOS反相器15來替換圖1中的“或非”電路20，且在該CMOS反相器15和上述CMOS反相器10之間，插入由N溝道場效應(yīng)晶體管構(gòu)成的下拉開關(guān)(pull down switch)30和CMOS結(jié)構(gòu)的輸入開關(guān)(input switch)31，這樣便構(gòu)成了圖2所示的半導(dǎo)體集成電路。CMOS反相器15由P溝道場效應(yīng)晶體管16和N溝道場效應(yīng)晶體管17構(gòu)成。P溝道場效應(yīng)晶體管16和N溝道場效應(yīng)晶體管17的柵極互連而構(gòu)成輸入端，接收IN信號。P溝道場效應(yīng)晶體管16和N溝道場效應(yīng)晶體管17的漏極互連而構(gòu)成輸出端，將通過反相IN信號的邏輯電平而得到的反相輸入(XIN)信號提供給輸入開關(guān)31。P溝道場效應(yīng)晶體管16的源極接在AVDD上，N溝道場效應(yīng)晶體管17的源極接在AVSS上。下拉開關(guān)30，被插在CMOS反相器10中的P溝道場效應(yīng)晶體管11的柵極和AVSS(＝0V)之間，在低功耗模式下，它能響應(yīng)借助電源電壓檢測電路5而被定為高電平的CONT信號而關(guān)閉，從而將VG固定為地電位(＝0V)。輸入開關(guān)31，被插在XIN信號和VG之間，這時它能響應(yīng)被定為高電平的CONT信號而打開。反相器32，將反相CONT信號供給為輸入開關(guān)31之一部分的N溝道場效應(yīng)晶體管的柵極。利用圖2所示的半導(dǎo)體集成電路，也能和利用圖1所示的電路那樣，使P溝道場效應(yīng)晶體管11的特性免遭破壞。而且，在圖1和圖2所示的電路結(jié)構(gòu)的低功耗模式下，還可以將VG固定為負(fù)電壓。
將圖2所示的二個CMOS反相器15、10直接相連，將后級的CMOS反相器10中的P溝道場效應(yīng)晶體管11的源極接到VDD上，將它的反向柵極接到AVDD上，這樣便構(gòu)成了圖3所示的半導(dǎo)體集成電路。這樣圖2中的電源電壓檢測電路5、下拉開關(guān)30、輸入開關(guān)31以及反相器32也就用不著了。在圖3所示的半導(dǎo)體集成電路的低功耗模式下，P溝道場效應(yīng)晶體管11的源極電壓會降到0V，其反向柵極電壓被固定為AVDD(＝3.3V)。另一方面，CMOS反相器15不僅能在正常工作模式下工作，還能在低功耗模式下工作，故P溝道場效應(yīng)晶體管11的柵極電壓VG會有變動。VG的高電平為3.3V，低電平為0V。換句話說，P溝道場效應(yīng)晶體管11的反向柵極電壓絕對不會低于該P溝道場效應(yīng)晶體管11的柵極電壓VG。因此，若利用圖3所示的半導(dǎo)體集成電路，P溝道場效應(yīng)晶體管11的特性也能免遭破壞。而且，當(dāng)在正常工作模式下AVDD和VDD之差很小時，圖3這樣的結(jié)構(gòu)會非常有效。
在圖3所示的P溝道場效應(yīng)晶體管11的反向柵極和源極之間，插入切斷開關(guān)(cut out switch)40，在該P溝道場效應(yīng)晶體管11的反向柵極和AVDD之間，插入上拉開關(guān)(pull up switch)41，便構(gòu)成了圖4所示的半導(dǎo)體集成電路。開關(guān)40、41皆由P溝道場效應(yīng)晶體管構(gòu)成，且它們的反向柵極都接在AVDD上。在低功耗模式下，切斷開關(guān)40響應(yīng)借助電源電壓檢測電路5而被定為高電平的CONT信號而打開；上拉開關(guān)41響應(yīng)被定為高電平的CONT信號而關(guān)閉。反相器42，將反相CONT信號供給為上拉開關(guān)41之一部分的P溝道場效應(yīng)晶體管的柵極。因利用圖4所示的半導(dǎo)體集成電路，也能在低功耗模式下將P溝道場效應(yīng)晶體管11的反向柵極電壓固定為AVDD(＝3.3V)，故該P溝道場效應(yīng)晶體管11的特性可免遭破壞。
圖3中的P溝道場效應(yīng)晶體管11的反向柵極不再和AVDD相連，而是在該P溝道場效應(yīng)晶體管11的反向柵極和源極之間插入切斷開關(guān)50，在該P溝道場效應(yīng)晶體管11的柵極和反向柵極之間插入均壓開關(guān)51，便構(gòu)成了圖5所示的半導(dǎo)體集成電路。切斷開關(guān)50由P溝道場效應(yīng)晶體管構(gòu)成；均壓開關(guān)51為CMOS結(jié)構(gòu)。在低功耗模式下，切斷開關(guān)50響應(yīng)借助電源電壓檢測電路5而被定為高電平的CONT信號而打開；均壓開關(guān)51則響應(yīng)被定為高電平的CONT信號而關(guān)閉。反相器52，將反相CONT信號供給為均壓開關(guān)51之一部分的P溝道場效應(yīng)晶體管的柵極。因利用圖5所示的半導(dǎo)體集成電路，可在它的低功耗模式下控制P溝道場效應(yīng)晶體管11的柵極和反向柵極而使二者間無電位差，故該P溝道場效應(yīng)晶體管11的特性可免遭破壞。
值得一提的是，不僅可用上述比較器來作電源電壓檢測電路5，還可用反相器等其他電路元件來作。CONT信號也可由半導(dǎo)體集成電路的外部提供。
圖6～圖13所示的半導(dǎo)體集成電路，都是通過雙柵極加工工藝而制出的且具有正常工作模式和低功耗模式。圖中標(biāo)出了也好，未標(biāo)出也好，電源都是AVDD和AVSS。在這兩個模式下，都是AVDD＝3.3V，AVSS＝0V。換句話說，AVDD為一即使在低功耗模式下也不會被切斷的電源。這里，假設(shè)在低功耗模式下，控制(XCONT)信號被定為低電位。在正常工作模式下，XCONT＝“H”＝3.3V；而在低功耗模式下，XCONT＝“L”＝0V。
圖6所示的半導(dǎo)體集成電路中，有一CMOS差動放大器2。該CMOS差動放大器2的基本構(gòu)成部分為第1、第2及第3個P溝道場效應(yīng)晶體管60、61、62和第1及第2個N溝道場效應(yīng)晶體管63、64。這三個P溝道場效應(yīng)晶體管60、61、62中，都有漏極、源極、由P型多晶硅形成的柵極以及反向柵極；這二個N溝道場效應(yīng)晶體管63、64中，都有漏極、源極、由N型多晶硅形成的柵極以及反向柵極。第1個P溝道場效應(yīng)晶體管60在正常工作模式下起電流源晶體管的作用；在低功耗模式下，起功率降低開關(guān)(power down switch)的作用。其源極和反向柵極都接在AVDD上。第2及第3個P溝道場效應(yīng)晶體管61、62構(gòu)成了一對差動輸入晶體管。第2個P溝道場效應(yīng)晶體管61為一讓其柵極接收正輸入(INP)信號的輸入晶體管；第3個P溝道場效應(yīng)晶體管62為一讓其柵極接收負(fù)輸入(INM)信號的輸入晶體管。第2個P溝道場效應(yīng)晶體管61的源極和反向柵極直接與第3個P溝道場效應(yīng)晶體管62的源極和反向柵極相連，且又與第1個P溝道場效應(yīng)晶體管60的漏極相連。第1及第2個N溝道場效應(yīng)晶體管63、64構(gòu)成一電流鏡電路。該第1及第2個N溝道場效應(yīng)晶體管63、64的柵極相連，且又與該第2個N溝道場效應(yīng)晶體管64的漏極和第3個P溝道場效應(yīng)晶體管62的漏極相連。第2個P溝道場效應(yīng)晶體管61和第1個N溝道場效應(yīng)晶體管63的漏極互連而構(gòu)成輸出端，供出輸出(AOUT)信號。第1個N溝道場效應(yīng)晶體管63的源極接在AVSS上，且該第1個N溝道場效應(yīng)晶體管63的反向柵極直接接在該源極上。同樣，第2個N溝道場效應(yīng)晶體管64的源極接在AVSS上，且該第2個N溝道場效應(yīng)晶體管64的反向柵極直接接在該源極上。
圖6所示的CMOS差動放大器2中，還有偏壓電路65、模式控制開關(guān)70、下拉開關(guān)71和72、輸入開關(guān)73和74以及反相器75。偏壓電路65，將一適當(dāng)?shù)钠秒妷禾峁┙o第1個P溝道場效應(yīng)晶體管60的柵極，它在正常工作模式下起電流源晶體管的作用。模式控制開關(guān)70由P溝道場效應(yīng)晶體管構(gòu)成，且在低功耗模式下，響應(yīng)被定為低電平的XCONT信號而關(guān)閉，從而該第1個P溝道場效應(yīng)晶體管60的柵極電壓提升到AVDD，以讓第1個P溝道場效應(yīng)晶體管60截止。這時，插在第2及第3個P溝道場效應(yīng)晶體管61、62的源極和AVDD之間的第1個P溝道場效應(yīng)晶體管60，會響應(yīng)被定為低電平的XCONT信號而打開，起功率降低開關(guān)的作用，即降低CMOS差動放大器2的消耗功率。下拉開關(guān)71由插在第2個P溝道場效應(yīng)晶體管61的柵極和AVSS(＝0V)之間的N溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)在低功耗模式下被定為低電平的XCONT信號而關(guān)閉，從而把第2個P溝道場效應(yīng)晶體管61的柵極電壓固定為地電位(＝0V)。另一個下拉開關(guān)72由被插在第3個P溝道場效應(yīng)晶體管62的柵極和AVSS(＝0V)之間的N溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)被定為低電平的XCONT信號而關(guān)閉，從而將第3個P溝道場效應(yīng)晶體管62的柵極電壓固定為地電位(＝0V)。輸入開關(guān)73為一CMOS結(jié)構(gòu)，被插在INP信號和第2個P溝道場效應(yīng)晶體管61的柵極之間，且能響應(yīng)被定為低電平的XCONT信號而打開。另一個輸入開關(guān)74也為一CMOS結(jié)構(gòu)，被插在INM信號和第3個P溝道場效應(yīng)晶體管62的柵極之間，且能響應(yīng)被定為低電平的XCONT信號而打開。反相器75，為控制開關(guān)71～74的導(dǎo)通/截止而生成XCONT信號的反相信號。
若利用圖6所示的半導(dǎo)體集成電路，則在正常工作模式下，XCONT＝“H”，所以模式控制開關(guān)70及下拉開關(guān)71、72皆開著，輸入開關(guān)73、74皆關(guān)著。這時，第1個P溝道場效應(yīng)晶體管60起電流源晶體管的作用，能夠接收由偏壓電路65供來的偏置電壓而讓第2及第3個P溝道場效應(yīng)晶體管61、62工作。這樣，由第2和第3個P溝道場效應(yīng)晶體管61、62以及第1和第2個N溝道場效應(yīng)晶體管63、64所構(gòu)成的CMOS差動放大器2，便能供出數(shù)倍于INP信號和INM信號間的電位差的AOUT信號。
在圖6所示的半導(dǎo)體集成電路的低功耗模式下，模式控制開關(guān)70響應(yīng)被定為低電平的XCONT信號而關(guān)閉，結(jié)果第1個P溝道場效應(yīng)晶體管(電流源晶體管/功率降低開關(guān))60截止，CMOS差動放大器2也就不能發(fā)揮它的功能了。該狀態(tài)為第2及第3個P溝道場效應(yīng)晶體管61、62皆不起晶體管之作用的狀態(tài)。
這里，我們假設(shè)在第1個P溝道場效應(yīng)晶體管60截止的低功耗模式下，下拉開關(guān)71、72仍然開著，且輸入開關(guān)73、74仍然關(guān)著。又假設(shè)INP信號的電壓電平被固定為AVDD(＝3.3V)，INM信號的電壓電平被固定為AVSS(＝0V)上。此時，第2個P溝道場效應(yīng)晶體管61的源極及反向柵極的電壓經(jīng)過第3個P溝道場效應(yīng)晶體管62及第2個N溝道場效應(yīng)晶體管64后會降到AVSS(＝0V)。另一方面，繼續(xù)將為正電壓(＝3.3V)的INP信號加到第2個P溝道場效應(yīng)晶體管61的柵極上。結(jié)果會出現(xiàn)該第2個P溝道場效應(yīng)晶體管61的電氣特性由于上述機理而變壞，且原有特性得不到恢復(fù)這樣的問題。若將INM信號固定為正電壓電平，則會出現(xiàn)第3個P溝道場效應(yīng)晶體管62的特性變壞這樣的問題。
然而，在圖6所示的半導(dǎo)體集成電路的低功耗模式下，下拉開關(guān)71、72會響應(yīng)被定為低電平的XCONT信號而關(guān)閉，輸入開關(guān)73、74會響應(yīng)被定為低電平的XCONT信號而打開。于是，無論INP信號和INM信號的電壓電平如何，第2及第3個P溝道場效應(yīng)晶體管61、62的柵極電壓皆被固定為地電位(＝0V)，結(jié)果，可防止第2及第3個P溝道場效應(yīng)晶體管61、62的特性變壞。除此以外，在低功耗模式下，將第2及第3個P溝道場效應(yīng)晶體管61、62的柵極電壓固定為負(fù)電壓也是可以的。
用切斷開關(guān)81、82和均壓開關(guān)83、84取代圖6中的下拉開關(guān)71、72以及輸入開關(guān)73、74，便構(gòu)成了圖7所示的半導(dǎo)體集成電路。切斷開關(guān)81為一CMOS開關(guān)，被插在第2個P溝道場效應(yīng)晶體管61的反向柵極和源極之間；另一個切斷開關(guān)82也為一CMOS開關(guān)，被插在第3個P溝道場效應(yīng)晶體管62的反向柵極和源極之間。且它們都能在低功耗模式下響應(yīng)被定為低電平的XCONT信號而打開。均壓開關(guān)83為一CMOS開關(guān)，被插在第2個P溝道場效應(yīng)晶體管61的柵極和反向柵極之間；另一個均壓開關(guān)84也為一CMOS開關(guān)，被插在第3個P溝道場效應(yīng)晶體管62的柵極和反向柵極之間。且它們都能在低功耗模式下響應(yīng)被定為低電平的XCONT信號而關(guān)閉。反相器85，為控制開關(guān)81～84的導(dǎo)通/截止而生成XCONT信號的反相信號。因若利用圖7所示的半導(dǎo)體集成電路，則可在第1個P溝道場效應(yīng)晶體管60截止的低功耗模式下，控制第2及第3個P溝道場效應(yīng)晶體管61、62的柵極和反向柵極以使二者間無電位差。故第2及第3個P溝道場效應(yīng)晶體管61、62的特性可免遭破壞。
將圖7中的切斷開關(guān)82的位置改變一下，便構(gòu)成了圖8所示的半導(dǎo)體集成電路。換句話說，圖8中，將切斷開關(guān)82插在第2個P溝道場效應(yīng)晶體管61的反向柵極和第3個P溝道場效應(yīng)晶體管62的反向柵極之間了。利用圖8所示的半導(dǎo)體集成電路也能和利用圖7所示的半導(dǎo)體集成電路那樣，使第2及第3個P溝道場效應(yīng)晶體管61、62的特性免遭破壞。
用切斷開關(guān)90和上拉開關(guān)91來代替圖6中的下拉開關(guān)71、72和輸入開關(guān)73、74，即可構(gòu)成圖9所示的半導(dǎo)體集成電路。切斷開關(guān)90，被插在第1個節(jié)點和第2個節(jié)點之間，且為CMOS結(jié)構(gòu)，它能響應(yīng)在低功耗模式下被定為低電平的XCONT信號而打開。第1個節(jié)點為第2個P溝道場效應(yīng)晶體管61的反向柵極和第3個P溝道場效應(yīng)晶體管62的反向柵極之間的連接點；第2個節(jié)點為第1個P溝道場效應(yīng)晶體管60的漏極、第2個P溝道場效應(yīng)晶體管61的源極以及第3個P溝道場效應(yīng)晶體管62的源極這三者間的連接點。上拉開關(guān)91由被插在上述第1個節(jié)點和AVDD(＝3.3V)之間的P溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)被定為低電平的XCONT信號而關(guān)閉。反相器92，為控制切斷開關(guān)90的導(dǎo)通/截止而生成XCONT信號的反相信號。因若利用圖9所示的半導(dǎo)體集成電路，則在低功耗模式下第2及第3個P溝道場效應(yīng)晶體管61、62的反向柵極電壓皆被固定為AVDD(＝3.3V)，故第2及第3個P溝道場效應(yīng)晶體管61、62的特性可免遭破壞。
而且，若利用圖9所示的結(jié)構(gòu)，可讓尺寸較大的第2及第3個P溝道場效應(yīng)晶體管61、62靠得很近；還可在它們旁邊布置上多個構(gòu)成切斷開關(guān)90及上拉開關(guān)91的尺寸較小的場效應(yīng)晶體管，這將有利于對芯片進行合理的布局。
將圖9中的第1個節(jié)點和第2個節(jié)點直接連起來，并用電流切斷開關(guān)93、94來代替切斷開關(guān)90，便構(gòu)成了圖10所示的半導(dǎo)體集成電路。電流切斷開關(guān)93由插在第2個P溝道場效應(yīng)晶體管61的漏極和第1個N溝道場效應(yīng)晶體管63的漏極間的N溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)在低功耗模式下被定為低電平的XCONT信號而打開。另一個電流切斷開關(guān)94由插在第3個P溝道場效應(yīng)晶體管62的漏極和第2個N溝道場效應(yīng)晶體管64的漏極間的N溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)在低功耗模式下被定為低電平的XCONT信號而關(guān)閉。
因圖10所示的半導(dǎo)體集成電路，在正常工作模式下XCONT＝“H”，故模式控制開關(guān)70以及上拉開關(guān)91都開著，電流切斷開關(guān)93、94都關(guān)著。這時，由第2和第3個P溝道場效應(yīng)晶體管61、62以及第1和第2個N溝道場效應(yīng)晶體管63、64所構(gòu)成的CMOS差動放大器2，能供出數(shù)倍于INP信號和INM信號間的電位差的AOUT信號。
在圖10的半導(dǎo)體集成電路的低功耗模式下，模式控制開關(guān)70能響應(yīng)被定為低電平的XCONT信號而關(guān)閉，致使第1個P溝道場效應(yīng)晶體管(電流源晶體管/功率降低開關(guān))60截止，CMOS差動放大器2也就不能發(fā)揮它的功能了。該狀態(tài)為第2及第3個P溝道場效應(yīng)晶體管61、62皆不起晶體管之作用的狀態(tài)。另一方面，因上拉開關(guān)91關(guān)閉，故第2個P溝道場效應(yīng)晶體管61的反向柵極和源極間的電壓及第3個P溝道場效應(yīng)晶體管62的反向柵極和源極間的電壓，即第1及第2個節(jié)點的電壓都被提升到了AVDD(＝3.3V)。值得一提的是，若電流切斷開關(guān)93、94仍然關(guān)著，則第1及第2個節(jié)點上的電壓將會因漏極電流流入第2及第3個P溝道場效應(yīng)晶體管61、62而被降下來。因此，在圖10所示的半導(dǎo)體集成電路中，為切斷這些漏極電流，可讓電流切斷開關(guān)93、94響應(yīng)被定為低電平的XCONT信號而打開。結(jié)果，若利用圖10所示的半導(dǎo)體集成電路，則在低功耗模式下，第2及第3個P溝道場效應(yīng)晶體管61、62的反向柵極電壓也皆被固定為AVDD(＝3.3V)，故第2及第3個P溝道場效應(yīng)晶體管61、62的特性可免遭破壞。
用一個電流切斷開關(guān)95、一個控制第1及第2個N溝道場效應(yīng)晶體管63、64何時截止的模式控制開關(guān)96，來替代圖10中的二個電流切斷開關(guān)93、94，便形成了圖11所示的半導(dǎo)體集成電路。電流切斷開關(guān)95是一具有CMOS結(jié)構(gòu)的開關(guān)，它被插在第2個N溝道場效應(yīng)晶體管64的漏極和柵極之間的連接路線上，且能響應(yīng)在低功耗狀態(tài)下被定為低電平的XCONT信號而打開。模式控制開關(guān)96由N溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)被定為低電平的XCONT信號而關(guān)閉，從而將該第1及第2個N溝道場效應(yīng)晶體管63、64的柵極電壓降到AVSS(＝0V)，最終使第1及第2個N溝道場效應(yīng)晶體管63、64都截止。此時的第1及第2個N溝道場效應(yīng)晶體管63、64相當(dāng)于一個電流切斷開關(guān)，即把要流入第2及第3個P溝道場效應(yīng)晶體管61、62的漏極電流切斷。反相器97，為控制電流切斷開關(guān)95和模式控制開關(guān)96的導(dǎo)通/截止而生成XCONT信號的反相信號。若利用圖11所示的半導(dǎo)體集成電路，則在低功耗模式下，第2及第3個P溝道場效應(yīng)晶體管61、62的反向柵極電壓也皆被固定為AVDD(＝3.3V)，故該第2及第3個P溝道場效應(yīng)晶體管61、62的特性可免遭破壞。
用第1個P溝道場效應(yīng)晶體管60來代替圖10中的上拉開關(guān)91起作用，用電流切斷開關(guān)93、94來代替該第1個P溝道場效應(yīng)晶體管60起降低功耗的作用，便構(gòu)成了圖12所示的半導(dǎo)體集成電路。而且，在正常工作模式下，第1個P溝道場效應(yīng)晶體管60起電流源晶體管的作用。若利用圖12所示的半導(dǎo)體集成電路，則能響應(yīng)在低功耗模式下被定為低電平的XCONT信號，對第1個P溝道場效應(yīng)晶體管60進行控制并使它導(dǎo)通。模式控制開關(guān)98和反相器99正是為此而設(shè)置的。模式控制開關(guān)98由N溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)被定為低電平的XCONT信號而關(guān)閉，從而將該第P溝道場效應(yīng)晶體管60的柵極電壓降到AVSS(＝0V)，最終使該第1個P溝道場效應(yīng)晶體管60完全導(dǎo)通。此時的第1個P溝道場效應(yīng)晶體管60相當(dāng)于一個上拉開關(guān)，即把直接連接在一起的、第2個P溝道場效應(yīng)晶體管61的源極和反向柵極之間以及第3個P溝道場效應(yīng)晶體管62的源極和反向柵極之間的電壓都固定為AVDD(＝3.3V)。另一方面，能響應(yīng)被定為低電平的XCONT信號而打開的電流切斷開關(guān)93、94起功率降低開關(guān)的作用，而將CMOS差動放大器2的功耗降低。若利用圖12所示的半導(dǎo)體集成電路，則在低功耗模式下，第2及第3個P溝道場效應(yīng)晶體管61、62的反向柵極電壓也皆被固定為AVDD(＝3.3V)，故該第2及第3個P溝道場效應(yīng)晶體管61、62的特性可免遭破壞。
用第1個P溝道場效應(yīng)晶體管60來代替圖11中的上拉開關(guān)91起作用，用電流切斷開關(guān)95、第1及第2個N溝道場效應(yīng)晶體管63、64來代替該第1個P溝道場效應(yīng)晶體管60而起降低功耗的作用，便構(gòu)成了圖13所示的半導(dǎo)體集成電路。而且，在正常工作模式下，第1個P溝道場效應(yīng)晶體管60起電流源晶體管的作用。若利用圖13所示的半導(dǎo)體集成電路，則能響應(yīng)在低功耗模式下被定為低電平的XCONT信號，對第1個P溝道場效應(yīng)晶體管60進行控制以使它導(dǎo)通。模式控制開關(guān)98正是為此而設(shè)置的。模式控制開關(guān)98由N溝道場效應(yīng)晶體管構(gòu)成，且能響應(yīng)被定為低電平的XCONT信號而關(guān)閉，從而將該第1個P溝道場效應(yīng)晶體管60的柵極電壓降到AVSS(＝0V)，最終使第1個P溝道場效應(yīng)晶體管60完全導(dǎo)通。此時的第1個P溝道場效應(yīng)晶體管60相當(dāng)于上拉開關(guān)，即把直接連接在一起的、第2個P溝道場效應(yīng)晶體管61的源極和反向柵極之間以及第3個P溝道場效應(yīng)晶體管62的源極和反向柵極之間的電壓都固定為AVDD(＝3.3V)。另一方面，能響應(yīng)被定為低電平的XCONT信號而打開的電流切斷開關(guān)95和能響應(yīng)被定為低電平的XCONT信號而截止的第1及第2個N溝道場效應(yīng)晶體管63、64，起功率降低開關(guān)的作用，將CMOS差動放大器2的功耗降低。而且，在正常工作模式下，第1及第2個N溝道場效應(yīng)晶體管63、64起電流鏡電路的作用。若利用圖13所示的半導(dǎo)體集成電路，則在低功耗模式下，第2及第3個P溝道場效應(yīng)晶體管61、62的反向柵極電壓也皆被固定為AVDD(＝3.3V)，故該第2及第3個P溝道場效應(yīng)晶體管61、62的特性可免遭破壞。
值得一提的是，即使是一個功能異于上述各例的半導(dǎo)體集成電路，只要它具有低功耗模式，且備有其柵極是由P型半導(dǎo)體形成的P溝道場效應(yīng)晶體管，就可應(yīng)用本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其中該半導(dǎo)體集成電路備有P溝道場效應(yīng)晶體管(FET)，該晶體管中有漏極、源極、由P型半導(dǎo)體形成的柵極以及反向柵極，且正常工作時能將某一電壓從電源加到上述源極上，還能將表示輸入信號的電壓加到上述柵極上，還備有一控制手段，它能響應(yīng)在上述半導(dǎo)體集成電路的低功耗模式下被確定的控制信號，至少來控制上述柵極電壓和上述反向柵極電壓中之一，以使上述柵極電壓不會高于上述反向柵極電壓，從而保護處于不起晶體管之作用的狀態(tài)的上述P溝道場效應(yīng)晶體管免遭破壞。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中上述P溝道場效應(yīng)晶體管的柵極由P型多晶硅形成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中上述P溝道場效應(yīng)晶體管為一晶體管，且是CMOS反相器的一個組成部分。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中上述P溝道場效應(yīng)晶體管為一晶體管，且是差動放大器中的輸入晶體管對中的一個。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中上述電源為一在上述半導(dǎo)體集成電路的低功耗模式下被切斷，其輸出電壓為0的電源。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，其中還備有一檢測電路，它一檢測到上述電源被切斷，立即確定上述控制信號。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中即使在上述半導(dǎo)體集成電路的低功耗模式下，上述電源也不會被切斷；還備有插在上述P溝道場效應(yīng)晶體管的源極和上述電源之間，且能響應(yīng)上述被確定的控制信號而打開的開關(guān)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中上述控制手段中，有一將上述P溝道場效應(yīng)晶體管的柵極電壓固定為非正電壓的固定手段。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路，其中上述P溝道場效應(yīng)晶體管的反向柵極是一被直接連接在該P溝道場效應(yīng)晶體管的源極上的電極。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路，其中上述固定手段中，有一插在上述P溝道場效應(yīng)晶體管的柵極和上述非正電壓之間，且能響應(yīng)上述被確定的控制信號而關(guān)閉的開關(guān)。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體集成電路，其中上述固定手段中，還有一插在上述輸入信號和上述P溝道場效應(yīng)晶體管的柵極之間，且能響應(yīng)上述被確定的控制信號而打開的開關(guān)。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路，其中上述固定手段中，有一2輸入1輸出的“或非”電路；上述“或非”電路的二個輸入中的一個輸入被連接在上述輸入信號上，上述“或非”電路的另一個輸入被連接在上述控制信號上，上述“或非”電路的輸出被連接在上述P溝道場效應(yīng)晶體管的柵極上。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中上述控制手段中，有一能將上述P溝道場效應(yīng)晶體管的反向柵極的電壓固定為不低于該P溝道場效應(yīng)晶體管的柵極電壓的正電壓的固定手段。
14.根據(jù)權(quán)利要求13述的半導(dǎo)體集成電路，其中上述固定手段中，有一插在上述P溝道場效應(yīng)晶體管的反向柵極和該P溝道場效應(yīng)晶體管的源極之間，且能響應(yīng)上述被確定的控制信號而打開的開關(guān)；和一插在上述P溝道場效應(yīng)晶體管的反向柵極和上述正電壓之間，且能響應(yīng)上述被確定的控制信號而關(guān)閉的開關(guān)。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路，其中上述P溝道場效應(yīng)晶體管的反向柵極是一被直接連接在該P溝道場效應(yīng)晶體管的源極上的電極；上述固定手段中，有一插在上述P溝道場效應(yīng)晶體管的源極和上述電源之間，且能響應(yīng)上述被確定的控制信號而打開的開關(guān)；和一插在上述P溝道場效應(yīng)晶體管的反向柵極和上述正電壓之間，且能響應(yīng)上述被確定的控制信號而關(guān)閉的開關(guān)。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體集成電路，其中還備有一被連接在上述P溝道場效應(yīng)晶體管的漏極上，且能響應(yīng)上述被確定的控制信號而打開的開關(guān)。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路，其中上述P溝道場效應(yīng)晶體管的反向柵極是一被直接連接在該P溝道場效應(yīng)晶體管的源極上的電極；上述固定手段中，有一插在上述P溝道場效應(yīng)晶體管的源極和上述電源之間，且能響應(yīng)上述被確定的控制信號而導(dǎo)通的晶體管。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路，其中還備有一被連接在上述P溝道場效應(yīng)晶體管的漏極上，且能響應(yīng)上述被確定的控制信號而打開的開關(guān)。
19.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中上述控制手段中，有一能使上述P溝道場效應(yīng)晶體管的反向柵極電壓和該P溝道場效應(yīng)晶體管的柵極電壓一樣大的均壓手段。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路，其中上述均壓手段中，有一插在上述P溝道場效應(yīng)晶體管的反向柵極和該P溝道場效應(yīng)晶體管的源極之間，且能響應(yīng)上述被確定的控制信號而打開的開關(guān)；和一插在上述P溝道場效應(yīng)晶體管的柵極和該P溝道場效應(yīng)晶體管的反向柵極之間，且能響應(yīng)上述被確定的控制信號而關(guān)閉的開關(guān)。
全文摘要
數(shù)字電路部分中的通過雙柵極加工工藝而制成的CMOS反相器,備有其柵極由P型多晶硅形成的P溝道場效應(yīng)晶體管。該P溝道場效應(yīng)晶體管的源極接在電源上,且該P溝道場效應(yīng)晶體管的反向柵極直接接在該源極上。當(dāng)在低功耗模式下上述電源被切斷后,P溝道場效應(yīng)晶體管便處于不起晶體管之作用的狀態(tài)。為防止該P溝道場效應(yīng)晶體管的特性在該模式下變壞,而設(shè)置了在該模式下,能將該P溝道場效應(yīng)晶體管的柵極電壓固定為0的下拉開關(guān)。
文檔編號H03K19/00GK1273437SQ0010726
公開日2000年11月15日 申請日期2000年4月30日 優(yōu)先權(quán)日1999年5月6日
發(fā)明者生駒平治, 稻垣善嗣, 小西博之, 岡浩二, 松澤昭 申請人:松下電器產(chǎn)業(yè)株式會社