專利名稱：變頻器的制作方法
本申請以1999年3月9日申請的日本專利申請11-061440為基礎并要求優(yōu)先權，該申請的全部內容在此結合作為參考。
本發(fā)明涉及主要用于無線電通信設備中的變頻器，和更具體地涉及用于輸出寬帶信號的一種變頻器電路。
在無線電通信設備的接收機中，例如便攜無線電通信設備，安裝變頻器以便將所接收信號轉換為具有預定頻率的信號。作為處理相對窄帶信號的變頻器，例如在Ken Leong Fong，Chistopher Dennis Hull，Robert G.Meyer等人的“A類AB單片混頻器用于900MHz應用”公開的已知變頻器；IEEE刊物“固態(tài)電路”(Solid-State Circuits)32卷1997八月號1166頁被引用作為公開文件1。
圖23表示在公開文件1中的變頻器。該電路包括由晶體管Q101，Q102和Q103形成的乘法電路。從晶體管Q102和Q103的集電極輸出一個IF(中頻)信號作為電流信號，該信號是一個RF(射頻)信號頻率與一個LO(本振)信號頻率之間的差頻信號。乘法電路的輸出端連接到包括負載電阻R100，R101和R102的負載電路上，對該電路連接了由電感器L101和L102及電容器C101和C102組成的兩個LC并聯(lián)諧振電路，以便該部分作為一個帶通濾波器起作用。負載電路一般設計為與傳輸線阻抗相匹配。
現(xiàn)在，取代用于PHS(個人手持電話系統(tǒng))和GSM(全球通)的幾百kHz的窄帶調制系統(tǒng)，幾MHz或更寬的寬帶調制系統(tǒng)例如CDMA(碼分多址)和OFDM(正交頻分復用)已經(jīng)投入使用。當具有寬帶的調制信號利用大約200MHz的頻率轉換為IF信號時，信號的分數(shù)帶寬變得比窄帶調制系統(tǒng)情況下的大十倍。
圖23中的變頻器已經(jīng)開發(fā)用于轉換由窄帶調制系統(tǒng)產(chǎn)生的信號頻率。在該電路用于處理由寬帶調制系統(tǒng)產(chǎn)生的帶有寬分數(shù)帶寬信號的情況下，不能在整個信號帶寬上實現(xiàn)阻抗匹配，由此導致輸出信號電平波動。如果LC并聯(lián)諧振電路裝備了外部元件以形成具有高Q(質量)因子的負載電路并由此擴展信號帶寬，所產(chǎn)生的電路結構變得復雜。在此情況下，外部元件的數(shù)量增加，由此使集成電路不緊湊和昂貴，這與所需要的要求相反，為獲得寬帶上的阻抗匹配，由另一個方法減少諧振電路的Q因子?？墒?，在此情況下，輸出信號電平被降低，由此損害了S/N(信噪)比。
另一方面，稱為變頻器的圖24中所示結構能夠實現(xiàn)寬帶上的阻抗匹配。該電路也包括由晶體管Q101，Q102和Q103形成的乘法電路。從晶體管Q102和Q103的集電極通過射隨器電路輸出IF信號，該射隨器由晶體管Q104和Q105利用電流源CS104和CS105作為負載形成。該變頻器能夠在寬帶上實現(xiàn)阻抗匹配。由于晶體管Q101，Q102和Q103，及負載電阻R101和R102，變頻增益根據(jù)跨導決定。該變頻增益容易變大，和因此保證足夠的輸出信號電平。
可是，圖24中所示的變頻器有一個問題，即除了所需要的IF信號外，高電平的LO信號頻率成分和其更高的諧波頻率成分作為不需要信號成分被包括在從晶體管Q102和Q103集電極輸出的信號中。這種高電平的不需要信號成分引起下級的輸出緩沖電路飽和，由此使所需要的信號失真。
利用雙平衡混頻器的方法消除LO信號頻率成分是公知的?？墒牵陔p平衡混頻器中，LO信號頻率的二次諧波不需要地出現(xiàn)在流過混頻器負載電阻的電流中。特別地，在LO信號頻率高的地方，二次諧波成分變大，由此產(chǎn)生如同圖24中所示電路的問題。
如上所述，常規(guī)變頻器有一個問題，即在電路設計為轉換具有寬帶信號頻率的情況下不得不犧牲信噪比和失真特性。
本發(fā)明的目的是提供能夠處理更寬頻帶同時保持高信噪比和低失真的一種變頻器。
按照本發(fā)明的第一方面，所提供的一種變頻器包括一個乘法電路，設計為將一個RF(射頻)信號與一個LO(本振)信號相乘并從一個輸出端輸出具有這些RF和LO信號之間差頻的一個差頻信號；一個負載電路，連接到乘法電路的輸出端；一個輸出緩沖電路，具有連接到乘法電路輸出端的一個輸入端和用于輸出信號到下級中的一個輸入端；和一個陷波電路，連接到輸出緩沖電路的輸入端并設計為具有阻抗急劇降低以提供在不需要信號頻率處的波谷點的阻抗特性，以便從差頻信號中消除帶有不需要信號頻率的成分。
按照本發(fā)明的第二部分，所提供的變頻器包括
一個乘法電路，設計為將一個RF(射頻)信號與一個LO(本振)信號相乘并輸出具有這些RF和LO信號之間差頻的一個差頻信號，該差頻信號包括分別從第一和第二輸出端所輸出的差分信號成分；一個負載電路，連接到乘法電路的第一和第二輸出端；一個輸出緩沖電路，具有連接到乘法電路第一和第二輸出端的第一和第二輸入端和用于輸出信號到下級中的一個輸入端；和一個陷波電路，連接到輸出緩沖電路的第一和第二輸入端并設計為具有阻抗急劇降低以提供在不需要信號頻率處的波谷點的阻抗特性，以便從差頻信號中消除帶有不需要信號頻率的成分，該陷波電路包括第一和第二LC串聯(lián)諧振電路分別連接到乘法電路的第一和第二輸出端，并具有與不需要信號頻率一致的諧振頻率。
本發(fā)明的另外目的和優(yōu)點將在下面的說明書中闡述，和部分地從說明書中看出，或可以通過本發(fā)明的實踐學到。本發(fā)明的目的和優(yōu)點可以通過在此所具體指出的手段及其組合來實現(xiàn)和獲得。
插入說明書并構成說明書一部分的


了本發(fā)明的當前優(yōu)選實施例，并與上面給出的一般性說明和下面給出的優(yōu)選實施例的詳細說明一起對本發(fā)明的原理進行解釋。
圖1A是表示按照本發(fā)明實施例的變頻器基本結構的方框圖；圖1B是表示按照本發(fā)明另一個實施例的變頻器基本結構的方框圖；圖2是表示圖1A所示變頻器特定實例的電路圖；圖3和4是均表示用于按照本發(fā)明的變頻器中的乘法電路的修改的電路圖；圖5到7是均表示用于按照本發(fā)明的變頻器中的負載電路和陷波電路組合的修改的電路圖；圖8是表示圖7所示陷波電路阻抗特性的圖；圖9到13是均表示用于按照本發(fā)明的變頻器中的負載電路和陷波電路組合的修改的電路圖；圖14和15是均表示用于按照本發(fā)明的變頻器中的輸出緩沖電路的修改的電路圖；圖16是表示阻抗特性的圖，解釋圖15所示輸出緩沖電路的效果；圖17和18是均表示用于按照本發(fā)明的變頻器中的輸出緩沖電路的修改的電路圖；圖19是表示圖2所示負載電路和陷波電路組合的等效電路的電路圖；圖20是表示考慮到圖19所示等效電路的變頻器結構的電路圖；圖21是表示按照本發(fā)明另一個實施例的變頻器結構的電路圖；圖22是表示圖21所示變頻器陷波電路的阻抗特性的圖；圖23是表示變頻器結構的電路圖；和圖24是表示另一個常規(guī)變頻器結構的電路圖。
下面參照附圖將描述本發(fā)明的實施例。在下列描述中，具有基本上相同功能和結構的組成元件由相同標號表示，和只在必要時進行重復描述。
圖1A是表示按照本發(fā)明實施例的變頻器基本結構的方框圖。該變頻器包括一個乘法電路1，一個負載電路2，和一個輸出緩沖電路3。該乘法電路1設計為將一個RF(射頻)信號與本輸入到電路1中的一個LO(本振)信號相乘，并從其輸出端輸出具有一個頻率的差頻信號，該信號是兩個信號頻率之間的差。該負載電路2被連接到乘法電路1的輸出端和一個電源Vcc(電源電位點)。該輸出緩沖電路3設計為具有一個輸入端連接到乘法電路1的輸出端，和一個輸出端用于向下級輸出一個信號。
用于消除不需要信號成分的一個陷波電路4被合并到負載電路2中并將乘法電路1的輸出端連接到電源電位點。另一方面，該陷波電路4將輸出緩沖電路3的輸入端連接到電源電位點或恒定電位點。該陷波電路4具有陷波頻率上的阻抗特性(阻抗比頻率)，該陷波頻率與至少一個不需要的信號頻率一致。
術語“陷波頻率”用于代表一個頻率，在該頻率上阻抗急劇減小由此提供阻抗特性中的波谷點。波谷點的阻抗值最好小于輸出緩沖電路3在不需要信號頻率處的阻抗。
圖1B是表示按照本發(fā)明另一個實施例的變頻器基本結構的方框圖。該變頻器也包括一個乘法電路1，一個負載電路2，和一個輸出緩沖電路3，如同在圖1A中所示的變頻器?？墒牵莶娐?設計為不與負載電路2合并，但將輸出緩沖電路3的輸入端連接到接地電位點AC-GND或恒定電位點。該陷波電路4也具有陷波頻率上的阻抗特性(阻抗比頻率)，該陷波頻率與至少一個不需要的信號頻率一致。
在圖1A和1B所示的每個變頻器的乘法電路1的輸出中，除了所需要的信號即IF(中頻)信號成分外，LO信號頻率和它的較高次諧波成分作為不需要的信號成分出現(xiàn)，該所需要信號是RF信號頻率與LO信號頻率之間的差頻信號?？墒?，變頻器防止從乘法電路1輸出的高電平不需要信號成分即LO信號頻率或其高次諧波頻率成分被發(fā)送到下級的輸出緩沖電路3。由于陷波電路4具有與不需要信號頻率一致的陷波頻率上的阻抗特性這一事實使這一切成為可能。
因比，輸出緩沖電路3的輸入部分沒有被不需要信號飽和，由此減少了所需要信號失真。另外，由陷波電路4的陷波頻率消除了不需要信號成分，陷波電路4的阻抗特性在所需要信號波段中變得平坦。
除了在所需要信號波段中陷波電路4的阻抗特性平坦外，輸出緩沖電路3的阻抗特性也是平坦的。結果，圖1A和1B所示的變頻器在所需要信號波段中具有足夠的變頻增益，由此提供高電平的輸出信號和高信噪比。
圖2是表示圖1A所示變頻器特定實例的電路圖。參照圖2到22所解釋的陷波電路可以應用于圖1B所示的變頻器的陷波電路4中。
在圖2中，表示了包括晶體管Q1，Q2和Q3的修改電路1。晶體管Q1的集電極被連接到晶體管Q2和Q3的公共發(fā)射極，而晶體管Q1的發(fā)射極接地。RF信號被輸入到晶體管Q1的基極，和LO信號被輸入到晶體管Q2和Q3的基極之間。從成為乘法電路1輸出端的晶體管Q2和Q3的集電極，主要輸出作為電流信號的IF(中頻)信號，該信號是輸入到乘法電路1中的RF信號與LO信號的差頻成分。
從晶體管Q2和Q3集電極輸出的該電流信號成分被負載電路2中的負載電阻進行電流-電壓-轉換。通過對來自晶體管Q2和Q3集電極的電流信號進行電流-電壓-轉換所產(chǎn)生的信號被輸入到輸出緩沖電路3中。在該結構中，負載電路3包括負載電阻R1和R2分別連接在電源Vcc與晶體管Q2和Q3之間。
陷波電路4包括兩個LC串聯(lián)諧振電路分別并聯(lián)連接到負載電路R1和R2上。并聯(lián)連接到負載電阻R1上的LC串聯(lián)諧振電路包括一個電感器L1和一個電容器C1。并聯(lián)連接到負載電阻R2上的LC串聯(lián)諧振電路包括一個電感器L2和一個電容器C2。
除了所需要IF信號成分外，乘法電路1的輸出包括不需要信號成分，具體地，LO信號頻率成分?？墒牵莶娐?的LC串聯(lián)諧振電路具有與LO信號頻率一致的諧振頻率，以便消除LO信號頻率成分。更特別地，由于LC串聯(lián)諧振電路在諧振頻率上具有最小的阻抗，如果諧振頻率與LO信號頻率一致，在LO信號頻率上的增益變得幾乎為零。因此，LO信號頻率成分不被傳送到輸出緩沖電路3，和防止輸出緩沖電路3的晶體管Q4被LO信號頻率成分飽和。
換句話說，即使不需要信號成分例如LO信號頻率成分或其高次諧波頻率成分從乘法電路1中被輸出，在輸出緩沖電路3中幾乎不產(chǎn)生任何不必要的失真，于是獲得帶有低失真的所需要信號作為來自輸出緩沖電路3的變頻輸出。
注意，安裝在圖2所示結構中的晶體管導電性類型可以完全相反，即從圖2所示的NPN晶體管變?yōu)镻NP晶體管。在此情況下，Vcc與接地之間的關系也相反。另外，為替代圖2所示的雙極性晶體管，可以使用MOS晶體管。
將對圖1A和1B所示實施例部分的其它特定結構給出解釋。圖3和4是每個表示乘法電路1的修改的電路圖。
在圖3所示的乘法電路中，一個DC偏置電壓Vb被施加到對應圖2所示晶體管Q1的晶體管Q5的基極上，和晶體管Q5的集電極被連接到電流源CS5。RF信號被輸入到晶體管Q5的發(fā)射極。成為RF信號頻率與LO信號頻率之間差頻信號成分的IF信號被作為來自如同圖2中乘法電路的所需要信號輸出。另外，LO信號頻率成分和其高次諧波頻率成分被作為不需要信號成分輸出。
圖4所示的乘法電路是公知的平衡調制器型乘法電路，由晶體管Q11到Q16和電流源CS10形成。RF信號被輸入到晶體管Q11和Q12的基極之間，這些晶體管具有連接到電流源CS10的公共發(fā)射極。晶體管Q11和Q12的集電極被分別連接到晶體管Q13和Q14的公共發(fā)射極。LO信號的反相成分被分別輸入到晶體管Q13和Q14的基極，和也分別輸入到晶體管Q15和Q16的基極。
成為RF信號頻率與LO信號頻率之間的差頻信號IF信號的反相成分或所需要信號從晶體管Q13和Q15集電極之間的節(jié)點和晶體管Q14和Q16集電極之間的節(jié)點分別輸出。另外，在乘法電路中，主要由LO信號的二次諧波成分形成的不需要信號被輸出。
圖5到7是均表示負載電路2和陷波電路4組合的修改的電路圖。在圖5所示的結構中，包括電感器L1和電容器C1的LC串聯(lián)諧振電路被并聯(lián)連接到負載電阻R1上。在圖6所示的結構中，包括電感器L2和電容器C2的LC串聯(lián)諧振電路被并聯(lián)連接到負載電阻R2上。在圖7所示的結構中，包括電感器L1和電容器C1的LC串聯(lián)諧振電路和包括電感器L2和電容器C2的LC串聯(lián)諧振電路被并聯(lián)連接到負載電阻R上。
在圖5到7所示的每個結構中，一端(輸入端IN)被連接到乘法電路1的輸出端，和另一端被連接到電源Vcc，即AC-GND。如乘法電路1具有差分輸出的圖2到4所示，負載電路和陷波電路的組合電路被連接到乘法電路1的每個輸出端((+)側和(-)側)?？紤]到電路結構的平衡，連接到乘法電路1的兩個輸出端的兩個組合電路最好基本上相同。兩個組合電路可以被連接到公共或分開的AC-GND。
圖5到7中的L1和C1，和L2和C2設置為滿足下列公式(1)和(2)，例如。
ωLO＝1/(L1·C1)1/2......(1)ωLO＝1/(L2·C2)1/2......(2)其中ωLO(＝2πfLO)是LO信號的角頻率，和2ωLO是LO信號的二次諧波的角頻率。因此，圖5和6所示的電路分別具有在fLO和2 fLO頻率上陷波頻率的阻抗特性。另一方面，圖7所示的電路具有在fLO和2 fLO兩個頻率上陷波頻率的阻抗特性，如圖8所示。
圖5到7所示的電路只由負載電路和LC串聯(lián)諧振電路或并聯(lián)連接的電路形成，這樣可以實現(xiàn)簡單的結構。在LC串聯(lián)諧振電路的Q因子大，或LO信號頻率和IF信號頻率高的情況下，負載阻抗呈現(xiàn)出在IF信號頻率上的負載電阻值，和因此可以在整個IF信號頻率波段上獲得平坦特性。
圖9到13是均表示負載電路2和陷波電路4組合的另一個修改的電路圖。用于陷波電路4中的LC串聯(lián)諧振電路可以用芯片上狀態(tài)或芯片外狀態(tài)(外部結構)形成。圖9所示的陷波電路是LC串聯(lián)諧振電路用芯片外狀態(tài)形成的實例。在此結構中，芯片外電感器L3(包括連接線的電感)和芯片外電容器C3組成的LC串聯(lián)諧振電路被連接到負載電阻R3上。
在如同該實例的LC串聯(lián)諧振電路用芯片外狀態(tài)形成的情況下，考慮到連接線的電感，帶有高Q因子的組成部件可以用于電感器L3和電容器C3兩者。另外，如圖9所示，LC串聯(lián)諧振電路的一端在芯片之外的位置上接地，充分地抑制了不需要信號的同相成分和差分成分。
圖10所示的陷波電路4是LC串聯(lián)諧振電路用芯片上狀態(tài)形成的實例。在該結構中，電感器L4和電容器C4組成的LC串聯(lián)諧振電路并聯(lián)連接到負載電阻R4。電感器L5和電容器C5組成的LC串聯(lián)諧振電路并聯(lián)連接到負載電阻R5。兩個LC串聯(lián)諧振電路用芯片上狀態(tài)形成。LC串聯(lián)諧振電路一側上的端點被分別連接到乘法電路1的兩個輸出端。LC串聯(lián)諧振電路另一側上的端點通過焊盤(pad)的寄生電容Cp被連接到集成電路的襯底電位，和通過具有電感Lb的鍵合線連接到電源Vcc和因此到AC-GND。
在用芯片上狀態(tài)形成LC串聯(lián)諧振電路的情況下，諧振電路的Q因子低。另外，例如，在鍵合線電感Lb產(chǎn)生大誤差的情況下，調節(jié)用芯片外狀態(tài)所形成的諧振電路諧振頻率很困難。因為上述原因，芯片上狀態(tài)形成的諧振電路更有利，以便可以相對容易地使諧振頻率符合目標頻率，例如LO信號頻率或其更高諧波頻率。另外，在不需要信號由差分信號成分形成的情況下，如果用芯片上狀態(tài)形成LC串聯(lián)諧振電路，不需要信號可以被抑制而不用受到鍵合線電感Lb和焊盤電容Cp的影響。
圖11到13所示的負載和陷波電路是從乘法電路1所輸出的不需更信號包括差分信號成分的實例。每個實例具有兩個輸入端IN1和IN2。表示了負載電阻器R6，R7，R8和R9，和電感器L6，L7，L8和L9及電容器C6，C，C8和C9形成的LC串聯(lián)諧振電路。每個LC串聯(lián)諧振電路被連接到輸入端IN1和IN2之間。如圖12和13所示的兩個LC串聯(lián)諧振電路基本上相同。
在負載和陷波電路中，每個LC串聯(lián)諧振電路的電感器和電容器可以用芯片上狀態(tài)或芯片外狀態(tài)安裝。相反，每個LC串聯(lián)諧振電路的電感器和電容器可以分別用芯片上狀態(tài)或芯片外狀態(tài)安裝，或反之一樣。另外，用芯片上狀態(tài)或芯片外狀態(tài)安裝的LC串聯(lián)諧振電路可以成對使用。
圖14和15是均表示輸出緩沖電路3的修改的電路圖。
在圖14所示的輸出緩沖電路中，IF信號被從乘法電路1的晶體管Q2和Q3的兩個輸出端輸入。該輸入信號由晶體管Q4和Q5及電流源CS4和CS5組成的兩個射隨器電路阻抗變換為具有例如50歐姆阻抗的信號并被輸出，該阻抗對應于傳輸線的阻抗。
在圖15所示的輸出緩沖電路中，IF信號被從乘法電路1的一個輸出端輸入，并由晶體管Q8和負載電阻R10組成的公共發(fā)射極放大器放大。所放大的信號由晶體管Q5和電流源CS5組成的射隨器電路阻抗變換為具有例如50歐姆阻抗的信號并被輸出，該阻抗對應于傳輸線的阻抗。
順便地，如果LO信號頻率與IF信號頻率之間的差頻小，或LC串聯(lián)諧振電路的Q因子小，在IF信號波段陷波電路的阻抗特性可能不平坦，如同圖16中虛線所示。因此，在所需要信號波段內引起增益波動和使獲得寬帶信號很困難。
在此情況下，輸出緩沖電路3可以由具有小輸入阻抗的跨阻抗放大器形成。利用此設計，相對乘法電路1輸出端的阻抗特性變得如同圖16中實線所示，以便在IF信號波段上獲得平坦輸出信號電平。
圖17和18是均表示輸出緩沖電路3的修改的電路圖，具有在輸入部分的跨阻抗放大器。
在圖17所示的輸出緩沖電路中，表示了由晶體管Q6、連接到晶體管Q6發(fā)射極的電流源CS6、連接到晶體管Q6集電極與電源Vcc之間的電阻器R12組成的跨阻抗放大器。從晶體管Q6的集電極提取跨阻抗放大器的輸出，并輸入到下級的晶體管Q4的基極。
在圖18所示的輸出緩沖電路中，省略了圖17所示的跨阻抗放大器的電阻器R11，和在晶體管Q6的基極上施加了DC偏置電壓Vb。在此設計中，也沖晶體管Q6的集電極提取跨阻抗放大器的輸出，并輸入到下級的晶體管Q4的基極。在乘法電路1具有差分輸出的情況下，跨阻抗放大器被分別連接到乘法電路1的兩個輸出端。在此情況下，考慮到乘法電路的平衡，跨阻抗放大器基本上相同。
在圖17和18中所示的輸出緩沖電路在輸入部分具有跨阻抗放大器，和因此輸入阻抗可以小于負載電路的負載電阻。結果，可以在乘法電路1的輸出端獲得由圖16中實線所示的阻抗特性。
在此情況下關于所需要信號的跨阻抗呈現(xiàn)圖17所示情況下的電阻器R11的值和圖8所示情況下的電阻器R12的值。因此，通過設置它們的電阻值等于圖16所示的阻抗R，可以在寬帶上充分獲得所需要信號電平。另一方面，在這些情況下，不需要信號被陷波電路4的陷波頻率消除，和因此抑制了不必要失真。
如上所述，在輸出緩沖電路中裝備減少其阻抗的電路例如跨阻抗放大器的情況下，有可能在所需要信號波段上保持增益足夠恒定，和防止在輸出緩沖電路3中所需要信號失真，由此有利于降低失真。
參照圖19到22，將對根據(jù)本發(fā)明的其它實施例進行解釋。
根據(jù)圖2所示變頻器的實際集成電路導致了在晶體管Q3與基底之間，和布線層之間的寄生電容。考慮到寄生電容，負載和陷波電路2和4可以由圖19所示電路圖等同地表示?？墒菓⒁猓瑘D19只表示了一個電阻器R，一個電感器L，和一個電容器C，它們代表連接到乘法電路1兩個輸出端的一對負載電阻R1和R2，和并聯(lián)連接到負載電阻R1和R2并由電感器L1和L2及電容器C1和C2組成的一對LC串聯(lián)諧振電路。圖19所示的符號“Cparasitic”代表上述所有寄生電容。
圖19所示的LC串聯(lián)諧振電路阻抗由下列公式(3)表示。
ZLC＝J{(ω2LC-1)/ωC}......(3)其中J是虛數(shù)單位，和ω是角速度。
因此，在高于諧振頻率f0(＝1/2π(LC)1/2)的頻率上LC串聯(lián)諧振電路的阻抗變成電感性的(虛數(shù)單位是正數(shù))。在存在寄生電容成分例如圖19所示Cparacitic的情況下，圖19所示電路在f0或更高頻率上呈現(xiàn)出LC并聯(lián)諧振電路并聯(lián)連接電阻器R的一種電路。更特別地，圖19所示電路的阻抗由下列公式(4)給出ZLCCparasitic=R[11+jωR(C1-ω2LC+Cparasitic)]----(4)]]>因此，在f＝f0＝1/2π(LC)1/2的頻率上引起串聯(lián)諧振，在該頻率上有使阻抗為零的一個陷波。另外，在f＝f1＝f0(1+C/Cparacitic)1/2的頻率上引起并聯(lián)諧振，該頻率上阻抗呈現(xiàn)最大值R。
圖20是表示考慮到圖19所示寄生電容Cparacitic的變頻器的電路圖。在該變頻器中，假設用于陷波電路4中的LC串聯(lián)諧振電路諧振頻率f0與LO信號頻率一致。在此情況下，陷波電路的阻抗特性具有在LO信號頻率處的陷波，和因此在LO信號頻率處充分抑制了不需要信號。
可是，如上所述，由于出現(xiàn)了寄生電容Cparacitic，在高于LO信號頻率(＝串聯(lián)諧振頻率)的頻率f1處存在并聯(lián)諧振點。因此，當并聯(lián)諧振頻率f1變得等于或接近另一個不需要信號頻率例如LO信號的高次諧波成分時，在變頻輸出中出現(xiàn)作為不需要信號的LO信號的高次諧波成分，由此惡化了失真特性。
圖21是表示根據(jù)本發(fā)明另一個實施例能夠改善上述問題的變頻器結構的電路圖。在晶體管Q2和Q3的集電極與電源Vcc之間分別將電容器C21和C22并聯(lián)連接到負載電阻R1和R2上。利用該設計，并聯(lián)諧振頻率由下列公式(5)表示。
f2＝f0{1+C/(Cparacitic+C’)}1/2≠(不需要信號頻率)......(5)其中C是LC串聯(lián)諧振電路的電容器C1和C2的電容，和C’是增加的電容器C21和C22的電容。
換句話說，利用所增加的電容器C21和C22并聯(lián)諧振頻率由f1移到f2。因此，在選擇電容器C21和C22的電容以便并聯(lián)諧振頻率f2是不同于不需要信號例如LO信號的高次諧波成分頻率情況下，不需要信號不出現(xiàn)在變頻輸出中，由此防止了失真特性的惡化。
設置電容器C21和C22的電容值，以便所需要IF信號波段不受影響。更特別地，電容器C21和C22選擇為滿足1/2πR·C21＞＞fIF，和1/2πR·C22＞＞fIF。如此，在IF信號波段上保持寬帶特性。
在此方面，圖22表示了圖21所示陷波電路的阻抗特性圖。在圖21中，實線表示沒有設計電容器C21和C22情況下的特性，而虛線表示設計了電容器C21和C22情況下的特性。在此情況下，LO信號頻率的二次諧波成分被假設為第二不需要信號而非LO信號頻率成分。
如圖22所示，在增加了電容器C21和C22的情況下，LO信號頻率的二次諧波成分(具有2fLO的頻率)的抑制比被改善，和另外三次或更高次諧波成分的抑制比也被改善。
本領域技術人員將容易地想到其它的優(yōu)點和改進。因此，本發(fā)明在更寬方面不限于在此表示并說明的特定細節(jié)和代表性實施例。因此，可以進行各種改進而不背離由權利要求書及其等效物所限定的總發(fā)明構思的精神或范圍。
權利要求
1. 一種變頻器，其特性在于包括乘法電路(1)，設計為將一個RF(射頻)信號與一個LO(本振)信號相乘并從一個輸出端輸出具有這些RF和LO信號之間差頻的一個差頻信號；負載電路(2)，連接到乘法電路(1)的所述輸出端；輸出緩沖電路(3)，具有連接到乘法電路(1)的所述輸出端的一個輸入端和用于輸出一個信號到下一級的一個輸出端；和陷波電路(4)，連接到輸出緩沖電路(3)的所述輸入端并設計為具有阻抗急劇減少以提供在不需要信號頻率處的波谷點的阻抗特性，以便從所述差頻信號中消除帶有所述不需要信號頻率的成分。
2.根據(jù)權利要求1的變頻器，其特征在于，所述陷波電路(4)包括具有與所述不需要信號頻率一致的諧振頻率的LC串聯(lián)諧振電路(L2，C2)。
3.根據(jù)權利要求2的變頻器，其特征在于，所述負載電路(2)包括負載電阻器(R2)，所述LC串聯(lián)諧振電路(L2，C2)被并聯(lián)連接其上。
4.根據(jù)權利要求3的變頻器，其特征在于，所述陷波電路(4)進一步包括并聯(lián)連接到所述負載電阻器(R2)上的一個電容器(C22)。
5.根據(jù)權利要求2的變頻器，其特征在于，乘法電路(1)的所述輸出端包括第一和第二輸出端用于輸出差分信號成分，和所述LC串聯(lián)諧振電路包括第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)分別連接到所述第一和第二輸出端。
6.根據(jù)權利要求5的變頻器，其特征在于，所述第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)相互間基本上相同。
7.根據(jù)權利要求2的變頻器，其特征在于，乘法電路(1)的所述輸出端包括第一和第二輸出端用于輸出差分信號成分，和所述LC串聯(lián)諧振電路(L6，C6)將所述第一和第二輸出端彼此連接。
8.根據(jù)權利要求7的變頻器，其特征在于，所述LC串聯(lián)諧振電路包括基本上彼此相同的第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)，它們以反向狀態(tài)彼此并聯(lián)連接。
9.根據(jù)權利要求7的變頻器，其特征在于，所述LC串聯(lián)諧振電路包括基本上彼此相同的第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)，它們以反向狀態(tài)彼此串聯(lián)連接。
10.根據(jù)權利要求1的變頻器，其特征在于，所述不需要信號頻率與所述LO信號頻率一致。
11.根據(jù)權利要求1的變頻器，其特征在于，所述阻抗特性被設計為該阻抗急劇減少以提供在第二不需要信號頻率處的波谷點。
12.根據(jù)權利要求11的變頻器，其特征在于，所述第二不需要信號頻率與所述LO信號的較高次諧波頻率一致。
13.根據(jù)權利要求11的變頻器，其特征在于，所述陷波電路(4)包括第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)彼此并聯(lián)連接，和具有分別與所述不需要信號頻率和所述第二不需要信號頻率一致的諧振頻率。
14.根據(jù)權利要求1的變頻器，其特征在于，所述輸出緩沖電路(圖17或18中的3)具有一個輸入阻抗設計為在某些信號波段內增益變得基本上恒定。
15.根據(jù)權利要求14的變頻器，其特征在于，所述輸出緩沖電路(圖17或18中的3)包括用于減少所述輸入阻抗的一個電路。
16.根據(jù)權利要求2的變頻器，其特征在于，所述LC串聯(lián)諧振電路(L3，C3)包括鍵合線電感。
17.根據(jù)權利要求2的變頻器，其特征在于，所述LC串聯(lián)諧振電路(L5，C5)與所述乘法電路(1)和所述輸出緩沖電路(3)集成在一個芯片內。
18.一種變頻器，其特征在于包括乘法電路(1)，設計為將RF(射頻)信號與LO(本振)信號相乘并輸出具有這些RF和LO信號之間差頻的一個差頻信號，所述差頻信號包括分別從第一和第二輸出端輸出的差分信號；負載電路(2)，連接到乘法電路(1)的所述第一和第二輸出端；輸出緩沖電路(3)，具有分別連接到乘法電路(1)的所述第一和第二輸出端的第一和第二輸入端，和用于輸出信號到下一級的一個輸出端；和陷波電路(4)，連接到輸出緩沖電路(3)的所述第一和第二輸入端并設計為具有阻抗急劇減少，以便在不需要信號頻率處提供波谷點的阻抗特性，從而從所述差頻信號中消除帶有所述不需要信號頻率的成分，所述陷波電路(4)包括分別連接到乘法電路(1)的所述第一和第二輸出端的第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)，和具有與所述不需要信號頻率一致的諧振頻率。
19.根據(jù)權利要求18的變頻器，其特征在于，所述第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)彼此基本上相同。
20.根據(jù)權利要求18的變頻器，其特征在于，所述負載電路(2)包括第一和第二負載電阻器(R1，R2)，所述第一和第二LC串聯(lián)諧振電路(L1，C1，L2，C2)分別被并聯(lián)連接其上。
全文摘要
一種變頻器包括:乘法電路(1)、負載電路(2)和輸出緩沖電路(3)。該乘法電路設計為將一個RF信號與一個LO信號相乘并輸出帶有兩個信號頻率之間差的頻率的一個差頻信號。該負載電路設計為將乘法電路的輸出端連接到電源(Vcc)。該輸出緩沖電路設計為具有連接到乘法電路的輸出端的一個輸入端,和用于對下一級輸出信號的一個輸出端。用于消除不需要信號頻率成分的一個陷波電路(4)被合并在負載電路中。該陷波電路具有急劇減少的阻抗,以便在不需要信號頻率處提供波谷點的阻抗特性。
文檔編號H03D7/00GK1267130SQ0010688
公開日2000年9月20日 申請日期2000年3月9日 優(yōu)先權日1999年3月9日
發(fā)明者渡邊理, 山路隆文, 谷本洋, 大高章二 申請人:株式會社東芝