可擴(kuò)展dc-dc電源模塊主板的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電源領(lǐng)域，更具體地說，涉及一種可擴(kuò)展DC-DC電源模塊主板。
【背景技術(shù)】
[0002]在x86架構(gòu)的系列CPU里，同一系列不同型號(hào)的CPU通常功耗會(huì)不一樣，比如CPU的功耗有35W，45W，65W，95W，但這些CPU的封裝是完全一樣的，也就是說，這些CPU可以互換使用，但現(xiàn)有的DC-DC電源模塊主板上，在設(shè)計(jì)主板DC-DC電源時(shí)，如果把主板DC-DC電源直接設(shè)計(jì)成支持95W的CPU，則該主板DC-DC電源可以兼容35W，45W，65W的CPU，但成本較高，能耗較大。故急需提供一種可兼容多種功耗的CHJ且成本較低、能耗較小的DC-DC電源模塊主板。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種可兼容多種功耗的CPU的可擴(kuò)展DC-DC電源模塊主板。
[0004]本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是:提供一種可擴(kuò)展DC-DC電源模塊主板，用于給中央處理器供電，所述可擴(kuò)展DC-DC電源模塊主板包括DC-DC電源控制器以及分別連接在所述DC-DC電源控制器和所述中央處理器之間的的第一 DC-DC降壓電路、第二DC-DC降壓電路，還包括第三DC-DC降壓電路和第四DC-DC降壓電路，所述第三DC-DC降壓電路和第四DC-DC降壓電路通過擴(kuò)展槽連接在所述DC-DC電源控制器和所述中央處理器之間。
[0005]在上述可擴(kuò)展DC-DC電源模塊主板中，所述第一DC-DC降壓電路包括第一MOS管、第二 MOS管以及第一電感和第一電容，所述第一 MOS管的柵極連接所述DC-DC電源控制器的第一上管驅(qū)動(dòng)信號(hào)輸出引腳，所述第二 MOS管的柵極連接所述DC-DC電源控制器的第一下管驅(qū)動(dòng)信號(hào)輸出引腳，所述第一 MOS管的源極和所述第二 MOS管的漏極之間的連接點(diǎn)連接所述DC-DC電源控制器的第一過流檢測(cè)輸入引腳，所述第一電感的一端連接所述第一 MOS管的源極和所述第二MOS管的漏極之間的連接點(diǎn)，所述第一電感的另一端分別連接所述中央處理器和所述第一電容的一端，所述第一電容的另一端接地，所述第一 MOS管的漏極連接電源電壓，所述第二 MOS管的源極接地。
[0006]在上述可擴(kuò)展DC-DC電源模塊主板中，所述第二DC-DC降壓電路包括第三MOS管、第四MOS管以及第二電感和第二電容，所述第三MOS管的柵極連接所述DC-DC電源控制器的第二上管驅(qū)動(dòng)信號(hào)輸出引腳，所述第四MOS管的柵極連接所述DC-DC電源控制器的第二下管驅(qū)動(dòng)信號(hào)輸出引腳，所述第三MOS管的源極和所述第四MOS管的漏極之間的連接點(diǎn)連接所述DC-DC電源控制器的第二過流檢測(cè)輸入引腳，所述第二電感的一端連接所述第三MOS管的源極和所述第四MOS管的漏極之間的連接點(diǎn)，所述第二電感的另一端分別連接所述第二電容的一端以及所述第一電感和第一電容的連接點(diǎn)，所述第二電容的另一端接地，所述第三MOS管的漏極連接電源電壓，所述第四MOS管的源極接地。
[0007]在上述可擴(kuò)展DC-DC電源模塊主板中，所述第三DC-DC降壓電路包括第五MOS管、第六MOS管以及第三電感和第三電容，所述第五MOS管的柵極通過所述擴(kuò)展槽連接所述DC-DC電源控制器的第三上管驅(qū)動(dòng)信號(hào)輸出引腳，所述第六MOS管的柵極通過所述擴(kuò)展槽連接所述DC-DC電源控制器的第三下管驅(qū)動(dòng)信號(hào)輸出引腳，所述第五MOS管的源極和所述第六MOS管的漏極之間的連接點(diǎn)通過所述擴(kuò)展槽連接所述DC-DC電源控制器的第三過流檢測(cè)輸入引腳，所述第三電感的一端連接所述第五MOS管的源極和所述第六MOS管的漏極之間的連接點(diǎn)，所述第三電感的另一端連接所述第三電容的一端并通過所述擴(kuò)展槽連接所述第一電感和第一電容的連接點(diǎn)，所述第三電容的另一端接地，所述第五MOS管的漏極連接電源電壓，所述第六MOS管的源極接地。
[0008]在上述可擴(kuò)展DC-DC電源模塊主板中，所述第四DC-DC降壓電路包括驅(qū)動(dòng)芯片以及第七M(jìn)OS管、第八MOS管、第四電感和第四電容，所述驅(qū)動(dòng)芯片通過所述擴(kuò)展槽和所述DC-DC電源控制器連接，所述第七M(jìn)OS管的柵極連接所述驅(qū)動(dòng)芯片的上管驅(qū)動(dòng)信號(hào)輸出引腳，所述第八MOS管的柵極連接所述驅(qū)動(dòng)芯片的下管驅(qū)動(dòng)信號(hào)輸出引腳，所述第七M(jìn)OS管的源極和所述第八MOS管的漏極之間的連接點(diǎn)連接所述驅(qū)動(dòng)芯片的過流檢測(cè)輸入引腳，所述第四電感的一端連接所述第七M(jìn)OS管的漏極和所述第八MOS管的漏極之間的連接點(diǎn)，所述第四電感的另一端連接所述第四電容的一端以及通過所述擴(kuò)展槽連接所述第一電感和所述第一電容的連接點(diǎn)，所述第四電容的另一端接地，所述第七M(jìn)OS管的漏極連接電源電壓，所述第八MOS管的源極接地。
[0009]實(shí)施本實(shí)用新型的可擴(kuò)展DC-DC電源模塊主板，具有以下有益效果:對(duì)于低端性能需求的用戶，如需支持低功耗的中央處理器，通過第一DC-DC降壓電路和第二DC-DC降壓電路即可滿足該中央處理器的供電需求，節(jié)省了產(chǎn)品成本，環(huán)保節(jié)能。另外，對(duì)于高性能需求的用戶，如需支持高功耗的中央處理器，此時(shí)直接將第三DC-DC降壓電路和第四DC-DC降壓電路通過擴(kuò)展槽連接在DC-DC電源控制器和中央處理器之間，即可滿足該中央處理器的供電需求，操作十分方便。
【附圖說明】
[0010]下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明，附圖中:
[0011 ]圖1是本實(shí)用新型一種可擴(kuò)展DC-DC電源模塊主板實(shí)施例的結(jié)構(gòu)示意圖；
[0012]圖2是本實(shí)用新型一種可擴(kuò)展DC-DC電源模塊主板實(shí)施例的電路示意圖。
【具體實(shí)施方式】
[0013]為了對(duì)本實(shí)用新型的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對(duì)照附圖詳細(xì)說明本實(shí)用新型的【具體實(shí)施方式】。
[0014]通常主板DC-DC電源包括多相，如I相、2相、4相、6相或8相等甚至更多相，每一相均用于提供相同的電源電壓給中央處理器(CPU)，而主板DC-DC電源又包括DC-DC電源控制器以及多個(gè)DC-DC降壓電路，DC-DC電源控制器會(huì)提供多相控制信號(hào)(S卩PTOi信號(hào))分別對(duì)應(yīng)至這多個(gè)DC-DC降壓電路。
[0015]如圖1所示，為本實(shí)用新型一種可擴(kuò)展DC-DC電源模塊主板實(shí)施例的結(jié)構(gòu)示意圖，用于給中央處理器16供電，在本實(shí)施例中，該可擴(kuò)展DC-DC電源模塊主板包括DC-DC電源控制器10、第一 DC-DC降壓電路11、第二 DC-DC降壓電路12、第三DC-DC降壓電路13和第四DC-DC降壓電路14以及擴(kuò)展槽15。其中:第一DC-DC降壓電路11和第二DC-DC降壓電路12的輸入端連接DC-DC電源控制器10，第一DC-DC降壓電路11和第二DC-DC降壓電路12的輸出端分別連接中央處理器16，用于提供相應(yīng)功耗的電源電壓至中央處理器16。
[0016]特別地，當(dāng)中央處理器16需要更高功耗時(shí)，第三DC-DC降壓電路13和第四DC-DC降壓電路14通過擴(kuò)展槽15連接在DC-DC電源控制器10和中央處理器16之間，與第一 DC-DC降壓電路11和第二 DC-DC降壓電路12共同提供更高功耗的電源電壓至中央處理器16。如圖所示，通過擴(kuò)展槽15即可把第三DC-DC降壓電路13和第四DC-DC降壓電路14連接到中央處理器16，給該中央處理器16提供電源電壓。
[0017]在本實(shí)施例中，在用戶使用較低功耗比如35W或45W中央處理器的時(shí)候，直接可通過DC-DC電源控制器10以及第一 DC-DC降壓電路11和第二 DC-DC降壓電路12提供電源電壓至中央處理器16即可滿足該功耗需求。而在用戶使用較高功耗如65W或95W的中央處理器時(shí)，則只需通過擴(kuò)展槽15將第三DC-DC降壓電路13和第四DC-DC降壓電路14連接在DC-DC電源控制器10和中央處理器16之間，此時(shí)DC-DC電源控制器10以及四個(gè)DC-DC降壓電路即可滿足該功耗需求。
[0018]如圖2所示，為本實(shí)用新型一種可擴(kuò)展DC-DC電源模塊主板實(shí)施例的電路示意圖，通過DC-DC電源控制器1提供P麗控制信號(hào)至相應(yīng)的DC-DC降壓電路，實(shí)現(xiàn)輸出多相電源電壓至中央處理器16。在本實(shí)施例中，DC-DC電源控制器10可以優(yōu)選為型號(hào)為ISL95820的芯片，相應(yīng)的驅(qū)動(dòng)芯片Ul可以優(yōu)選為型號(hào)為ISL6625A的芯片作為DC-DC電源控制器10的外圍芯片以滿足提供4相電源電壓的需求。具體地，如圖2所示，第一 DC-DC降壓電路11包括第一MOS管Ql、第二 MOS管Q2以及第一電感LI和第一電容Cl，第一 MOS管Ql的柵極連接DC-DC電源控制器10的第一上管驅(qū)動(dòng)信號(hào)輸出引腳(即為UGATEl引腳)，第二 MOS管Q2的柵極連接DC-DC電源控制器10的第一下管驅(qū)動(dòng)信號(hào)輸出引腳(即為L(zhǎng)GATEl引腳)，第一MOS管Ql的源極和第二MOS管Q2的漏極之間的連接點(diǎn)連接DC-DC電源控制器10的第一過流檢測(cè)輸入引腳(SPPHASEl引腳)，第一電感LI的一端連接第一MOS管Ql的源極和第二MOS管Q2的漏極之間的連接點(diǎn)，第一電感LI的另一端分別連接中央處理器16和第一電容Cl的一端，第一電容