智能單元盒的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種智能化變電站的設(shè)備，尤其涉及一種智能單元盒。
【背景技術(shù)】
[0002]智能化變電站是數(shù)字化變電站的升級和發(fā)展，在數(shù)字化變電站的基礎(chǔ)上，結(jié)合智能電網(wǎng)的需求，對變電站自動(dòng)化技術(shù)進(jìn)行充實(shí)以實(shí)現(xiàn)智能化功能。但這種智能化變電站中所采用的設(shè)備均是分離元件，不方便用戶進(jìn)行設(shè)備的安裝。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型目的是一種智能單元盒，其將各分離元件進(jìn)行了集成，方便了用戶的使用。
[0004]本實(shí)用新型解決技術(shù)問題采用如下技術(shù)方案:一種智能單元盒，包括殼體、背板、A/D采樣插件和CPU插件；
[0005]所述背板設(shè)置于所述殼體內(nèi)，且所述背板上包括多個(gè)相互信號連接的LDVS接口，所述A/D采樣插件和CPU插件均插在所述背板的LVDS接口內(nèi)；且所述A/D采樣插件與所述CPU插件通過所述背板的LVDS接口實(shí)現(xiàn)信號連接。
[0006]可選的，所述A/D采樣插件包括處理器和與所述處理器信號連接的A/D轉(zhuǎn)換器、JTAG接口、存儲器、光纖接口和第一 LVDS接口 ；且所述A/D轉(zhuǎn)換器的第一 LVDS接口與所述背板的LVDS接口能實(shí)現(xiàn)信號的連接。
[0007]可選的，所述CPU插件包括DSP、ARM、FPGA和第二 LVDS接口 ；
[0008]所述FPGA分別信號連接于所述DSP和ARM ；
[0009]所述CPU插件的第二 LVDS接口與所述背板的LVDS接口能實(shí)現(xiàn)信號的連接。
[0010]可選的，所述CPU插件還包括與所述ARM信號連接的RJ45接口。
[0011]本實(shí)用新型具有如下有益效果:本實(shí)用新型通過在所述殼體內(nèi)設(shè)置背板，且所述背板上包括多個(gè)互相信號連接的LVDS接口，從而形成LVDS總線，此時(shí)可以將具有各種功能的插件，例如A/D采樣插件和CPU插件插設(shè)于所述背板的LVDS接口上，從而實(shí)現(xiàn)多個(gè)插件之間的互連，可見本實(shí)用新型的智能單元盒可以將多個(gè)具有分離功能的元件(板卡)集成于一個(gè)產(chǎn)品之內(nèi)，方便了用戶的使用。
【附圖說明】
[0012]圖1為本實(shí)用新型的智能單元盒的結(jié)構(gòu)示意圖；
[0013]圖2為本實(shí)用新型的A/D采集插件的電路結(jié)構(gòu)示意圖；
[0014]圖3為本實(shí)用新型的CPU插件的電路結(jié)構(gòu)示意圖；
[0015]圖中標(biāo)記不意為:1-殼體；2-背板；3_A/D米樣插件；31_處理器；32_A/D轉(zhuǎn)換器；33-JTAG接口 ；34_存儲器；35_光纖接口 ；36_第一LVDS接口 ；4_CPU插件；41_DSP ；42-ARM ；43-FPGA ；44-RJ45 接口；45-第二 LVDS 接口； 5-通訊接 P。
【具體實(shí)施方式】
[0016]下面結(jié)合實(shí)施例及附圖對本實(shí)用新型的技術(shù)方案作進(jìn)一步闡述。
[0017]實(shí)施例1
[0018]本實(shí)施例提供了一種智能單元盒，包括殼體1、背板2、A/D采樣插件3和CPU插件4。
[0019]所述殼體I為4U標(biāo)準(zhǔn)工控機(jī)箱，所述背板2固定于與所述殼體I內(nèi)，且所述背板2為電路板，其上設(shè)置有電源接口和多個(gè)互聯(lián)的通訊接口 5，所述通訊接口 5包括PCI接口、LDVS接口和PC1-104接口等，其它板卡可以通過所述通訊接口 5實(shí)現(xiàn)互連；優(yōu)選地，當(dāng)所述背板2采用LVDS接口時(shí)，形成LVDS總線；
[0020]所述A/D采樣插件3包括處理器31和與所述處理器31信號連接的A/D轉(zhuǎn)換器
32、JTAG接口 33、存儲器34、光纖接口 35和第一 LVDS接口 36 ;
[0021]所述處理器31為FPGA，以通過所述FPGA對所述A/D轉(zhuǎn)換器32進(jìn)行控制，并通過所述A/D采樣器32采集從外部輸入的12路模擬量；所述A/D轉(zhuǎn)換器32為8通道16位A/D轉(zhuǎn)換器，例如型號為ADC-AD7606的A/D轉(zhuǎn)換器，所述8通道16位A/D轉(zhuǎn)換器可以為多個(gè)，本實(shí)施例中，所述A/D轉(zhuǎn)換器32的數(shù)量優(yōu)選為3個(gè)；
[0022]所述JTAG接口 33用于對所述處理器31 (FPGA)內(nèi)的程序進(jìn)行下載和調(diào)試，且所述JTAG接口 33在下載模式進(jìn)行測試時(shí)可以采用EPCS4主動(dòng)串行模式；
[0023]所述存儲器34的型號為24LC08，其包括8Kbit的存儲空間，以供所述FPGA存儲程序和數(shù)據(jù)；
[0024]所述光纖接口 35包括與所述FPGA信號連接的OPF1412光纖發(fā)射接收模塊，所述FPGA通過所述OPF1412光纖發(fā)射接收模塊向外發(fā)送數(shù)據(jù)或者接收數(shù)據(jù)；
[0025]所述第一 LVDS接口 36與所述處理器31 (FPGA)信號連接，用于將所述FPGA所形成的FT3格式的數(shù)據(jù)包發(fā)送至所述CPU插件4 ;
[0026]所述CPU 插件 4 包括 DSP41、ARM42、FPGA43 和第二 LVDS 接口 45，所述 DSP41 可以是型號為TMS320C6467的控制器，所述ARM42為ARM9TDMI核心，所述ARM9上運(yùn)行Linux系統(tǒng)，所述DSP41核心作為備用；所述ARM42核心可以對所述智能單元盒進(jìn)行參數(shù)配置，并具有GOOSE通訊、日志記錄和對時(shí)等功能；
[0027]所述CPU插件4的FPGA43與所述DSP41和ARM42信號連接，用于接收所述DSP41所產(chǎn)生的GOOSE組幀，并通過與所述CPU插件4的FPAG43信號連接的光纖接口向外發(fā)送，所述CPU插件的FPGA43還接收所述ARM42所生成的對時(shí)修正指令和配置下發(fā)指令，并向外輸出；
[0028]所述ARM42還信號連接至RJ45接口 44，以通過所述RJ45接口 44實(shí)現(xiàn)對所述ARM核心的調(diào)試。
[0029]所述CPU插件的第二 LVDS接口 45與所述背板的LVDS接口能實(shí)現(xiàn)信號的連接，并使得所述CPU插件的。
[0030]本實(shí)施例中，優(yōu)選地，所述A/D采樣插件DC-DC變換模塊，其能將通過所述背板的電源接口所傳遞的5V直流電變換為1.2V、2.5V和3V的直流電，以將所述1.2V、2.5V、3V和5V的直流電供至所述A/D采樣插件上的不同的元器件。
[0031]以上實(shí)施例的先后順序僅為便于描述，不代表實(shí)施例的優(yōu)劣。
[0032]最后應(yīng)說明的是:以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本實(shí)用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實(shí)用新型各實(shí)施例技術(shù)方案的精神和范圍。
【主權(quán)項(xiàng)】
1.一種智能單元盒，其特征在于，包括殼體、背板、A/D采樣插件和CPU插件； 所述背板設(shè)置于所述殼體內(nèi)，且所述背板上包括多個(gè)相互信號連接的LDVS接口，所述A/D采樣插件和CPU插件均插在所述背板的LVDS接口內(nèi)；且所述A/D采樣插件與所述CPU插件通過所述背板的LVDS接口實(shí)現(xiàn)信號連接。
2.根據(jù)權(quán)利要求1所述的智能單元盒，其特征在于，所述A/D采樣插件包括處理器和與所述處理器信號連接的A/D轉(zhuǎn)換器、JTAG接口、存儲器、光纖接口和第一 LVDS接口 ；且所述A/D轉(zhuǎn)換器的第一 LVDS接口與所述背板的LVDS接口能實(shí)現(xiàn)信號的連接。
3.根據(jù)權(quán)利要求2所述的智能單元盒，其特征在于，所述CPU插件包括DSP、ARM、FPGA和第二 LVDS接口 ； 所述FPGA分別信號連接于所述DSP和ARM ； 所述CPU插件的第二 LVDS接口與所述背板的LVDS接口能實(shí)現(xiàn)信號的連接。
4.根據(jù)權(quán)利要求3所述的智能單元盒，其特征在于，所述CPU插件還包括與所述ARM信號連接的RJ45接口。
【專利摘要】本實(shí)用新型公開了一種智能單元盒，包括殼體、背板、A/D采樣插件和CPU插件。本實(shí)用新型通過在所述殼體內(nèi)設(shè)置背板，且所述背板上包括多個(gè)互相信號連接的LVDS接口，從而形成LVDS總線，此時(shí)可以將具有各種功能的插件，例如A/D采樣插件和CPU插件插設(shè)于所述背板的LVDS接口上，從而實(shí)現(xiàn)多個(gè)插件之間的互連，可見本實(shí)用新型的智能單元盒可以將多個(gè)具有分離功能的元件(板卡)集成于一個(gè)產(chǎn)品之內(nèi)，方便了用戶的使用。
【IPC分類】H05K7-14, H02J13-00
【公開號】CN204578214
【申請?zhí)枴緾N201520269949
【發(fā)明人】劉永猛, 楊春麗, 劉琳, 韓媛媛, 李建房, 魏冬, 張福彬, 續(xù)廣輝
【申請人】河北北恒電氣科技有限公司
【公開日】2015年8月19日
【申請日】2015年4月29日