一種基于fpga的全阻抗距離保護(hù)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種硬件算法實現(xiàn)方法，具體講涉及一種基于FPGA的全阻抗距離保 護(hù)方法。
【背景技術(shù)】
[0002] 距離保護(hù)是電力系統(tǒng)輸電網(wǎng)絡(luò)中應(yīng)用廣泛的保護(hù)方法。高壓輸電線路采用距離保 護(hù)作為線路主保護(hù)，超、特高壓輸電線路上采用距離保護(hù)作為線路的后備保護(hù)，有的線路還 采用距離縱聯(lián)保護(hù)作為超、特高壓線路主保護(hù)。全阻抗距離保護(hù)屬于距離保護(hù)應(yīng)用范圍較 多的一種，現(xiàn)有技術(shù)多以DSP為核心實現(xiàn)阻抗計算，該實現(xiàn)方式由于其自身結(jié)構(gòu)原因而存 在速度慢、效率低、啟動元件多和可靠性差等不足。

【發(fā)明內(nèi)容】

[0003] 針對現(xiàn)有技術(shù)的不足，本發(fā)明提出一種基于FPGA的全阻抗距離保護(hù)方法，利用 FPGA并行計算的優(yōu)勢，同時采用上位機(jī)定值匹配、移位乘除法、狀態(tài)機(jī)分時復(fù)用等技術(shù)，實 現(xiàn)了資源和速度的高效整合，既保證了動作時間的精度，又保證了動作的可靠性。提高運(yùn)算 速度，減少啟動元件、運(yùn)算量和硬件資源，提高繼保裝置中全阻抗距離保護(hù)動作的可靠性。 內(nèi)容有：全阻抗距離保護(hù)原理、算法設(shè)計（含上位機(jī)定值匹配、移位乘除法、狀態(tài)機(jī)分時復(fù) 用）和驗證。
[0004] 本發(fā)明的目的是采用下述技術(shù)方案實現(xiàn)的：
[0005] -種基于FPGA的全阻抗距離保護(hù)方法，其改進(jìn)之處在于，所述方法包括
[0006] (1)計算阻抗保護(hù)；
[0007] (2)采用上位機(jī)定值匹配；
[0008] (3)采用移位乘除法；
[0009] (4)采用狀態(tài)機(jī)分時復(fù)用；
[0010] (5)測試阻抗保護(hù)特性；
[0011] (6)進(jìn)行仿真測試。
[0012] 優(yōu)選的，所述步驟（1)包括計算相間距離保護(hù)阻抗和接地距離保護(hù)阻抗。
[0013] 進(jìn)一步地，所述相間距離保護(hù)為采用測量電壓為相間電壓，測量電流為相間電流， 反映相間短路、兩相接地短路和三相短路故障，測量阻抗為：
【主權(quán)項】
1. 一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述方法包括 (1) 計算阻抗保護(hù)； (2) 采用上位機(jī)定值匹配； (3) 采用移位乘除法； (4) 采用狀態(tài)機(jī)分時復(fù)用； (5) 測試阻抗保護(hù)特性； (6) 進(jìn)行仿真測試。
2. 如權(quán)利要求1所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述步驟 (1)包括計算相間距離保護(hù)阻抗和接地距離保護(hù)阻抗。
3. 如權(quán)利要求2所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述相間 距離保護(hù)為采用測量電壓為相間電壓，測量電流為相間電流，反映相間短路、兩相接地短路 和三相短路故障，測量阻抗為：
其中，Zml、Zm2、Zm3為AB相、BC相和CA相的相間阻抗測量值，化、匕、t>cSA、B、C三 相相電壓乂、4、4為A、B、C三相相電流； 以AB相為例，相間距離保護(hù)阻抗計算為：
其 中， Re-l'/{y』-Im, 4 -Im，L= / | .Re+.//,lm, 之=LRe+.//?_Im，UA_Re、UB_Re和UA_Im、UB_Im分別為A、B各相電壓的實部和虛部，IA_ Re、IB_Re和IA_Im、IB_Im分別為A、B各相電流的實部和虛部。
4. 如權(quán)利要求2所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述接地 距離保護(hù)為采用測量電壓為相電壓，測量電流為帶有零序電流補(bǔ)償?shù)南嚯娏?，反映單相?地故障、兩相接地故障和三相接地故障，測量阻抗為：
其中，Zml、Zm2、Zm3為A、B、C三相的接地阻抗測量值，氏、么、三相相電壓， /eSA、B、C三相相電流，為零序電流，K為反饋系數(shù)； 以A相為例，接地距離保護(hù)阻抗計算為： 令A(yù)= ，則有
其中，UA_Re和UA_Im為A相電壓的實部和虛部，IA_Re和IA_Im為A相電流的實部和虛 部，Ii_Re和Um為之電流的實部和虛部，即AWbRc+y/iJm。
5. 如權(quán)利要求1所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述步驟 (2) 包括采用算法邏輯與上位機(jī)定值擴(kuò)充或縮減倍率的方法實現(xiàn)，其中，倍率取2的整數(shù)倍 值或10的整數(shù)倍，在擴(kuò)充倍率時最大數(shù)字量不超過其運(yùn)算范圍，在縮減倍率時精度誤差范 圍小于0. 5%。
6. 如權(quán)利要求1所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述步驟 (3) 包括將運(yùn)算時2的倍數(shù)相關(guān)乘除法移位即可，包括上位機(jī)定值匹配時同時擴(kuò)充或縮減2 的倍數(shù)的運(yùn)算。
7. 如權(quán)利要求1所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述步驟 (4) 包括采用狀態(tài)機(jī)進(jìn)行分時復(fù)用，利用FPGA高速時鐘和并行計算特點(diǎn)，在不同時刻利用 同一個加法器、減法器或乘法器計算不同的邏輯功能，把得到的數(shù)據(jù)存到相應(yīng)的寄存器中， 提高硬件資源利用率。
8. 如權(quán)利要求1所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述步驟 (5) 包括測試距離保護(hù)的阻抗特性位對阻抗動作值測試，阻抗特性曲線只整定一組任意值 進(jìn)行整組測試； (5. 1)進(jìn)行電阻值、電抗值均測； (5. 2)進(jìn)行三相均測，接地距離和相間距離均測； (5.3)電阻值在0°角下測試，電抗值在90°角下測試。
9.如權(quán)利要求1所述的一種基于FPGA的全阻抗距離保護(hù)方法，其特征在于，所述步驟 (6) 包括根據(jù)相間阻抗和接地阻抗特性進(jìn)行仿真，電流電壓整定值和實時計算值為數(shù)字量， 計算誤差小于0.5%。
【專利摘要】本發(fā)明涉及一種基于FPGA的全阻抗距離保護(hù)方法，所述方法包括(1)計算阻抗保護(hù)；(2)采用上位機(jī)定值匹配；(3)采用移位乘除法；(4)采用狀態(tài)機(jī)分時復(fù)用；(5)測試阻抗保護(hù)特性；(6)進(jìn)行仿真測試。發(fā)明采用基于FPGA的硬件平臺，利用FPGA高速并行計算提高硬件保護(hù)邏輯的處理速度，保證動作的安全性和可靠性。采用基于FPGA的全阻抗距離保護(hù)硬件算法，減少正序、負(fù)序電壓和電流等啟動元件的判斷過程，實時計算并進(jìn)行邏輯判斷，進(jìn)一步保護(hù)繼保動作的可靠性。
【IPC分類】H02H7-26, G01R27-08
【公開號】CN104578010
【申請?zhí)枴緾N201510039323
【發(fā)明人】胡鵬飛, 袁玉湘, 屈志娟, 姜學(xué)平
【申請人】國家電網(wǎng)公司, 國網(wǎng)智能電網(wǎng)研究院, 國網(wǎng)浙江省電力公司
【公開日】2015年4月29日
【申請日】2015年1月27日