本實用新型涉及供電設(shè)備技術(shù)領(lǐng)域,具體涉及一種PoE供電設(shè)備。
背景技術(shù):
PoE供電是為基于IP的終端(例如IP電話機、無線局域網(wǎng)接入點AP、網(wǎng)絡(luò)攝像機等)傳輸數(shù)據(jù)信號的同時,還能為該類終端提供直流電,隨著PoE供電技術(shù)的成熟,PoE供電已普遍應(yīng)用在各個領(lǐng)域。
目前,滿足IEEE 802.3af/at標(biāo)準(zhǔn)的PoE供電因供電穩(wěn)定性不足,且最大輸出功率僅為30W,功率輸出穩(wěn)定性較差,對于監(jiān)控場合應(yīng)用的紅外高速球等類似設(shè)備,其工作環(huán)境惡劣、對供電可靠性要求極高、功率要求大,那么單憑標(biāo)準(zhǔn)的PoE供電,則不能滿足要求。
技術(shù)實現(xiàn)要素:
針對現(xiàn)有技術(shù)中的缺陷,本實用新型提供一種既能遵循IEEE 802.3af/at標(biāo)準(zhǔn),又能實現(xiàn)高于30W的PoE大功率供電輸出的PoE供電設(shè)備。
本實用新型是這樣實現(xiàn)的,一種PoE供電設(shè)備,所述PoE供電設(shè)備包括第一電源輸入端口和第二電源輸入端口;
所述第一電源輸入端口連接第一整流橋,所述第一整流橋的輸出端連接有隔離式電源轉(zhuǎn)換器,所述隔離式電源轉(zhuǎn)換器的輸出端連接雙冗余電壓輸出電路;
所述第二電源輸入端口連接第二整流橋,所述第二整流橋的輸出端連接有并聯(lián)連接的自適應(yīng)MOS管導(dǎo)通電路和標(biāo)準(zhǔn)PoE接口電路,所述自適應(yīng)MOS管導(dǎo)通電路和標(biāo)準(zhǔn)PoE接口電路的輸出端分別連接至非隔離電源轉(zhuǎn)換器,所述非隔離電源轉(zhuǎn)換器的輸出端連接所述雙冗余電壓輸出電路。
作為一種改進的方案,所述自適應(yīng)MOS管導(dǎo)通電路包括電壓檢測電路、光耦合電路和開關(guān)MOS管電路,所述光耦合電路包括發(fā)光二極管和光電三極管,所述開關(guān)MOS管電路包括第一NMOS管;
所述電壓檢測電路一端與所述第二整流橋的直流輸出正極端連接,另一端連接所述光耦合電路的發(fā)光二極管的陽極端,所述發(fā)光二極管的陰極端與所述第二整流橋的直流輸出負(fù)極端連接;
所述光耦合電路的光電三極管的集電極分別與所述第二整流橋的直流輸出正極端、所述第一NMOS管的柵極連接,所述第一NMOS管的源極與所述第二整流橋的直流輸出負(fù)極端連接,所述第一NMOS管的漏極接地,所述光電三極管的發(fā)射極與所述第二整流橋的直流輸出負(fù)極端連接。
作為一種改進的方案,所述電壓檢測電路包括串接的穩(wěn)壓二極管和第一電阻,所述穩(wěn)壓二極管的負(fù)極端與所述第二整流橋的直流輸出正極端連接,所述穩(wěn)壓二極管的正極端與所述第一電阻的一端連接,所述第一電阻的另一端連接所述發(fā)光二極管的陽極端。
作為一種改進的方案,所述第二整流橋的直流輸出正極和負(fù)極之間并聯(lián)有抗干擾電路和濾波電路;
所述抗干擾電路包括并聯(lián)在所述第二整流橋的直流輸出正極和負(fù)極之間的雙向TVS管;
所述濾波電路包括并聯(lián)在所述第二整流橋的直流輸出正極和負(fù)極之間的第一電容。
作為一種改進的方案,所述光電三極管的集電極與所述第一NMOS管的柵極之間依次設(shè)有第一電流節(jié)點、第二電流節(jié)點和第三電流節(jié)點,所述光電三極管的發(fā)射極與所述第一NMOS管的源極之間依次設(shè)有第四電流節(jié)點、第五電流節(jié)點和第六電流節(jié)點;
所述第一電流節(jié)點與所述第四電流節(jié)點之間的連接電路上設(shè)有第二電阻,所述第二電流節(jié)點與所述第五電流節(jié)點之間的連接電路上設(shè)有第二電容,所述第三電流節(jié)點與所述第六電流節(jié)點之間的連接電路上設(shè)有第三電容。
作為一種改進的方案,所述第一NMOS管的漏極與所述接地之間設(shè)有第七電流節(jié)點,所述第七電流節(jié)點與所述第六電流節(jié)點之間的連接電路上依次串接有第三電阻和第四電容。
作為一種改進的方案,所述雙冗余電壓輸出電路包括第一電感、第二電感、第一冗余芯片、第二冗余芯片和第三電感,所述第一冗余芯片和第二冗余芯片均設(shè)有引腳nFGD、引腳GND、引腳OFF、引腳IN、引腳GATE和引腳OUT;
所述第一電感的正極輸入端與所述隔離式電源轉(zhuǎn)換器的輸出端連接,所述第二電感的正極輸入端與所述非隔離電源轉(zhuǎn)換器的輸出端連接,所述第一電感和第二電感的負(fù)極輸入端均接地;
所述第一電感的正極輸出端、第二電感的正極輸出端分別連接所述第三電感的正極輸入端,所述第一電感的負(fù)極輸出端和第二電感的負(fù)極輸出端分別與所述第三電感的負(fù)極輸入端連接;
所述第一電感的正極輸出端與所述第三電感的正極輸入端之間依次設(shè)有第八電流節(jié)點、第九電流節(jié)點、第十電流節(jié)點和第十一電流節(jié)點,所述第八電流節(jié)點引出的線路連接至所述第一冗余芯片的引腳OFF,所述第九電流節(jié)點引出的線路連接至所述第一冗余芯片的引腳IN,所述第十電流節(jié)點引出的線路連接至所述第一冗余芯片的引腳OUT,所述第十一電流節(jié)點接地;
所述第二電感的正極輸出端與所述第三電感的正極輸入端之間依次設(shè)有第十二電流節(jié)點、第十三電流節(jié)點、第十四電流節(jié)點和第十五電流節(jié)點,所述第十二電流節(jié)點引出的線路連接至所述第二冗余芯片的引腳OFF,所述第十三電流節(jié)點引出的線路連接至所述第二冗余芯片的引腳IN,所述第十四電流節(jié)點引出的線路連接至所述第二冗余芯片的引腳OUT,所述第十五電流節(jié)點接地;
所述第九電流節(jié)點與所述第十電流節(jié)點之間設(shè)有第二NMOS管,所述第二NMOS管的源極與所述第九電流節(jié)點連接,所述第二NMOS管的漏極與所述第十電流節(jié)點連接,所述第二NMOS管的柵極與所述第一冗余芯片的引腳GATE連接;
所述第十三電流節(jié)點與所述第十四電流節(jié)點之間設(shè)有第三NMOS管,所述第三NMOS管的源極與所述第十三電流節(jié)點連接,所述第三NMOS管的漏極與所述第十四電流節(jié)點連接,所述第三NMOS管的柵極與所述第二冗余芯片的引腳GATE連接;
所述第三電感的正極輸出端和負(fù)極輸出端連接12V輸出端口。
作為一種改進的方案,所述第一電源輸入端口為RJ45連接器的線對1、2、3、6,所述第二電源輸入端口為RJ45連接器的線對4、5、7、8。
在本實用新型中,PoE供電設(shè)備包括第一電源輸入端口和第二電源輸入端口;第一電源輸入端口連接第一整流橋,第一整流橋的輸出端連接有隔離式電源轉(zhuǎn)換器,隔離式電源轉(zhuǎn)換器的輸出端連接雙冗余電壓輸出電路;第二電源輸入端口連接第二整流橋,第二整流橋的輸出端連接有并聯(lián)連接的自適應(yīng)MOS管導(dǎo)通電路和標(biāo)準(zhǔn)PoE接口電路,自適應(yīng)MOS管導(dǎo)通電路和標(biāo)準(zhǔn)PoE接口電路的輸出端分別連接至非隔離電源轉(zhuǎn)換器,非隔離電源轉(zhuǎn)換器的輸出端連接雙冗余電壓輸出電路,本PoE供電設(shè)備既遵循IEEE 802.3af/at標(biāo)準(zhǔn),又能實現(xiàn)高于30W的PoE大功率供電輸出,而且雙冗余電壓輸出電路的設(shè)計增強供電可靠性。
附圖說明
為了更清楚地說明本實用新型具體實施方式或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對具體實施方式或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹。在所有附圖中,類似的元件或部分一般由類似的附圖標(biāo)記標(biāo)識。附圖中,各元件或部分并不一定按照實際的比例繪制。
圖1是本實用新型提供的PoE供電設(shè)備的結(jié)構(gòu)示意圖;
圖2是本實用新型提供的自適應(yīng)MOS管導(dǎo)通電路的電路圖;
圖3是本實用新型提供的雙冗余電壓輸出電路的電路圖;
其中,1-第一電源輸入端口,2-第二電源輸入端口,3-第一整流橋,4-隔離式電源轉(zhuǎn)換器,5-雙冗余電壓輸出電路,6-第二整流橋,7-非隔離電源轉(zhuǎn)換器,8-自適應(yīng)MOS管導(dǎo)通電路,9-標(biāo)準(zhǔn)PoE接口電路,10-光耦合電路,11-發(fā)光二極管,12-光電三極管,13-第一NMOS管,14-穩(wěn)壓二極管,15-第一電阻,16-雙向TVS管,17-第一電容,18-第一電流節(jié)點,19-第二電流節(jié)點,20-第三電流節(jié)點,21-第四電流節(jié)點,22-第五電流節(jié)點,23-第六電流節(jié)點,24-第二電阻,25-第二電容,26-第三電容,27-第七電流節(jié)點,28-第三電阻,29-第四電容,30-第一電感,31-第二電感,32-第一冗余芯片,33-第二冗余芯片,34-第三電感,35-第八電流節(jié)點,36-第九電流節(jié)點,37-第十電流節(jié)點,38-第十一電流節(jié)點,39-第十二電流節(jié)點,40-第十三電流節(jié)點,41-第十四電流節(jié)點,42-第十五電流節(jié)點,43-第二NMOS管,44-第三NMOS管,45-電源輸出端口。
具體實施方式
下面將結(jié)合附圖對本實用新型技術(shù)方案的實施例進行詳細(xì)的描述。以下實施例僅用于更加清楚地說明本實用新型的技術(shù)方案,因此只作為示例,而不能以此來限制本實用新型的保護范圍。
圖1示出了本實用新型提供的PoE供電設(shè)備的結(jié)構(gòu)示意圖,為了便于說明,圖中僅給出了與本實用新型相關(guān)的部件。
該PoE供電設(shè)備包括第一電源輸入端口1和第二電源輸入端口2;
第一電源輸入端口1連接第一整流橋3,第一整流橋3的輸出端連接有隔離式電源轉(zhuǎn)換器4,隔離式電源轉(zhuǎn)換器4的輸出端連接雙冗余電壓輸出電路5;
第二電源輸入端口2連接第二整流橋6,第二整流橋6的輸出端連接有并聯(lián)連接的自適應(yīng)MOS管導(dǎo)通電路8和標(biāo)準(zhǔn)PoE接口電路9,自適應(yīng)MOS管導(dǎo)通電路8和標(biāo)準(zhǔn)PoE接口電路9的輸出端分別連接至非隔離電源轉(zhuǎn)換器7,非隔離電源轉(zhuǎn)換器7的輸出端連接雙冗余電壓輸出電路5,該雙冗余電壓輸出電路5連接電源輸出端口45,用于連接相應(yīng)的網(wǎng)絡(luò)設(shè)備。
在該實施例中,上述第一整流橋3和第二整流橋6的電路結(jié)構(gòu)為常規(guī)電路,可以采用圖2所示的自適應(yīng)MOS管導(dǎo)通電路8中左側(cè)的整流橋的電路,在此不用以限制本實用新型。
其中,上述第一電源輸入端口1為RJ45連接器的線對1、2、3、6,第二電源輸入端口2為RJ45連接器的線對4、5、7、8,該RJ45連接器的線對1、2、3、6和線對4、5、7、8用于接入網(wǎng)絡(luò)變壓器,在此不再贅述。
本實用新型的PoE供電設(shè)備不僅可以通過RJ45線對1.2.3.6標(biāo)準(zhǔn)PoE供電,還可以通過RJ45連接器的線對4.5.7.8標(biāo)準(zhǔn)PoE供電,實現(xiàn)大功率并聯(lián)輸出。當(dāng)PoE交換機采用PoE非標(biāo)時,也可通過RJ45連接器的線對4.5.7.8自適應(yīng)切換輸出,功率大小取決于PoE交換機。
上述自適應(yīng)MOS管導(dǎo)通電路8和標(biāo)準(zhǔn)PoE接口電路9為并聯(lián)電路,當(dāng)其中一路工作時,另一路則處于非導(dǎo)通狀態(tài),對于自適應(yīng)MOS管導(dǎo)通電路8的具體實現(xiàn)如下述電路所記載,對于標(biāo)準(zhǔn)PoE接口電路9,該標(biāo)準(zhǔn)PoE接口電路9具備現(xiàn)有常規(guī)PoE接口芯片的PoE偵測和分組的功能,實現(xiàn)標(biāo)準(zhǔn)30W的12V供電。
在該實施例中,上述自適應(yīng)MOS管導(dǎo)通電路8和標(biāo)準(zhǔn)PoE接口電路9的設(shè)計,使整個PoE供電的輸出功能增大,可以實現(xiàn)大于60W的供電,滿足特殊場合的供電需求,給用戶帶來的極大的便利,同時,上述雙冗余電壓輸出電路5的設(shè)置,提高了整個PoE供電設(shè)備的可靠性。
如圖2所示,自適應(yīng)MOS管導(dǎo)通電路8包括電壓檢測電路、光耦合電路10和開關(guān)MOS管電路,光耦合電路10包括發(fā)光二極管11和光電三極管12,開關(guān)MOS管電路包括第一NMOS管13;
電壓檢測電路一端與第二整流橋6的直流輸出正極端連接,另一端連接光耦合電路10的發(fā)光二極管11的陽極端,發(fā)光二極管11的陰極端與第二整流橋6的直流輸出負(fù)極端連接;
光耦合電路10的光電三極管12的集電極分別與第二整流橋6的直流輸出正極端、第一NMOS管13的柵極連接,第一NMOS管13的源極與第二整流橋6的直流輸出負(fù)極端連接,第一NMOS管13的漏極接地,光電三極管12的發(fā)射極與第二整流橋6的直流輸出負(fù)極端連接;
電壓檢測電路包括串接的穩(wěn)壓二極管14和第一電阻15,穩(wěn)壓二極管14的負(fù)極端與第二整流橋6的直流輸出正極端連接,穩(wěn)壓二極管14的正極端與第一電阻15的一端連接,第一電阻15的另一端連接發(fā)光二極管11的陽極端;
第二整流橋6的直流輸出正極和負(fù)極之間并聯(lián)有抗干擾電路和濾波電路;
抗干擾電路包括并聯(lián)在第二整流橋6的直流輸出正極和負(fù)極之間的雙向TVS管16;
濾波電路包括并聯(lián)在第二整流橋6的直流輸出正極和負(fù)極之間的第一電容17;
光電三極管12的集電極與第一NMOS管13的柵極之間依次設(shè)有第一電流節(jié)點18、第二電流節(jié)點19和第三電流節(jié)點20,光電三極管12的發(fā)射極與第一NMOS管13的源極之間依次設(shè)有第四電流節(jié)點21、第五電流節(jié)點22和第六電流節(jié)點23;
第一電流節(jié)點18與第四電流節(jié)點21之間的連接電路上設(shè)有第二電阻24,第二電流節(jié)點19與第五電流節(jié)點22之間的連接電路上設(shè)有第二電容25,第三電流節(jié)點20與第六電流節(jié)點23之間的連接電路上設(shè)有第三電容26;
第一NMOS管13的漏極與接地之間設(shè)有第七電流節(jié)點27,第七電流節(jié)點27與第六電流節(jié)點23之間的連接電路上依次串接有第三電阻28和第四電容29。
其中,該第一NMOS管13的型號均采用DTU30N10/30A。
在該實施例中,依據(jù)PoE標(biāo)準(zhǔn)電壓供電36-57V之間的特性,上述電壓檢測電路實現(xiàn)對RJ45連接器的線對4、5、7、8的識別,當(dāng)采用PoE標(biāo)準(zhǔn)供電時,該電壓檢測電路的穩(wěn)壓二極管14導(dǎo)通,導(dǎo)通后的穩(wěn)壓二極管14使發(fā)光二極管11點亮,點亮后的發(fā)光二極管11使光電三極管12導(dǎo)通,該光電三極管12的導(dǎo)通迫使VGS電壓為低電壓,該第一NMOS管13截止;供電電壓智能從上述標(biāo)準(zhǔn)PoE接口電路9通過,遵循標(biāo)準(zhǔn)的PoE偵測等原則,在此不再贅述;
當(dāng)RJ45連接器的線對4、5、7、8為非標(biāo)準(zhǔn)強電供電時,穩(wěn)壓二極管14不導(dǎo)通,致使發(fā)光二極管11不點亮,從而使光電三極管12不能拉低VGS電壓,第一NMOS管13延時導(dǎo)通,而標(biāo)準(zhǔn)PoE接口電路9中的檢測電阻為檢測到供電設(shè)備,無法導(dǎo)通。
在該實施例中,上述第三電阻和第四電容,結(jié)合該第一NMOS管13,形成緩啟動電路,目的在于錯開PoE的上電時序方波偵測要求,延時時間為1秒。
在本實用新型中,雙冗余電壓輸出電路5包括第一電感30、第二電感31、第一冗余芯片32、第二冗余芯片33和第三電感34,第一冗余芯片32和第二冗余芯片33均設(shè)有引腳nFGD、引腳GND、引腳OFF、引腳IN、引腳GATE和引腳OUT;
第一電感30的正極輸入端與隔離式電源轉(zhuǎn)換器4的輸出端連接,第二電感31的正極輸入端與非隔離電源轉(zhuǎn)換器7的輸出端連接,第一電感30和第二電感31的負(fù)極輸入端均接地;
第一電感30的正極輸出端、第二電感31的正極輸出端分別連接第三電感34的正極輸入端,第一電感30的負(fù)極輸出端和第二電感31的負(fù)極輸出端分別與第三電感34的負(fù)極輸入端連接;
第一電感30的正極輸出端與第三電感34的正極輸入端之間依次設(shè)有第八電流節(jié)點35、第九電流節(jié)點36、第十電流節(jié)點37和第十一電流節(jié)點38,第八電流節(jié)點35引出的線路連接至第一冗余芯片32的引腳OFF,第九電流節(jié)點36引出的線路連接至第一冗余芯片32的引腳IN,第十電流節(jié)點37引出的線路連接至第一冗余芯片32的引腳OUT,第十一電流節(jié)點38接地;
第二電感31的正極輸出端與第三電感34的正極輸入端之間依次設(shè)有第十二電流節(jié)點39、第十三電流節(jié)點40、第十四電流節(jié)點41和第十五電流節(jié)點42,第十二電流節(jié)點39引出的線路連接至第二冗余芯片33的引腳OFF,第十三電流節(jié)點40引出的線路連接至第二冗余芯片33的引腳IN,第十四電流節(jié)點41引出的線路連接至第二冗余芯片33的引腳OUT,第十五電流節(jié)點42接地;
第九電流節(jié)點36與第十電流節(jié)點37之間設(shè)有第二NMOS管43,第二NMOS管43的源極與第九電流節(jié)點36連接,第二NMOS管43的漏極與第十電流節(jié)點37連接,第二NMOS管43的柵極與第一冗余芯片32的引腳GATE連接;
第十三電流節(jié)點40與第十四電流節(jié)點41之間設(shè)有第三NMOS管44,第三NMOS管44的源極與第十三電流節(jié)點40連接,第三NMOS管44的漏極與第十四電流節(jié)點41連接,第三NMOS管44的柵極與第二冗余芯片33的引腳GATE連接;
第三電感34的正極輸出端和負(fù)極輸出端連接12V輸出端口。
其中,該第一冗余芯片32和第二冗余芯片33為LM5050芯片,該第二NMOS管和第三NMOS管的型號均采用30N10。
在該實施例中,上述RJ45連接器的線對1、2、3、6和RJ45連接器的線對4、5、7、8產(chǎn)生的直流供電冗余輸出,當(dāng)其中一路損壞時,另一路冗余電路無縫銜接,接入工作。同時也能確保大功率雙通道輸出。
而且,在該雙冗余電壓輸出電路5中,該第二冗余芯片33與第三NMOS管組成的電路提供一個極低電阻抗路徑,替代NMOS管中0.2-0.7V壓差的二極管,適合大功率供電需求。
在本實用新型中,上述第一整流橋3、第二整流橋6、隔離式電源轉(zhuǎn)換器4、非隔離電源轉(zhuǎn)換器7的電路和結(jié)構(gòu)采用現(xiàn)有常規(guī)的技術(shù)即可,在此不再贅述。
在本實用新型中,PoE供電設(shè)備包括第一電源輸入端口1和第二電源輸入端口2;第一電源輸入端口1連接第一整流橋3,第一整流橋3的輸出端連接有隔離式電源轉(zhuǎn)換器4,隔離式電源轉(zhuǎn)換器4的輸出端連接雙冗余電壓輸出電路5;第二電源輸入端口2連接第二整流橋6,第二整流橋6的輸出端連接有并聯(lián)連接的自適應(yīng)MOS管導(dǎo)通電路8和標(biāo)準(zhǔn)PoE接口電路9,自適應(yīng)MOS管導(dǎo)通電路8和標(biāo)準(zhǔn)PoE接口電路9的輸出端分別連接至非隔離電源轉(zhuǎn)換器7,非隔離電源轉(zhuǎn)換器7的輸出端連接雙冗余電壓輸出電路5,本PoE供電設(shè)備既遵循IEEE 802.3af/at標(biāo)準(zhǔn),又能實現(xiàn)高于30W的PoE大功率供電輸出,而且雙冗余電壓輸出電路5的設(shè)計增強供電可靠性。
最后應(yīng)說明的是:以上各實施例僅用以說明本實用新型的技術(shù)方案,而非對其限制;盡管參照前述各實施例對本實用新型進行了詳細(xì)的說明,本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改,或者對其中部分或者全部技術(shù)特征進行等同替換;而這些修改或者替換,并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型各實施例技術(shù)方案的范圍,其均應(yīng)涵蓋在本實用新型的權(quán)利要求和說明書的范圍當(dāng)中。