一種基于dsp和fpga架構(gòu)的光纖差動保護(hù)主控系統(tǒng)的制作方法
【專利摘要】本實用新型公開了一種基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，包括數(shù)據(jù)處理模塊和光纖通道處理模塊，數(shù)據(jù)處理模塊包括控制器、A/D采樣模塊、總線接口模塊、開入量采集模塊、繼電器輸出模塊，光纖通道處理模塊包括FPGA、光纖信號接口模塊和時鐘模塊，控制器分別與A/D采樣模塊、總線接口模塊、FPGA相連，所述開入量采集模塊、繼電器輸出模塊分別與總線接口模塊相連，光纖信號接口模塊、時鐘模塊與FPGA相連。本實用新型設(shè)有光纖通道處理模塊，由光纖通道處理模塊完成光纖通道的高級數(shù)據(jù)鏈路編解碼，提高了系統(tǒng)的整體性能，滿足了現(xiàn)行電力自動化監(jiān)控保護(hù)裝置中光纖差動保護(hù)的要求。
【專利說明】—種基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種繼電保護(hù)裝置，特別涉及一種基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)。

【背景技術(shù)】
[0002]隨著光纖通信技術(shù)、繼電保護(hù)技術(shù)的迅速發(fā)展，光纖等通信設(shè)備的成本也逐漸下降，電力通信網(wǎng)絡(luò)的發(fā)展和普及為光纖差動保護(hù)的大規(guī)模應(yīng)用提供了充足的通道資源。光纖差動保護(hù)具有安全可靠、靈敏度高、動作速度快、不受系統(tǒng)振蕩影響等優(yōu)點，在IlOkV及以下等級的電網(wǎng)中得到了廣泛的應(yīng)用。
[0003]但是常規(guī)中、低壓等級的繼電保護(hù)裝置的設(shè)計中，主控系統(tǒng)的CPU負(fù)責(zé)數(shù)據(jù)采集、計算及邏輯處理，沒有更多的資源去處理光纖通道的數(shù)據(jù)編解碼任務(wù)，即使有部分生產(chǎn)廠家裝置采用主CPU完成以上功能，往往采取的是降低采樣通道數(shù)據(jù)量的措施，如用間隔傳送計算結(jié)果替換實時采樣數(shù)據(jù)，這樣因為缺乏準(zhǔn)確的實時數(shù)據(jù)，無法加載一些優(yōu)化的保護(hù)算法，降低了裝置的整體性能。


【發(fā)明內(nèi)容】

[0004]為了解決上述技術(shù)問題，本實用新型提供一種結(jié)構(gòu)簡單、整體性能好的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)。
[0005]本實用新型解決上述問題的技術(shù)方案是:一種基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，包括數(shù)據(jù)處理模塊和光纖通道處理模塊，所述數(shù)據(jù)處理模塊包括控制器、A/D采樣模塊、總線接口模塊、開入量采集模塊、繼電器輸出模塊，所述光纖通道處理模塊包括FPGA、光纖信號接口模塊和時鐘模塊，所述控制器分別與A/D采樣模塊、總線接口模塊、FPGA相連，所述開入量采集模塊、繼電器輸出模塊分別與總線接口模塊相連，所述光纖信號接口模塊、時鐘模塊與FPGA相連。
[0006]上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述數(shù)據(jù)處理模塊還包括人機(jī)交互模塊，所述人機(jī)交互模塊與總線接口模塊相連。
[0007]上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述數(shù)據(jù)處理模塊還包括第一存儲模塊，所述第一存儲模塊與控制器相連。
[0008]上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述第一存儲模塊包括Flash存儲器和SDRAM存儲器，所述Flash存儲器、SDRAM存儲器分別與控制器相連。
[0009]上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述光纖通道處理模塊還包括第二存儲模塊，所述第二存儲模塊與FPGA相連。
[0010]上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述總線接口模塊包括SPI 接口和 RS232 接口。
[0011 ] 上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述光纖通道處理模塊還包括B碼接口，所述B碼接口與FPGA相連。
[0012]上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述控制器的主芯片采用TMS320F28335。
[0013]上述基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)中，所述FPGA的主芯片采用EP3C10E144A7。
[0014]本實用新型的有益效果在于:本實用新型設(shè)有光纖通道處理模塊，由光纖通道處理模塊中的FPGA控制光纖信號接口模塊中光纖信號的收發(fā)，完成光纖通道的高級數(shù)據(jù)鏈路編解碼，另外本實用新型在現(xiàn)有光纖差動保護(hù)系統(tǒng)的基礎(chǔ)上擴(kuò)展了開入量采集模塊、繼電器輸出模塊及人機(jī)交互模塊，提高了系統(tǒng)的整體性能，滿足了現(xiàn)行電力自動化監(jiān)控保護(hù)裝置中光纖差動保護(hù)的要求。

【專利附圖】

【附圖說明】
[0015]圖1為本實用新型的結(jié)構(gòu)框圖。
[0016]圖2為圖1中控制器主芯片的電路圖。
[0017]圖3為圖1中控制器的隔離驅(qū)動電路圖。
[0018]圖4為圖1中FPGA主芯片的電路圖。
[0019]圖5為圖1中時鐘模塊的電路圖。
[0020]圖6為圖1中第二存儲模塊的電路圖。

【具體實施方式】
[0021]下面結(jié)合附圖和實施例對本實用新型作進(jìn)一步的說明。
[0022]如圖1所示，本實用新型包括數(shù)據(jù)處理模塊I和光纖通道處理模塊2，所述數(shù)據(jù)處理模塊I包括控制器、第一存儲模塊、A/D采樣模塊、總線接口模塊、開入量采集模塊、繼電器輸出模塊、人機(jī)交互模塊，所述控制器分別與A/D采樣模塊、總線接口模塊、第一存儲模塊相連，所述開入量采集模塊、繼電器輸出模塊、人機(jī)交互模塊分別與總線接口模塊相連。
[0023]如圖2所示，控制器的主芯片采用TI公司的TMS320F28335芯片，內(nèi)帶浮點協(xié)處理器，有效提高了處理能力，所述數(shù)據(jù)處理模塊I的輸入電壓為5V，采用TPS62124芯片將輸入電壓轉(zhuǎn)換為3.3V供給控制器，以LMR10510穩(wěn)壓電源提供內(nèi)核工作的1.8V電壓。
[0024]所述第一存儲模塊包括512K外部Flash存儲器和512K外部SDRAM存儲器，F(xiàn)lash存儲器用于存放如錄波信息、SOE信息等需要掉電保存的較大容量數(shù)據(jù)，確保其在傳送到人機(jī)交互模塊進(jìn)行集中存儲前不會丟失。系統(tǒng)及用戶數(shù)據(jù)、堆棧均位于SDRAM存儲器中。Flash存儲器和SDRAM存儲器為數(shù)據(jù)管理提供功能強(qiáng)大的平臺。
[0025]A/D采樣模塊擴(kuò)展了 16個模擬量采集通道，交流信號首先通過0P07負(fù)反饋電路進(jìn)行濾波，然后由3片ADG409BR進(jìn)行電子開關(guān)切換，將16路信號分時接入AD7656采樣芯片的6個輸入端口，完成本地的模擬量采集，AD7656將轉(zhuǎn)化的數(shù)字信號結(jié)果送入控制器。
[0026]所述總線接口模塊包括SPI接口和RS232接口，如圖3所示，數(shù)據(jù)處理模塊I通過SN74LVC4245A芯片對SPI接口進(jìn)行驅(qū)動隔離，實現(xiàn)5V與3.3V端口電壓的轉(zhuǎn)換，控制器經(jīng)總線接口模塊連接開入量采集模塊和繼電器輸出模塊，可以控制采集32位開入信號，同時驅(qū)動16路繼電器的開出信號，數(shù)據(jù)處理模塊I通過自帶的RS232接口，將包括實時數(shù)據(jù)、設(shè)定值、SOE信息、錄波信息等傳送到人機(jī)交互模塊，人機(jī)交互模塊完成顯示及對外通訊的功能；同時也接受外部的控制指令，實現(xiàn)人機(jī)交互功能。
[0027]光纖通道處理模塊2包括FPGA、B碼接口、光纖信號接口模塊、第二存儲模塊和時鐘模塊，所述光纖信號接口模塊、B碼接口、時鐘模塊、第二存儲模塊分別與FPGA相連，F(xiàn)PGA與控制器相連。
[0028]如圖4所示，F(xiàn)PGA主芯片采用ALTRA公司的EP3C10E144A7芯片，由專門的TPS62140電源芯片提供+1.2V的內(nèi)核工作電源。
[0029]如圖5所示，所述時鐘模塊的主芯片采用DS1306EN，DS1306EN時鐘芯片作為系統(tǒng)自帶的時鐘源，光纖通道處理模塊2同時可以通過B碼接口接收外部的秒脈沖和B碼對時信號，并通過解析得到同步時鐘，為整個系統(tǒng)提供精確地時鐘基準(zhǔn)。
[0030]如圖6所示，第二存儲模塊為片外寄存器EPCS16SI8N，F(xiàn)PGA的代碼存儲在片外寄存器EPCS16SI8N中，在裝置上電或復(fù)位時，從該寄存器加載配置信息，然后在FPGA芯片中運行。
[0031]光纖信號接口模塊采用兩個1550nm的光收發(fā)器，滿足120kM超遠(yuǎn)距離傳輸，構(gòu)圖成兩路光纖通訊收發(fā)回路。
【權(quán)利要求】
1.一種基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:包括數(shù)據(jù)處理模塊和光纖通道處理模塊，所述數(shù)據(jù)處理模塊包括控制器、A/D采樣模塊、總線接口模塊、開入量采集模塊、繼電器輸出模塊，所述光纖通道處理模塊包括FPGA、光纖信號接口模塊和時鐘模塊，所述控制器分別與A/D采樣模塊、總線接口模塊、FPGA相連，所述開入量采集模塊、繼電器輸出模塊分別與總線接口模塊相連，所述光纖信號接口模塊、時鐘模塊與FPGA相連。
2.如權(quán)利要求1所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述數(shù)據(jù)處理模塊還包括人機(jī)交互模塊，所述人機(jī)交互模塊與總線接口模塊相連。
3.如權(quán)利要求1所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述數(shù)據(jù)處理模塊還包括第一存儲模塊，所述第一存儲模塊與控制器相連。
4.如權(quán)利要求3所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述第一存儲模塊包括Flash存儲器和SDRAM存儲器，所述Flash存儲器、SDRAM存儲器分別與控制器相連。
5.如權(quán)利要求1所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述光纖通道處理模塊還包括第二存儲模塊，所述第二存儲模塊與FPGA相連。
6.如權(quán)利要求1所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述總線接口模塊包括SPI接口和RS232接口。
7.如權(quán)利要求1所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述光纖通道處理模塊還包括B碼接口，所述B碼接口與FPGA相連。
8.如權(quán)利要求1所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述控制器的主芯片采用TMS320F28335。
9.如權(quán)利要求1所述的基于DSP和FPGA架構(gòu)的光纖差動保護(hù)主控系統(tǒng)，其特征在于:所述FPGA的主芯片采用EP3C10E144A7。
【文檔編號】H02H1/00GK204030543SQ201420487532
【公開日】2014年12月17日 申請日期:2014年8月27日 優(yōu)先權(quán)日:2014年8月27日
【發(fā)明者】張志峰, 苗洪雷, 羅虎 申請人:華自科技股份有限公司