抗瞬態(tài)沖擊的漏電保護集成電路內部偏置電路的制作方法
【專利摘要】本發(fā)明涉及集成電路設計領域，具體為一種可以抵御瞬間高脈沖電壓、電流沖擊的抗瞬態(tài)沖擊的漏電保護集成電路內部偏置電路，包括供電電路和基準偏置電路兩部分，所述供電電路是由穩(wěn)壓二極管和高壓瞬態(tài)瀉放回路組成，電路中電壓逐漸增大，當達到VD1+VD2+VD3的串聯擊穿電壓時，電壓繼續(xù)增大，則功率管VN2開始導通，多余的電流將通過此功率管瀉放，從而增強了電路抗沖擊能力；基準偏置電路是由一個恒流器件及VN4、VN5、VN3、R4組成的電流電源共同組成。
【專利說明】抗瞬態(tài)沖擊的漏電保護集成電路內部偏置電路

【技術領域】
[0001]本發(fā)明涉及集成電路設計領域，具體為一種抗瞬態(tài)沖擊的漏電保護集成電路內部偏置電路。

【背景技術】
[0002]傳統(tǒng)的漏電保護集成電路的結構中包括了供電部分和基準偏置電路部分。所述供電部分由一個電阻和多個穩(wěn)壓二極管串聯組成，當電路中有瞬間脈沖高電壓沖擊時，電路僅僅是通過穩(wěn)壓管反向瀉放來應對，抗沖擊能力較弱；所述基準偏置電路部分是由一個簡單的穩(wěn)壓管加三極管組成，此種電路對電壓十分敏感，因而電路穩(wěn)定性較弱。
[0003]隨著國內外家用電器的使用越來越普遍，電網上的瞬態(tài)沖擊和其它干擾信號越來越多，尤其是感性負載產生的高壓脈沖嚴重污染電網，同時對漏電保護電路或漏電保護開關形成威脅，嚴重的可使得漏電保護集成電路損壞從而引起漏電保護開關失效，導致人員的觸電事故。


【發(fā)明內容】

[0004]針對現有技術中的問題，本發(fā)明提供一種可以抵御瞬間高脈沖電壓、電流沖擊的抗瞬態(tài)沖擊的漏電保護集成電路內部偏置電路。
[0005]為了達到上述目的，本發(fā)明的技術方案是:一種抗瞬態(tài)沖擊的漏電保護集成電路，包括供電電路和基準偏置電路兩部分。所述供電電路是由穩(wěn)壓二極管和高壓瞬態(tài)瀉放回路組成，電路中電壓逐漸增大，當達到VD1+VD2+VD3的串聯擊穿電壓時，電壓繼續(xù)增大，則功率管VN2開始導通，多余的電流將通過此功率管瀉放，從而增強了電路抗沖擊能力；基準偏置電路是由一個恒流器件及VN4、VN5、VN3、R4組成的電流電源共同組成，
[0006]根據上述方案可以看出本發(fā)明具有如下優(yōu)點:此種設計采用了抑制電源變化的方式，從而增強了電路的穩(wěn)定性，供電電路由穩(wěn)壓二極管和高壓瞬態(tài)瀉放回路組成，增強了電路抗瞬間沖擊能力，偏置基準電路設計中采用了抑制電源變化的方式，JFET起到了一個恒流器件的作用，VN4、VN5、VN3、R4組成的電流源對電源的波動進行了對數衰減，增強了電路的穩(wěn)定性，綜上所訴，新的漏電保護集成電路不但抗瞬間沖擊能力增強，而且電路對電源波動的反應小，增強了電路的穩(wěn)定性。

【專利附圖】

【附圖說明】
[0007]附圖1為傳統(tǒng)的抗瞬態(tài)沖擊能力弱的漏電保護集成電路內部偏置電路的電路圖。
[0008]附圖2為本發(fā)明的抗瞬態(tài)沖擊的漏電保護集成電路內部偏置電路的電路圖。

【具體實施方式】
[0009]下面結合附圖和實施例對本發(fā)明進行進一步說明。
[0010]一種抗瞬態(tài)沖擊的漏電保護集成電路，包括供電電路和基準偏置電路兩部分。所述供電電路是由穩(wěn)壓二極管和高壓瞬態(tài)瀉放回路組成，電路中電壓逐漸增大，當達到VD1+VD2+VD3的串聯擊穿電壓時，電壓繼續(xù)增大，則功率管VN2開始導通，多余的電流將通過此功率管瀉放，從而增強了電路抗沖擊能力；基準偏置電路是由一個恒流器件及VN4、VN5、VN3、R4組成的電流電源共同組成，此種設計采用了抑制電源變化的方式，從而增強了電路的穩(wěn)定性。
[0011]如圖2，VR1、VD1、VD2、VD3、VN2、VR2組成穩(wěn)壓源及高壓瞬態(tài)電流瀉放回路。
[0012]工作原理如下:當P8(電路電源)電流增大(通過串聯功率電阻從交流電網供電)，P8的電位逐漸升高，當達到VD1+VD2+VD3串聯后的擊穿電壓時，P8腳開始穩(wěn)壓在22V附件，這時如果電流繼續(xù)上升，則功率管VN2開始導通，多余電流將通過此功率管瀉放，使PIN8基本穩(wěn)壓在22V左右。
[0013]如圖1所示，傳統(tǒng)的漏電保護集成電路唯一電流瀉放通道為穩(wěn)壓管反向瀉放，相對新的改進圖2中的VN2瀉放能力，差距較大，由于功率管VN2過流能力很大，在10mA以上，因而相對于傳統(tǒng)的設計方式，新的設計具有更強的電流瀉放能力。
[0014]當電網電壓波動時，尤其在很高的電網電壓時，供電端PIN8點電位上升很快，從而影響電路的穩(wěn)定性。而新的設計保證了在電網電壓很高時，PIN8的電位上升不多(多余電流被瀉放到地)，因而增強了電路的穩(wěn)定性。
[0015]同時，圖2中的偏置電流基準設計中采用了抑制電源變化的方式，JFET起到了一個恒流器件的作用，VN4、VN5、VN3、R4組成的電流源對電源的波動進一步做了對數衰減。
[0016]基于以上設計，電路對電源的波動反應很小，也即電網電壓的波動基本不影響器件工作漏電觸發(fā)靈敏度。
[0017]相對來說，傳統(tǒng)如圖1內部偏置電路設計方式較簡單，觸發(fā)靈敏度對電網電壓敏感。
[0018]可以理解的是，以上關于本發(fā)明的具體描述，僅用于說明本發(fā)明而并非受限于本發(fā)明實施例所描述的技術方案，本領域的普通技術人員應當理解，仍然可以對本發(fā)明進行修改或等同替換，以達到相同的技術效果；只要滿足使用需要，都在本發(fā)明的保護范圍之內。
【權利要求】
1.一種抗瞬態(tài)沖擊的漏電保護集成電路，包括供電電路和基準偏置電路兩部分，所述供電電路是由穩(wěn)壓二極管和高壓瞬態(tài)瀉放回路組成，電路中電壓逐漸增大，當達到VD1+VD2+VD3的串聯擊穿電壓時，電壓繼續(xù)增大，則功率管VN2開始導通，多余的電流將通過此功率管瀉放，從而增強了電路抗沖擊能力；基準偏置電路是由一個恒流器件及VN4、VN5、VN3、R4組成的電流電源共同組成。
【文檔編號】H02H1/04GK104466884SQ201410844181
【公開日】2015年3月25日 申請日期:2014年12月30日 優(yōu)先權日:2014年12月30日
【發(fā)明者】王開 申請人:無錫展芯微電子有限公司