一種縱聯(lián)通道傳輸裝置制造方法
【專利摘要】本發(fā)明公開了一種縱聯(lián)通道傳輸裝置，包括依次連接保護(hù)CPU、ARM芯片、FPGA編碼模塊和通道模塊。本發(fā)明通過ARM芯片和FPGA編碼模塊組合使用，相較與現(xiàn)有的縱聯(lián)通道傳輸裝置能夠完成更為復(fù)雜、更為大的工作量；并且更加靈活；本發(fā)明的傳輸是基于G00SE報(bào)文，采用IEC61850規(guī)約，產(chǎn)品通用性、可替代性更強(qiáng)，有效的解決了不具備互換性的問題。
【專利說明】一種縱聯(lián)通道傳輸裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種縱聯(lián)通道傳輸裝置，屬于電力系統(tǒng)自動化【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002] 輸電線路的縱聯(lián)方向（距離/零序）保護(hù)和分相電流差動保護(hù)都需要借助通信通 道來構(gòu)成全線速動保護(hù)，目前常用的是電力載波通道和和光纖通道。雖然上述的縱聯(lián)保護(hù) 在常規(guī)的兩端線路上使用性能優(yōu)良穩(wěn)定，但也都有各自的缺點(diǎn)。載波通道直接通過高壓輸 電線路傳送高頻電流，因此高壓輸電線路就成了載波通道干擾的主要來源。高壓輸電線路 的電暈、短路、開關(guān)操作等都會不同程度上對縱聯(lián)保護(hù)造成干擾。目前縱聯(lián)保護(hù)也有采用光 纖通道傳輸信號，光纖通道具有優(yōu)異的干擾能力，但是各個保護(hù)制造廠家都采用私有協(xié)議 傳輸報(bào)文，導(dǎo)致線路兩側(cè)的保護(hù)裝置不具備互換性，兩個變電站之間同一條線路兩側(cè)只能 使用同一個廠家縱聯(lián)保護(hù)裝置。


【發(fā)明內(nèi)容】

[0003] 為了解決上述技術(shù)問題，本發(fā)明提供了一種縱聯(lián)通道傳輸裝置。
[0004] 為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案是： 一種縱聯(lián)通道傳輸裝置，包括依次連接保護(hù)CPU、ARM芯片、FPGA編碼模塊和通道模塊； 所述保護(hù)CPU利用輸電線路的電流值、輸電線路的電壓值以及斷路器開關(guān)量進(jìn)行計(jì)算，實(shí) 時(shí)計(jì)算出輸電線路的三相阻抗，通過三相阻抗判別出故障相，將判別出的故障相別作為開 關(guān)量信號發(fā)送給ARM芯片；接收并解析配置文件GOOSE, xml，將解析出的配置信息發(fā)送給 ARM芯片；接收ARM芯片發(fā)送的對側(cè)開關(guān)量，按照對側(cè)開關(guān)量與本側(cè)開關(guān)量之間的關(guān)系判別 區(qū)內(nèi)故障或區(qū)外故障；所述ARM芯片接收保護(hù)CPU發(fā)送的開關(guān)量信號以及配置信息，將開關(guān) 量信號和配置信息發(fā)送給FPGA編碼模塊；接收FPGA編碼模塊發(fā)送的對側(cè)開關(guān)量，并將對側(cè) 變電站的開關(guān)量發(fā)送給保護(hù)CPU ;所述FPGA編碼模塊接收ARM芯片發(fā)送的開關(guān)量信號以及 配置信息，并根據(jù)配置信息對開關(guān)量信號進(jìn)行GOOSE報(bào)文編碼，將GOOSE報(bào)文發(fā)送給通道模 塊；接收通道模塊發(fā)送的對側(cè)G00SE報(bào)文，對對側(cè)G00SE報(bào)文進(jìn)行解析獲得對側(cè)開關(guān)量，并 將對側(cè)開關(guān)量發(fā)送給ARM芯片；所述通道模塊接收FPGA編碼模塊發(fā)送的G00SE報(bào)文，并將 G00SE報(bào)文發(fā)送給對側(cè)縱聯(lián)通道傳輸裝置的通道模塊；接收對側(cè)縱聯(lián)通道傳輸裝置的通道 模塊發(fā)送的對側(cè)G00SE報(bào)文，并將對側(cè)G00SE報(bào)文發(fā)送給FPGA編碼模塊。
[0005] 所述FPGA編碼模塊和通道模塊之間傳輸?shù)腉00SE報(bào)文采用IEC61850標(biāo)準(zhǔn)協(xié)議的 G00SE報(bào)文規(guī)范。
[0006] 所述通道模塊為光電模塊。
[0007] 所述配置文件GOOSE, xml規(guī)定了所述縱聯(lián)通道傳輸裝置訂閱和發(fā)布的格式、信息 與虛端子映射關(guān)系、各收發(fā)與通道模塊各端口中的配置關(guān)系。
[0008] 所述保護(hù)CPU與ARM芯片之間通過高速總線HDLC連接。
[0009] 所述FPGA編碼模塊在解析對側(cè)G00SE報(bào)文之前，先對對側(cè)G00SE報(bào)文進(jìn)行判斷， 如果為預(yù)期的報(bào)文則進(jìn)行解析，如果不是則舍棄。
[0010] 本發(fā)明所達(dá)到的有益效果：1、本發(fā)明通過ARM芯片和FPGA編碼模塊組合使用，相 交與現(xiàn)有的縱聯(lián)通道傳輸裝置能夠完成更為復(fù)雜、更為大的工作量；并且更加靈活；2、本 發(fā)明的傳輸是基于GOOSE報(bào)文，采用IEC 61850規(guī)約，產(chǎn)品通用性、可替代性更強(qiáng)，有效的解 決了不具備互換性的問題；3、本發(fā)明為兩個以上變電站通信互聯(lián)奠定了基礎(chǔ)，可在此基礎(chǔ) 上進(jìn)一步展開類多端縱聯(lián)保護(hù)等研究。

【專利附圖】

【附圖說明】
[0011] 圖1為本發(fā)明的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0012] 下面結(jié)合附圖對本發(fā)明作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說明本發(fā)明 的技術(shù)方案，而不能以此來限制本發(fā)明的保護(hù)范圍。
[0013] 如圖1所示，一種縱聯(lián)通道傳輸裝置，包括依次連接保護(hù)CPU、ARM芯片、FPGA編碼 模塊和通道模塊；保護(hù)CPU與ARM芯片之間通過高速總線HDLC連接。
[0014] 保護(hù)CPU利用輸電線路的電流值、輸電線路的電壓值以及斷路器開關(guān)量進(jìn)行計(jì) 算，實(shí)時(shí)計(jì)算出輸電線路的三相阻抗，通過三相阻抗判別出故障相，將判別出的故障相別作 為開關(guān)量信號發(fā)送給ARM芯片。保護(hù)CPU接收并解析配置文件GOOSE, xml (該文件是通過 配置工具生成的)，配置文件GOOSE, xml規(guī)定了所述縱聯(lián)通道傳輸裝置訂閱和發(fā)布的格式、 信息與虛端子映射關(guān)系、各收發(fā)與通道模塊各端口中的配置關(guān)系，將解析出的配置信息發(fā) 送給ARM芯片(這里發(fā)送的格式是提前設(shè)定的)。保護(hù)CPU接收ARM芯片發(fā)送的對側(cè)開關(guān)量， 按照對側(cè)開關(guān)量與本側(cè)開關(guān)量之間的關(guān)系判別區(qū)內(nèi)故障或區(qū)外故障。
[0015] ARM芯片接收保護(hù)CPU發(fā)送的開關(guān)量信號以及配置信息，將開關(guān)量信號和配置信 息發(fā)送給FPGA編碼模塊。ARM芯片接收FPGA編碼模塊發(fā)送的對側(cè)開關(guān)量，并將對側(cè)變電站 的開關(guān)量發(fā)送給保護(hù)CPU。
[0016] FPGA編碼模塊接收ARM芯片發(fā)送的開關(guān)量信號以及配置信息，并根據(jù)配置信息對 開關(guān)量信號進(jìn)行G00SE報(bào)文編碼，將G00SE報(bào)文發(fā)送給通道模塊，這里發(fā)送的G00SE報(bào)文采 用IEC61850標(biāo)準(zhǔn)協(xié)議的G00SE報(bào)文規(guī)范。FPGA編碼模塊接收通道模塊發(fā)送的對側(cè)G00SE 報(bào)文，對對側(cè)GOOSE報(bào)文進(jìn)行解析獲得對側(cè)開關(guān)量，并將對側(cè)開關(guān)量發(fā)送給ARM芯片；在解 析對側(cè)G00SE報(bào)文之前，先對對側(cè)G00SE報(bào)文進(jìn)行判斷，如果為預(yù)期的報(bào)文則進(jìn)行解析，如 果不是則舍棄。
[0017] 通道模塊接收FPGA編碼模塊發(fā)送的G00SE報(bào)文，并將G00SE報(bào)文發(fā)送給對側(cè)縱聯(lián) 通道傳輸裝置的通道模塊。通道模塊接收對側(cè)縱聯(lián)通道傳輸裝置的通道模塊發(fā)送的對側(cè) G00SE報(bào)文，并將對側(cè)G00SE報(bào)文發(fā)送給FPGA編碼模塊。這里的通道模塊采用的是光電模 塊。
[0018] 上述的縱聯(lián)通道傳輸裝置包括發(fā)送和接收兩個工作過程，具體如下： 發(fā)送：保護(hù)CPU接收并解析配置文件GOOSE, xml，將解析出的配置信息通過ARM芯片發(fā) 送給FPGA編碼模塊，同時(shí)保護(hù)CPU利用輸電線路的電流值、輸電線路的電壓值以及斷路器 開關(guān)量進(jìn)行計(jì)算，實(shí)時(shí)計(jì)算出輸電線路的三相阻抗，通過三相阻抗判別出故障相，將開關(guān)量 信號發(fā)送給ARM芯片通過ARM芯片發(fā)送給FPGA編碼模塊，F(xiàn)PGA編碼模塊根據(jù)配置信息對 開關(guān)量信號進(jìn)行GOOSE報(bào)文編碼，將GOOSE報(bào)文通過通道模塊發(fā)送給對側(cè)縱聯(lián)通道傳輸裝 置的通道模塊。
[0019] 接收：FPGA編碼模塊接收對側(cè)縱聯(lián)通道傳輸裝置的通道模塊發(fā)送的對側(cè)GOOSE報(bào) 文，并對其進(jìn)行解析，將解析獲得的對側(cè)開關(guān)量通過ARM芯片發(fā)送給保護(hù)CPU，保護(hù)CPU按照 對側(cè)開關(guān)量與本側(cè)開關(guān)量之間的關(guān)系判別區(qū)內(nèi)故障或區(qū)外故障。
[0020] 上述的縱聯(lián)通道傳輸裝置通過ARM芯片和FPGA編碼模塊組合使用，相交與現(xiàn)有的 縱聯(lián)通道傳輸裝置能夠完成更為復(fù)雜、更為大的工作量；并且更加靈活；并且本裝置的傳 輸是基于G00SE報(bào)文，采用IEC 61850規(guī)約，產(chǎn)品通用性、可替代性更強(qiáng)，有效的解決了不具 備互換性的問題。
[0021] 以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人 員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形 也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種縱聯(lián)通道傳輸裝置，其特征在于：包括依次連接保護(hù)CPU、ARM芯片、FPGA編碼 模塊和通道模塊； 所述保護(hù)CPU利用輸電線路的電流值、輸電線路的電壓值以及斷路器開關(guān)量進(jìn)行計(jì) 算，實(shí)時(shí)計(jì)算出輸電線路的三相阻抗，通過三相阻抗判別出故障相，將判別出的故障相別作 為開關(guān)量信號發(fā)送給ARM芯片；接收并解析配置文件GOOSE, xml，將解析出的配置信息發(fā)送 給ARM芯片；接收ARM芯片發(fā)送的對側(cè)開關(guān)量，按照對側(cè)開關(guān)量與本側(cè)開關(guān)量之間的關(guān)系判 別區(qū)內(nèi)故障或區(qū)外故障； 所述ARM芯片接收保護(hù)CPU發(fā)送的開關(guān)量信號以及配置信息，將開關(guān)量信號和配置信 息發(fā)送給FPGA編碼模塊；接收FPGA編碼模塊發(fā)送的對側(cè)開關(guān)量，并將對側(cè)變電站的開關(guān)量 發(fā)送給保護(hù)CPU ; 所述FPGA編碼模塊接收ARM芯片發(fā)送的開關(guān)量信號以及配置信息，并根據(jù)配置信息對 開關(guān)量信號進(jìn)行GOOSE報(bào)文編碼，將GOOSE報(bào)文發(fā)送給通道模塊；接收通道模塊發(fā)送的對 偵U GOOSE報(bào)文，對對側(cè)GOOSE報(bào)文進(jìn)行解析獲得對側(cè)開關(guān)量，并將對側(cè)開關(guān)量發(fā)送給ARM芯 片； 所述通道模塊接收FPGA編碼模塊發(fā)送的GOOSE報(bào)文，并將GOOSE報(bào)文發(fā)送給對側(cè)縱 聯(lián)通道傳輸裝置的通道模塊；接收對側(cè)縱聯(lián)通道傳輸裝置的通道模塊發(fā)送的對側(cè)GOOSE報(bào) 文，并將對側(cè)GOOSE報(bào)文發(fā)送給FPGA編碼模塊。
2. 根據(jù)權(quán)利要求1所述的一種縱聯(lián)通道傳輸裝置，其特征在于：所述FPGA編碼模塊和 通道模塊之間傳輸?shù)腉OOSE報(bào)文采用IEC61850標(biāo)準(zhǔn)協(xié)議的GOOSE報(bào)文規(guī)范。
3. 根據(jù)權(quán)利要求1或2所述的一種縱聯(lián)通道傳輸裝置，其特征在于：所述通道模塊為 光電模塊。
4. 根據(jù)權(quán)利要求1所述的一種縱聯(lián)通道傳輸裝置，其特征在于：所述配置文件GOOSE, xml規(guī)定了所述縱聯(lián)通道傳輸裝置訂閱和發(fā)布的格式、信息與虛端子映射關(guān)系、各收發(fā)與通 道模塊各端口中的配置關(guān)系。
5. 根據(jù)權(quán)利要求1所述的一種縱聯(lián)通道傳輸裝置，其特征在于：所述保護(hù)CPU與ARM芯 片之間通過高速總線HDLC連接。
6. 根據(jù)權(quán)利要求1所述的一種縱聯(lián)通道傳輸裝置，其特征在于：所述FPGA編碼模塊在 解析對側(cè)GOOSE報(bào)文之前，先對對側(cè)GOOSE報(bào)文進(jìn)行判斷，如果為預(yù)期的報(bào)文則進(jìn)行解析， 如果不是則舍棄。
【文檔編號】H02H7/26GK104218547SQ201410485722
【公開日】2014年12月17日 申請日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】黃浩聲, 汪萍, 袁宇波, 劉苒, 胡再超, 陳福鋒, 李鵬, 宋亮亮, 王業(yè), 宋爽 申請人:國家電網(wǎng)公司, 江蘇省電力公司, 江蘇省電力公司電力科學(xué)研究院