移相全橋同步整流電路的雙環(huán)控制電路的制作方法
【專利摘要】本發(fā)明公開了一種移相全橋同步整流電路的雙環(huán)控制電路，輸入信號為一路移相全橋同步整流電路輸出電壓信號和兩路母線電流采樣信號，電流環(huán)中的反饋電流為兩路母線采樣電流的平均值，經(jīng)電壓環(huán)和電流環(huán)的PI計算分別得到電壓環(huán)移相值和電流環(huán)移相值，取其中較小一個作為磁偏控制的基準(zhǔn)移相值；設(shè)置一個磁偏狀態(tài)控制模塊，根據(jù)兩路母線電流采樣信號，輸出正向偏置修正值ΔAD和負(fù)向偏置修正值ΔBC；將基準(zhǔn)移相值分別與ΔAD和ΔBC做差后，得到最終輸出的PWM信號的兩個移相值，分別調(diào)整PWM信號正負(fù)半周傳遞能量期間的移相值，使正負(fù)半周期間的伏秒積相同，補償了主變壓器兩端電壓的不同，達(dá)到控制磁偏的目的，并且在硬件電路上改動小，便于實施。
【專利說明】移相全橋同步整流電路的雙環(huán)控制電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及汽車電子直流電源轉(zhuǎn)換器(DC/DC轉(zhuǎn)換器)，特別涉及一種移相全橋同步整流電路的雙環(huán)控制電路。
【背景技術(shù)】
[0002]近年來，隨著微處理器(MCU)技術(shù)的發(fā)展，開關(guān)電源的控制部分逐漸向數(shù)字化方向發(fā)展。傳統(tǒng)的模擬控制式開關(guān)電源的控制系統(tǒng)，使用誤差放大器、鋸齒波發(fā)生器及PWM (脈沖寬度調(diào)制)比較器來調(diào)整開關(guān)電源的輸出電壓，控制系統(tǒng)存在結(jié)構(gòu)復(fù)雜、元器件多、成型后較難修改等缺點。數(shù)字控制式開關(guān)電源的控制系統(tǒng)，使用AD (模數(shù))轉(zhuǎn)換器、數(shù)字補償器以及數(shù)字PWM發(fā)生器來調(diào)整開關(guān)電源的輸出電壓，具有外圍電路簡單、元器件較少、控制算法靈活多變等優(yōu)點。
[0003]數(shù)字控制式開關(guān)電源的控制系統(tǒng)，一般有電壓型調(diào)節(jié)控制和平均電流型調(diào)節(jié)控制兩種類型。電壓型調(diào)節(jié)控制型的控制系統(tǒng)，是一種單環(huán)調(diào)節(jié)系統(tǒng)，選取開關(guān)電源的輸出電壓作為反饋信號進(jìn)行PI (比例積分)調(diào)節(jié)。平均電流型調(diào)節(jié)控制型的控制系統(tǒng)，是一種雙環(huán)調(diào)節(jié)系統(tǒng)，一般選取電感電流作為反饋信號，而電壓環(huán)的PI調(diào)節(jié)的輸出作為電流環(huán)PI調(diào)節(jié)器的參考輸入，平均電流型調(diào)節(jié)控制型的控制系統(tǒng)提高了電流的控制精度，且抗干擾強，但是對于負(fù)載變化響應(yīng)速度較慢。
[0004]對于移相全橋同步整流電路來說，無論是電壓型調(diào)節(jié)控制型還是電流型調(diào)節(jié)控制型的控制系統(tǒng)都存在著一個缺陷，即不能消除磁偏現(xiàn)象，原因就是這兩種控制電路在一個開關(guān)周期中傳輸能量的兩個階段產(chǎn)生的移相值相同。
[0005]移相全橋同步整流電路，主電路包括全橋逆變電路、變壓器、整流電路。其工作方式為高壓直流經(jīng)全橋逆變電路轉(zhuǎn)換為高壓方波交流，高壓方波交流通過變壓器轉(zhuǎn)換為低壓方波交流，低壓方波交流經(jīng)整流`電路轉(zhuǎn)換為PWM直流方波，最后經(jīng)LC濾波電路消除高頻分量而獲得紋波很小的平穩(wěn)直流電壓。檢測電路采集電壓和電流的信號給MCU，MCU根據(jù)參考量和反饋量計算移相值并產(chǎn)生相應(yīng)的PWM信號給全橋逆變電路的開關(guān)管(如Mosfet)和整流電路的開關(guān)管(如Mosfet)。
[0006]現(xiàn)有的移相全橋同步整流電路的雙環(huán)控制電路如圖1、圖2所示，輸入信號為一路輸出電壓信號和一路母線電流信號，參考量為輸出目標(biāo)電壓和母線限值電流，分別進(jìn)行電壓環(huán)和電流環(huán)的PI計算并得到電壓環(huán)輸出移相值UPsft和電流環(huán)輸出移相值IPsft，從中選擇較小的一個移相值作Psft作為產(chǎn)生PWM信號的基準(zhǔn)。
[0007]現(xiàn)有的移相全橋同步整流電路的雙環(huán)控制電路，作用到移相全橋同步整流電路的全橋逆變電路的移相值只有一個，即一個開關(guān)周期中，正負(fù)半周的傳輸能量的時間相同。根據(jù)磁感應(yīng)強度的公式:
[0008]B = ^μL?
NS
[0009]式中，μ為加載在主變壓器兩端的電壓，N為主變壓器的匝數(shù)，S為主變壓器的橫截面。
[0010]當(dāng)加載在主變壓器兩端的電壓不同時，磁感應(yīng)強度的上升斜率也會不同，如果此時保持正負(fù)半周的移相值相同，則會導(dǎo)致磁感應(yīng)強度朝著電壓較大一側(cè)偏置，嚴(yán)重時導(dǎo)致變壓器磁飽和，使得變壓器失去傳遞能量的功能，如圖3所示。

【發(fā)明內(nèi)容】

[0011]本發(fā)明要解決的技術(shù)問題是提供一種移相全橋同步整流電路的雙環(huán)控制電路，能控制磁偏，并且在硬件電路上改動小，便于實施。
[0012]為解決上述技術(shù)問題，本發(fā)明提供的移相全橋同步整流電路的雙環(huán)控制電路，包括一電流米樣模塊、一微處理器；
[0013]所述電流采樣模塊，用于檢測移相全橋同步整流電路的母線電流，并對移相全橋同步整流電路的母線電流，按照所述微處理器輸出的PWM信號的頻率在第一相位進(jìn)行采樣得到第一電流采樣值，按照所述微處理器輸出的PWM信號的頻率在第二相位進(jìn)行采樣得到第二電流采樣值，第一相位同第二相位相差180度，并輸出第一電流采樣值、第二電流采樣值到所述微處理器；
[0014]所述微處理器，包括磁偏狀態(tài)控制模塊、第一減法器、第二減法器、第一 PI調(diào)節(jié)器、第一 PI調(diào)節(jié)器、第一比較輸出模塊、第三減法器、第四減法器；
[0015]所述磁偏狀態(tài)控制模塊，用于根據(jù)第一電流采樣值、第二電流采樣值，計算輸出正向偏置修正值A(chǔ)AD、負(fù)向偏置修正值A(chǔ)BC;
[0016]所述第一減法器，兩輸入端分別接電壓參考值Vr、移相全橋同步整流電路輸出電壓采樣值Vc，輸出Vr-Vc到所述第一 PI調(diào)節(jié)器；
[0017]所述第一 PI調(diào)節(jié)器，將所述第一減法器輸出的Vr-Vc進(jìn)行比例積分，輸出電壓環(huán)移相值；
[0018]所述第二減法器，兩輸入端分別接電流參考值Ir、同一采樣周期的第一電流采樣值及第二電流采樣值的電流均值Ia，輸出Ir-1a到所述第二 PI調(diào)節(jié)器；
[0019]所述第二 PI調(diào)節(jié)器，將所述第二減法器輸出的Ir-1a進(jìn)行比例積分，輸出電流環(huán)移相值；
[0020]所述第一比較輸出模塊，兩輸入端分別輸入電壓環(huán)移相值、電流環(huán)移相值，輸出全幅移相值，全幅移相值為電壓環(huán)移相值、電流環(huán)移相值中的較小者；
[0021]所述第三減法器，兩輸入端分別接正向偏置修正值ΛAD、基準(zhǔn)移相值BPsft，輸出第一移相值Psftl,Psftl=BPsft-ΛAD ;所述基準(zhǔn)移相值，為所述第一比較輸出模塊輸出的全幅移相值；
[0022]所述第四減法器，兩輸入端分別接負(fù)向偏置修正值Λ BC、基準(zhǔn)移相值BPsft，輸出第二移相值Psft2，Psft2=BPsft-ABC ;所述基準(zhǔn)移相值，為所述第一比較輸出模塊輸出的全幅移相值；
[0023]所述第一移相值Psftl，用于控制PWM信號正半周的移相值；
[0024]所述第二移相值Psft2，用于控制PWM信號負(fù)半周的移相值。
[0025]較佳的，所述磁偏狀態(tài)控制模塊，根據(jù)第一電流采樣值、第二電流采樣值計算正向偏置修正值A(chǔ)AD、負(fù)向偏置修正值A(chǔ)BC的過程為:[0026]-.AAD0=O, ABC0=O, Λ ADtl為正向偏置修正值初值，Λ BCtl為負(fù)向偏置修正值初值;η初值為I ;
[0027]二.如果Iln≤Ι2η，并且(Iln_I2n)/F>a，則進(jìn)行步驟三；如果Iln〈I2n，并且(I2n-1ln)/F>a,則進(jìn)行步驟八；Iln為第η個采樣周期的第一電流采樣值，Ι2η為第η個采樣周期的第二電流采樣值，a為正數(shù)，F(xiàn)是基準(zhǔn)電流；
[0028]三.如果AADlri > O且Λ BClri=O,則進(jìn)行步驟四；如果AADlri=O且Λ BClriX),則進(jìn)行步驟五；AADlri為第η-l個正向偏置修正值，ABClri為第n_l個負(fù)向偏置修正值；
[0029]四.如果AADn-Jltick ( Br,則 Δ ADn= Δ AD^+1 tick, Δ BCn=O,否則AADn=AADn_1； ABCn=O, Br為最大偏置修正值，tick為微處理器的一個時鐘周期；進(jìn)行步驟十三；
[0030]五.如果ABCn_「ltick≤O,則進(jìn)行步驟六；如果ABCn_rltick<0,則進(jìn)行步驟七；
[0031]六.AADn=O, ABCn=ABClr1-1tick ;進(jìn)行步驟十三；
[0032]七.Λ ADn= Δ AD^+ltick, Δ BCn=O ;進(jìn)行步驟十三；
[0033]八.如果Λ ADlri=O且Λ BClri ^ 0，則進(jìn)行步驟九；如果Λ ADlriX)且Λ BClri=O,則進(jìn)行步驟十；
[0034]九.如果ABCn+ltick ( Br,則 ABCn=ABCn^ltick, AADn=O,否則ABCn=ABCn_1； AADn=O ; 進(jìn)行步驟十三；
[0035]十.如果AADlr1-1tick≤O,則進(jìn)行步驟^--;如果Δ ADn_「ltick〈0,則進(jìn)行步驟
十二 ;
[0036]^^一.Δ ADn= Δ ADlrf-1tick, Δ BCn=O ;進(jìn)行步驟十三；
[0037]十二.AADn=O, ABCn=ABCn-^ltick ;進(jìn)行步驟十三；
[0038]十三.η自增I，進(jìn)行步驟二。
[0039]較佳的，所述微處理器，還包括第二比較輸出模塊；
[0040]所述第二比較輸出模塊,一輸入端接設(shè)定最小移相值，一輸入端接所述第一比較輸出模塊輸出的全幅移相值，輸出限幅移相值；如果全幅移相值大于設(shè)定最小移相值，則輸出的限幅移相值等于全幅移相值；如果全幅移相值小于等于設(shè)定最小移相值，則輸出的限幅移相值等于設(shè)定最小移相值；所述設(shè)定最小移相值，大于所述最大偏置修正值Br ；
[0041]所述第三減法器，兩輸入端分別接正向偏置修正值ΛAD、基準(zhǔn)移相值BPsft，輸出第一移相值Psftl,Psftl=BPsft-ΛAD ;所述基準(zhǔn)移相值，為所述第二比較輸出模塊輸出的限幅移相值；
[0042]所述第四減法器，兩輸入端分別接負(fù)向偏置修正值Λ BC、基準(zhǔn)移相值BPsft，輸出第二移相值Psft2，Psft2=BPsft-ABC ;所述基準(zhǔn)移相值，為所述第二比較輸出模塊輸出的限幅移相值。
[0043]較佳的,所述第二比較輸出模塊,一輸入端接設(shè)定最小移相值，一輸入端接設(shè)定最大移相值，一輸入端接所述第一比較輸出模塊輸出的全幅移相值，輸出限幅移相值；如果全幅移相值大于設(shè)定最小移相值并且小于設(shè)定最大移相值，則輸出的限幅移相值等于全幅移相值；如果全幅移相值小于等于設(shè)定最小移相值，則輸出的限幅移相值等于設(shè)定最小移相值；如果全幅移相值大于等于設(shè)定最大移相值，則輸出的限幅移相值等于設(shè)定最大移相值；所述設(shè)定最大移相值，大于所述設(shè)定最小移相值并且小于所述微處理器輸出的PWM信號的周期的一半。
[0044]本發(fā)明的移相全橋同步整流電路的雙環(huán)控制電路，輸入信號為一路移相全橋同步整流電路輸出電壓信號和兩路母線電流采樣信號，參考量為輸出目標(biāo)電壓Vr和母線限值電流Ir，電流環(huán)中的反饋電流為兩路母線采樣電流的平均值，經(jīng)電壓環(huán)和電流環(huán)的PI(比例積分)計算分別得到電壓環(huán)移相值UPsft和電流環(huán)移相值IPsft，取其中較小一個作為磁偏控制的基準(zhǔn)移相值BPsft;設(shè)置一個磁偏狀態(tài)控制模塊，輸入量為兩路母線電流采樣信號II，12，輸出量為正向偏置修正值A(chǔ)AD和負(fù)向偏置修正值ΛBC;將基準(zhǔn)移相值BPsft分別與AAD和ABC做差后，得到最終輸出的PWM信號的兩個移相值Psftl，Psft2，第一移相值Psftl控制移相全橋同步整流電路的全橋逆變電路的第一橋臂的上橋臂開關(guān)管和第二橋臂的下橋臂開關(guān)管的導(dǎo)通重疊時間；第二移相值Psft2控制控制移相全橋同步整流電路的全橋逆變電路的第二橋臂的上橋臂開關(guān)管和第一橋臂的下橋臂開關(guān)管的導(dǎo)通重疊時間。本發(fā)明的移相全橋同步整流電路的雙環(huán)控制電路，通過調(diào)整PWM信號正負(fù)半周傳遞能量期間的移相值(導(dǎo)通時間)，使正負(fù)半周期間的伏秒積(電壓X導(dǎo)通時間)相同，補償了主變壓器兩端電壓的不同，達(dá)到控制磁偏的目的，并且在硬件電路上改動小，便于實施。
【專利附圖】

【附圖說明】
[0045]為了更清楚地說明本發(fā)明的技術(shù)方案，下面對本發(fā)明所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0046]圖1是現(xiàn)有移相全橋同步整流電路的雙環(huán)控制電路的電流、電壓采樣示意圖；
[0047]圖2是現(xiàn)有移相全橋同步整流電路的雙環(huán)控制電路的工作原理示意圖；
[0048]圖3是現(xiàn)有移相全橋同步整流電路的雙環(huán)控制電路的磁感應(yīng)強度變化示意圖；
[0049]圖4是本發(fā)明的移相全橋同步整流電路的雙環(huán)控制電路一實施例不意圖；
[0050]圖5是本發(fā)明的移相全橋同步整流電路的雙環(huán)控制電路一實施例中的微處理器結(jié)構(gòu)示意圖；
[0051]圖6是本發(fā)明的移相全橋同步整流電路的雙環(huán)控制電路一實施例的磁感應(yīng)強度變化效果圖；
[0052]圖7是本發(fā)明的移相全橋同步整流電路的雙環(huán)控制電路另一實施例中的微處理器結(jié)構(gòu)示意圖。
【具體實施方式】
[0053]下面將結(jié)合附圖，對本發(fā)明中的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其它實施例，都屬于本發(fā)明保護(hù)的范圍。
[0054]實施例一
[0055]移相全橋同步整流電路的雙環(huán)控制電路，如圖4所示，包括一電流采樣模塊、一微處理器；[0056]所述電流采樣模塊，用于檢測移相全橋同步整流電路的母線電流，并對移相全橋同步整流電路的母線電流，按照所述微處理器輸出的PWM信號的頻率在第一相位進(jìn)行采樣得到第一電流采樣值II，按照所述微處理器輸出的PWM信號的頻率在第二相位進(jìn)行采樣得到第二電流米樣值12,第一相位同第二相位相差180度,并輸出第一電流米樣值I1、第二電流采樣值12到所述微處理器；
[0057]所述微處理器，如圖5所示，包括磁偏狀態(tài)控制模塊、第一減法器、第二減法器、第一 PI調(diào)節(jié)器、第一 PI調(diào)節(jié)器、第一比較輸出模塊、第三減法器、第四減法器；
[0058]所述磁偏狀態(tài)控制模塊，用于根據(jù)第一電流采樣值I1、第二電流采樣值12，計算輸出正向偏置修正值A(chǔ)AD、負(fù)向偏置修正值A(chǔ)BC;
[0059]所述第一減法器，兩輸入端分別接電壓參考值Vr、移相全橋同步整流電路輸出電壓采樣值Vc，輸出Vr-Vc到所述第一 PI調(diào)節(jié)器；
[0060]所述第一 PI調(diào)節(jié)器，將所述第一減法器輸出的Vr-Vc進(jìn)行比例積分，輸出電壓環(huán)移相值UPsft ；
[0061]所述第二減法器，兩輸入端分別接電流參考值Ir、同一采樣周期的第一電流采樣值及第二電流采樣值的電流均值Ia，Ian= (I2n+Iln) /2, Iln為第η個采樣周期的第一電流采樣值，Ι2η為第η個采樣周期的第二電流采樣值，Ian為第η個采樣周期的電流均值，輸出Ir-1a到所述第二 PI調(diào)節(jié)器；
[0062]所述第二 PI調(diào)節(jié)器 ，將所述第二減法器輸出的Ir-1a進(jìn)行比例積分，輸出電流環(huán)移相值IPsft ；
[0063]所述第一比較輸出模塊，兩輸入端分別輸入電壓環(huán)移相值UPsft、電流環(huán)移相值IPsft，輸出全幅移相值，全幅移相值為電壓環(huán)移相值UPsft、電流環(huán)移相值IPsft中的較小者；
[0064]所述第三減法器，兩輸入端分別接正向偏置修正值八么0、基準(zhǔn)移相值8?8代，輸出第一移相值Psftl，Psftl=BPsft-AAD ;所述基準(zhǔn)移相值BPsft，為所述第一比較輸出模塊輸出的全幅移相值；
[0065]所述第四減法器，兩輸入端分別接負(fù)向偏置修正值八8(:、基準(zhǔn)移相值8?8代，輸出第二移相值Psft2，Psft2=BPsft-ABC ;所述基準(zhǔn)移相值BPsft，為所述第一比較輸出模塊輸出的全幅移相值；
[0066]所述第一移相值Psftl,用于控制PWM信號正半周的移相值,從而控制移相全橋同步整流電路的全橋逆變電路的第一橋臂的上橋臂開關(guān)管(圖1中A)和第二橋臂的下橋臂開關(guān)管(圖1中D)的導(dǎo)通重疊時間；
[0067]所述第二移相值Psft2，用于控制PWM信號負(fù)半周的移相值，從而控制移相全橋同步整流電路的全橋逆變電路的第二橋臂的上橋臂開關(guān)管(圖1中B)和第一橋臂的下橋臂開關(guān)管(圖1中C)的導(dǎo)通重疊時間。
[0068]實施例一的移相全橋同步整流電路的雙環(huán)控制電路,輸入信號為一路移相全橋同步整流電路輸出電壓信號和兩路母線電流采樣信號，參考量為輸出目標(biāo)電壓Vr和母線限值電流Ir，電流環(huán)中的反饋電流為兩路母線采樣電流的平均值，經(jīng)電壓環(huán)和電流環(huán)的PI(t匕例積分)計算分別得到電壓環(huán)移相值UPsft和電流環(huán)移相值IPsft，取其中較小一個作為磁偏控制的基準(zhǔn)移相值BPsft ;設(shè)置一個磁偏狀態(tài)控制模塊，輸入量為兩路母線電流采樣信號II，12，輸出量為正向偏置修正值Λ AD和負(fù)向偏置修正值ΛBC;將基準(zhǔn)移相值BPsft分別與AAD和ABC做差后，得到最終輸出的PWM信號的兩個移相值Psftl，Psft2，第一移相值Psftl控制移相全橋同步整流電路的全橋逆變電路的第一橋臂的上橋臂開關(guān)管(圖1中A)和第二橋臂的下橋臂開關(guān)管(圖1中D)的導(dǎo)通重疊時間；第二移相值Psft2控制控制移相全橋同步整流電路的全橋逆變電路的第二橋臂的上橋臂開關(guān)管(圖1中B)和第一橋臂的下橋臂開關(guān)管(圖1中C)的導(dǎo)通重疊時間。實施例一的移相全橋同步整流電路的雙環(huán)控制電路，有兩個采樣通道用于母線電流采樣，分別采樣得到PWM信號正負(fù)半周的母線電流峰值II，12，當(dāng)加載在主變壓器兩端的電壓不同時會導(dǎo)致兩路母線電流采樣信號大小不一致，如11〈12，此時通過磁偏狀態(tài)控制模塊計算得到AAD=O而ABC為某一閥值，將基準(zhǔn)移相值BPsft與AAD和ABC做差后得到Psftl>Psft2，得到磁感應(yīng)強度變化的效果如圖6所示，通過調(diào)整PWM信號正負(fù)半周傳遞能量期間的移相值(導(dǎo)通時間)，使正負(fù)半周期間的伏秒積(電壓X導(dǎo)通時間)相同，補償了主變壓器兩端電壓的不同，達(dá)到控制磁偏的目的，并且在硬件電路上改動小，便于實施。
[0069]實施例二
[0070]基于實施例一的移相全橋同步整流電路的雙環(huán)控制電路，所述磁偏狀態(tài)控制模塊，根據(jù)第一電流采樣值I1、第二電流采樣值12計算正向偏置修正值A(chǔ)AD、負(fù)向偏置修正值A(chǔ)BC的過程為:
[0071]一.AAD0=O, ABC0=O, Λ ADtl為正向偏置修正值初值，Λ BCtl為負(fù)向偏置修正值初值;η初值為I ;
[0072]二.如果Iln≤Ι2η，并且(Iln_I2n)/F>a，則進(jìn)行步驟三；如果Iln〈I2n，并且(I2n-1ln)/F>a,則進(jìn)行步驟八；Iln為第η個采樣周期的第一電流采樣值，Ι2η為第η個采樣周期的第二電流采樣值，a為正數(shù)，較佳的a為小于10%的正數(shù)(例如a=5%)，F(xiàn)是基準(zhǔn)電流(例如，F(xiàn)=IA)；
[0073]三.如果AADlri > O且Λ BClri=O,則進(jìn)行步驟四；如果AADlri=O且Λ BClriX),則進(jìn)行步驟五；AADlri為第η-1個正向偏置修正值，ABClri為第n_l個負(fù)向偏置修正值；
[0074]四.如果AADn-Jltick ( Br,則 Δ ADn= Δ AD^+1 tick, Δ BCn=O,否則AADn=AADn_1； ABCn=O, Br為最大偏置修正值，tick為微處理器的一個時鐘周期；進(jìn)行步驟十三；
[0075]五.如果ABCn_「ltick≤O,則進(jìn)行步驟六；如果ABClrf-1ticKO,則進(jìn)行步驟七；
[0076]六.AADn=O, ABCn=ABClr1-1tick ;進(jìn)行步驟十三；
[0077]七.Λ ADn= Δ AD^+ltick, Δ BCn=O ;進(jìn)行步驟十三；
[0078]A.如果Δ ADlri=O且Δ BClri ^ 0，則進(jìn)行步驟九；如果Δ ADlriX)且Δ BClri=O,則進(jìn)行步驟十；
[0079]九.如果ABCn+ltick ( Br,則 ABCn=ABCn^ltick, AADn=O,否則ABCn=ABCn_1； AADn=O ;進(jìn)行步驟十三；
[0080]十.如果AADlr1-1tick≤O,則進(jìn)行步驟^--;如果Δ ADn_「ltick〈0,則進(jìn)行步驟
十二 ;
[0081]^^一.Λ ADn= AADn_「ltick，Δ BCn=O ;進(jìn)行步驟十三；[0082]十二.AADn=O, ABCn=ABCn-^ltick ;進(jìn)行步驟十三；
[0083]十三.η自增I，進(jìn)行步驟二。
[0084]實施例二的移相全橋同步整流電路的雙環(huán)控制電路，磁偏狀態(tài)控制模塊根據(jù)第一電流采樣值I1、第二電流采樣值12計算正向偏置修正值A(chǔ)AD、負(fù)向偏置修正值A(chǔ)BC，并保證正向偏置修正值Λ AD、負(fù)向偏置修正值Λ BC不超過最大偏置修正值Br。
[0085]實施例三
[0086]基于實施例二的移相全橋同步整流電路的雙環(huán)控制電路，所述微處理器，如圖7所示，還包括第二比較輸出模塊；
[0087]所述第二比較輸出模塊,一輸入端接設(shè)定最小移相值，一輸入端接所述第一比較輸出模塊輸出的全幅移相值，輸出限幅移相值；如果全幅移相值大于設(shè)定最小移相值，則輸出的限幅移相值等于全幅移相值；如果全幅移相值小于等于設(shè)定最小移相值，則輸出的限幅移相值等于設(shè)定最小移相值；所述設(shè)定最小移相值，大于所述最大偏置修正值Br ；
[0088]所述第三減法器，兩輸入端分別接正向偏置修正值八么0、基準(zhǔn)移相值8?8代，輸出第一移相值Psftl,Psftl=BPsft-ΛAD ;所述基準(zhǔn)移相值，為所述第二比較輸出模塊輸出的限幅移相值；
[0089]所述第四減法器，兩輸入端分別接負(fù)向偏置修正值八8(:、基準(zhǔn)移相值8?8代，輸出第二移相值Psft2，Psft2=BPsft-ABC ;所述基準(zhǔn)移相值，為所述第二比較輸出模塊輸出的限幅移相值。
[0090]較佳的,所述第二比較輸出模塊,一輸入端接設(shè)定最小移相值，一輸入端接設(shè)定最大移相值，一輸入端接所述第一比較輸出模塊輸出的全幅移相值，輸出限幅移相值；如果全幅移相值大于設(shè)定最小移相值并且小于設(shè)定最大移相值，則輸出的限幅移相值等于全幅移相值；如果全幅移相值小于等于設(shè)定最小移相值，則輸出的限幅移相值等于設(shè)定最小移相值；如果全幅移相值大于等于設(shè)定最大移相值，則輸出的限幅移相值等于設(shè)定最大移相值；所述設(shè)定最大移相值，大于所述設(shè)定最小移相值并且小于所述微處理器輸出的PWM信號的周期的一半。
[0091]實施例三的移相全橋同步整流電路的雙環(huán)控制電路，使基準(zhǔn)移相值限定在一定幅度內(nèi)，從而能更穩(wěn)定地調(diào)整PWM信號正負(fù)半周傳遞能量期間的移相值。
[0092]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
【權(quán)利要求】
1.一種移相全橋同步整流電路的雙環(huán)控制電路，包括一電流采樣模塊、一微處理器；其特征在于， 所述電流采樣模塊，用于檢測移相全橋同步整流電路的母線電流，并對移相全橋同步整流電路的母線電流，按照所述微處理器輸出的PWM信號的頻率在第一相位進(jìn)行采樣得到第一電流采樣值，按照所述微處理器輸出的PWM信號的頻率在第二相位進(jìn)行采樣得到第二電流采樣值，第一相位同第二相位相差180度，并輸出第一電流采樣值、第二電流采樣值到所述微處理器； 所述微處理器，包括磁偏狀態(tài)控制模塊、第一減法器、第二減法器、第一 PI調(diào)節(jié)器、第一 PI調(diào)節(jié)器、第一比較輸出模塊、第三減法器、第四減法器； 所述磁偏狀態(tài)控制模塊，用于根據(jù)第一電流采樣值、第二電流采樣值，計算輸出正向偏置修正值A(chǔ)AD、負(fù)向偏置修正值A(chǔ)BC; 所述第一減法器，兩輸入端分別接電壓參考值Vr、移相全橋同步整流電路輸出電壓采樣值Vc，輸出Vr-Vc到所述第一 PI調(diào)節(jié)器； 所述第一 PI調(diào)節(jié)器，將所述第一減法器輸出的Vr-Vc進(jìn)行比例積分，輸出電壓環(huán)移相值； 所述第二減法器，兩輸入端分別接電流參考值Ir、同一采樣周期的第一電流采樣值及第二電流采樣值的電流均值Ia，輸出Ir-1a到所述第二 PI調(diào)節(jié)器； 所述第二 PI調(diào)節(jié)器，將所述第二減法器輸出的Ir-1a進(jìn)行比例積分，輸出電流環(huán)移相值； 所述第一比較輸出模塊，兩輸入端分別輸入電壓環(huán)移相值、電流環(huán)移相值，輸出全幅移相值，全幅移相值為電壓環(huán)移相值、電流環(huán)移相值中的較小者； 所述第三減法器，兩輸入端分別接正向偏置修正值八么0、基準(zhǔn)移相值8?8代，輸出第一移相值Psftl,Psftl=BPsft-Λ AD ;所述基準(zhǔn)移相值，為所述第一比較輸出模塊輸出的全幅移相值； 所述第四減法器，兩輸入端分別接負(fù)向偏置修正值Λ BC、基準(zhǔn)移相值BPsft，輸出第二移相值Psft2，Psft2=BPsft-ABC ;所述基準(zhǔn)移相值，為所述第一比較輸出模塊輸出的全幅移相值； 所述第一移相值Psftl，用于控制PWM信號正半周的移相值； 所述第二移相值Psft2，用于控制PWM信號負(fù)半周的移相值。
2.根據(jù)權(quán)利要求1所述的移相全橋同步整流電路的雙環(huán)控制電路，其特征在于， 所述磁偏狀態(tài)控制模塊，根據(jù)第一電流采樣值、第二電流采樣值計算正向偏置修正值Λ AD、負(fù)向偏置修正值A(chǔ)BC的過程為:
AAD0=O, ABC0=O, AADtl為正向偏置修正值初值，Λ BCtl為負(fù)向偏置修正值初值；η初值為I ; 二.如果IlnS Ι2η，并且(Iln-12n)/F>a，則進(jìn)行步驟三；如果Iln〈I2n，并且(Ι2η_Ι1η)/F>a,則進(jìn)行步驟八；I In為第η個采樣周期的第一電流采樣值，Ι2η為第η個采樣周期的第二電流采樣值，a為正數(shù)，F(xiàn)是基準(zhǔn)電流； 三.如果AADlri≥O且Λ BClri=O,則進(jìn)行步驟四；如果AADlri=O且Λ BClriX),則進(jìn)行步驟五；AADlri為第η-l個正向偏置修正值，ABClri為第n_l個負(fù)向偏置修正值；四.如果 AAD^+ltick ^ Br,則 Δ ADn= Δ AD^+ltick, ΔBCn=O,否則 AADn=A ADn^1,ABCn=O, Br為最大偏置修正值，tick為微處理器的一個時鐘周期；進(jìn)行步驟十三； 五.如果ABClr1-1tick≥0，則進(jìn)行步驟六；如果ABCn_「ltick〈0，則進(jìn)行步驟七； 六.AADn=O, ABCn=ABCn_「ltick ;進(jìn)行步驟十三； 七.AADn=AADnJltick, Δ BCn=O ;進(jìn)行步驟十三； 八.如果AADlri=O且ABClri ^ 0，則進(jìn)行步驟九；如果AADlriX)且Λ BClri=O,則進(jìn)行步驟十； 九.如果 ABCn+ltick≤ Br，則 ABCn=ABCn^ltick, AADn=O,否則 ABCn=ABClri,AADn=O ;進(jìn)行步驟十三； 十.如果AADn_「ltick≥O,則進(jìn)行步驟十一 ；如果AADlr1-1ticKO,則進(jìn)行步驟十二 ; 十一.Λ ADn= AADn_「ltick，Δ BCn=O ;進(jìn)行步驟十三； 十二.AADn=O, ABCn=ABCn-^ltick ;進(jìn)行步驟十三； 十三.η自增1，進(jìn)行步驟二。
3.根據(jù)權(quán)利要求2所述的移相全橋同步整流電路的雙環(huán)控制電路，其特征在于， 所述微處理器，還包括第二比較輸出模塊； 所述第二比較輸出模塊，一輸入端接設(shè)定最小移相值，一輸入端接所述第一比較輸出模塊輸出的全幅移相值，輸出限幅移相值；如果全幅移相值大于設(shè)定最小移相值，則輸出的限幅移相值等于全幅移相值；如果全幅移相值小于等于設(shè)定最小移相值，則輸出的限幅移相值等于設(shè)定最小移相值；所述設(shè)定最小移相值，大于所述最大偏置修正值Br ； 所述第三減法器，兩輸入端分別接正向偏置修正值Λ AD、基準(zhǔn)移相值BPsft，輸出第一移相值Psftl ,Psftl=BPsft-Λ AD ;所述基準(zhǔn)移相值，為所述第二比較輸出模塊輸出的限幅移相值； 所述第四減法器，兩輸入端分別接負(fù)向偏置修正值ΛBC、基準(zhǔn)移相值BPsft，輸出第二移相值Psft2，Psft2=BPsft-ABC ;所述基準(zhǔn)移相值，為所述第二比較輸出模塊輸出的限幅移相值。
4.根據(jù)權(quán)利要求3所述的移相全橋同步整流電路的雙環(huán)控制電路，其特征在于， 所述第二比較輸出模塊，一輸入端接設(shè)定最小移相值，一輸入端接設(shè)定最大移相值，一輸入端接所述第一比較輸出模塊輸出的全幅移相值，輸出限幅移相值；如果全幅移相值大于設(shè)定最小移相值并且小于設(shè)定最大移相值，則輸出的限幅移相值等于全幅移相值；如果全幅移相值小于等于設(shè)定最小移相值，則輸出的限幅移相值等于設(shè)定最小移相值；如果全幅移相值大于等于設(shè)定最大移相值，則輸出的限幅移相值等于設(shè)定最大移相值；所述設(shè)定最大移相值，大于所述設(shè)定最小移相值并且小于所述微處理器輸出的PWM信號的周期的一半。
5.根據(jù)權(quán)利要求4所述的移相全橋同步整流電路的雙環(huán)控制電路，其特征在于， a為小于10%的正數(shù)。
6.根據(jù)權(quán)利要求5所述的移相全橋同步整流電路的雙環(huán)控制電路，其特征在于， a=5% ；
F=IA0
【文檔編號】H02M3/335GK103856062SQ201410067668
【公開日】2014年6月11日 申請日期:2014年2月26日 優(yōu)先權(quán)日:2014年2月26日
【發(fā)明者】陳磊敏, 鄭海濤, 張東海 申請人:聯(lián)合汽車電子有限公司