一種過(guò)流保護(hù)方法、電路和集成電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種過(guò)流保護(hù)方法、電路和集成電路，過(guò)流采樣電路對(duì)輸出電路進(jìn)行過(guò)流采樣，并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路；過(guò)流保護(hù)環(huán)路對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋；通過(guò)本發(fā)明的方案，能夠通過(guò)直流電平移位得到控制電流，而由控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋，避免現(xiàn)有技術(shù)中場(chǎng)效應(yīng)管的性能對(duì)觸發(fā)負(fù)反饋的采樣電流的影響，提高過(guò)流保護(hù)的準(zhǔn)確度。
【專利說(shuō)明】 一種過(guò)流保護(hù)方法、電路和集成電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路的保護(hù)技術(shù)，尤其涉及一種過(guò)流保護(hù)方法、電路和集成電路。
【背景技術(shù)】
[0002]為了防止集成電路因?yàn)檩敵鲭娏鬟^(guò)大而損毀，一般都需要對(duì)集成電路的輸出電路進(jìn)行過(guò)流保護(hù)(OCP, Over Current Protect1n)。目前,通常采用對(duì)輸出電路進(jìn)行過(guò)流采樣，通過(guò)采樣電流觸發(fā)場(chǎng)效應(yīng)管進(jìn)行負(fù)反饋的方式控制輸出電路的輸出電流，該方式中觸發(fā)場(chǎng)效應(yīng)管進(jìn)行負(fù)反饋的采樣電流與所述場(chǎng)效應(yīng)管的性能有關(guān)，但場(chǎng)效應(yīng)管的性能很容易受溫度、加工工藝等影響，因此，目前的方式將會(huì)大大影響過(guò)流保護(hù)的準(zhǔn)確度。
【發(fā)明內(nèi)容】
[0003]為解決現(xiàn)有技術(shù)中的問(wèn)題，本發(fā)明提供一種過(guò)流保護(hù)方法、電路和集成電路。
[0004]為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0005]本發(fā)明提供的一種過(guò)流保護(hù)電路，包括輸出電路，所述過(guò)流保護(hù)電路還包括:過(guò)流采樣電路、過(guò)流保護(hù)環(huán)路；其中，
[0006]過(guò)流采樣電路，配置為對(duì)輸出電路進(jìn)行過(guò)流采樣,并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路；
[0007]過(guò)流保護(hù)環(huán)路，配置為對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
[0008]本發(fā)明還提供的一種過(guò)流保護(hù)方法，該方法包括:
[0009]過(guò)流采樣電路對(duì)輸出電路進(jìn)行過(guò)流采樣；
[0010]過(guò)流保護(hù)環(huán)路對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流；根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
[0011]本發(fā)明又提供的一種集成電路，該集成電路包括過(guò)流保護(hù)電路，所述過(guò)流保護(hù)電路包括輸出電路、過(guò)流采樣電路、過(guò)流保護(hù)環(huán)路；其中，
[0012]過(guò)流采樣電路，配置為對(duì)輸出電路進(jìn)行過(guò)流采樣，并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路；
[0013]過(guò)流保護(hù)環(huán)路，配置為對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
[0014]本發(fā)明提供了一種過(guò)流保護(hù)方法、電路和集成電路，過(guò)流采樣電路對(duì)輸出電路進(jìn)行過(guò)流采樣，并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路；過(guò)流保護(hù)環(huán)路對(duì)所述采樣電流進(jìn)行直流電平移位(DC Level Shifter)得到控制電流，根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋；如此，能夠通過(guò)直流電平移位得到控制電流，而由控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋，避免現(xiàn)有技術(shù)中場(chǎng)效應(yīng)管的性能對(duì)觸發(fā)場(chǎng)效應(yīng)管進(jìn)行負(fù)反饋的采樣電流的影響，提高過(guò)流保護(hù)的準(zhǔn)確度。
【專利附圖】
【附圖說(shuō)明】
[0015]圖1為現(xiàn)有技術(shù)中一種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路的結(jié)構(gòu)示意圖；
[0016]圖2為本發(fā)明實(shí)施例提供的過(guò)流保護(hù)電路的結(jié)構(gòu)示意圖；
[0017]圖3為本發(fā)明實(shí)施例提供的第一種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路的原理示意圖；
[0018]圖4為本發(fā)明實(shí)施例提供的第二種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路的原理示意圖；
[0019]圖5為本發(fā)明實(shí)施例提供的用于保護(hù)輸出電路的PMOS的過(guò)流保護(hù)電路的原理示意圖；
[0020]圖6為圖1所示過(guò)流保護(hù)電路的采樣電流Itcp的仿真圖；
[0021]圖7為圖3所示過(guò)流保護(hù)電路的采樣電流的仿真圖；
[0022]圖8為本發(fā)明實(shí)施例提供的過(guò)流保護(hù)方法的流程示意圖。
【具體實(shí)施方式】
[0023]當(dāng)前存在的一種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路，如圖1所示，該過(guò)流保護(hù)電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對(duì)第一 NMOS NI進(jìn)行過(guò)流采樣的過(guò)流采樣電路；由第二 PMOS P2、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl構(gòu)成的過(guò)流保護(hù)環(huán)路；其中，該保護(hù)電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過(guò)流時(shí)，過(guò)流采樣電路的采樣電流增大，觸發(fā)第二 PMOS P2的柵-源極電壓Vgsl增大，第二PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強(qiáng)，第一 NMOSNl的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖1可以看出，Vgsl = UR1，也就是說(shuō)，1cp = Vgsl/Rl,由于場(chǎng)效應(yīng)管——第二 PM0SP2的柵-源極電壓Vgsl很容易受溫度、工藝角的影響而出現(xiàn)較大變化，因此，過(guò)流采樣電路的采樣電流也會(huì)相應(yīng)出現(xiàn)較大偏差。
[0024]本發(fā)明的基本思想是:過(guò)流采樣電路對(duì)輸出電路進(jìn)行過(guò)流采樣,并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路；過(guò)流保護(hù)環(huán)路對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
[0025]下面通過(guò)附圖及具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明。
[0026]本發(fā)明實(shí)現(xiàn)一種過(guò)流保護(hù)電路，如圖2所示，包括輸出電路11，該過(guò)流保護(hù)電路還包括:過(guò)流采樣電路12、過(guò)流保護(hù)環(huán)路13 ;其中，
[0027]過(guò)流采樣電路12，配置為對(duì)輸出電路11進(jìn)行過(guò)流采樣,并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路13 ；
[0028]過(guò)流保護(hù)環(huán)路13，配置為對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路11的輸出電流進(jìn)行負(fù)反饋。
[0029]圖3為本發(fā)明提供的第一種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路的原理示意圖，該過(guò)流保護(hù)電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對(duì)第一 NMOS NI進(jìn)行過(guò)流采樣的過(guò)流采樣電路12 ;由第二電阻R2、第二 PMOS P2、第三PMOSP3、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第二參考電流源C2構(gòu)成的過(guò)流保護(hù)環(huán)路13;其中，
[0030]輸出電路11中，第一 PMOS Pl的源極連接供電端VCC，第一 PMOS Pl的漏極連接第一 NMOS NI的漏極和過(guò)流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極連接過(guò)流采樣電路12中第二 NMOS N2的柵極和過(guò)流保護(hù)環(huán)路13中第五NMOS N5的漏極；
[0031 ] 過(guò)流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負(fù)輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過(guò)流保護(hù)環(huán)路13中第三PMOS P3的源極，并通過(guò)第一電阻Rl連接供電端VCC ；
[0032]過(guò)流保護(hù)環(huán)路13中，第三PMOS P3的漏極連接第二 PMOS P2的柵極和第二電阻R2的一端，第三PMOS P3的柵極連接第二電阻R2的另一端和第二參考電流源C2，第二 PMOSP2的源極連接供電端VCC，第二 PMOS P2的漏極連接第四NMOS N4的漏極和柵極以及第五NMOS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第一 NMOS NI的柵極，并通過(guò)第一參考電流源Cl連接供電端VCC，第五NMOS N5的源極接地GND ；
[0033]這里，第三PMOS P3與第二 PMOS P2配置為具有相同參數(shù)，即第二 PM0SP2的柵-源極電壓Vgsl等于第三PMOS P3的柵-源極電壓Vgs2 ；
[0034]該保護(hù)電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過(guò)流時(shí)，過(guò)流采樣電路12的采樣電流增大，拉低第三PMOS P3的源極電壓，第三PMOS P3的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強(qiáng)，第一 NMOS NI的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖3可以看出，第三PMOS P3、第二電阻R2和第二參考電流源C2構(gòu)成直流電平移位電路，使存在如下關(guān)系式:1cp*Rl+Vgs2 = Iref*R2+Vgsl，其中，Iref為第二參考電流源C2提供的電流，由于Vgsl = Vgs2，所以I JRl = IMf*R2,這樣，1cp僅與Iraf相關(guān),不與Vgsl或Vgs2相關(guān)。
[0035]圖4為本發(fā)明提供的第二種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路的原理示意圖，該過(guò)流保護(hù)電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對(duì)第一 NMOS NI進(jìn)行過(guò)流采樣的過(guò)流采樣電路12 ;由第三電阻R3、第二 PMOS P2、第四PMOSP4、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第三參考電流源C3、第四參考電流源C4構(gòu)成的過(guò)流保護(hù)環(huán)路13 ;其中，
[0036]輸出電路11中，第一 PMOS Pl的源極連接供電端VCC，第一 PMOS Pl的漏極連接第一 NMOS NI的漏極和過(guò)流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極與過(guò)流采樣電路12中第二 NMOS N2的柵極連接，并接收過(guò)流保護(hù)環(huán)路13的反饋信號(hào)；
[0037]過(guò)流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負(fù)輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過(guò)流保護(hù)環(huán)路13中第四PMOS P4的源極，并通過(guò)第一電阻Rl連接供電端VCC ；
[0038]過(guò)流保護(hù)環(huán)路13中，PMOS P4的源極連接過(guò)流采樣電路12中第三NM0SN3的漏極，第四PMOS P4的漏極與柵極連接并連接到第三電阻R3的一端和第三參考電流源C3，第二PMOS P2的柵極連接第三電阻R3的另一端和第四參考電流源C4，第三參考電流源C3接地GND，第四參考電流源C4連接供電端VCC，第二 PMOS P2的源極連接供電端VCC，第二 PMOSP2的漏極連接第四NMOS N4的漏極和柵極以及第五匪OS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第一NMOS NI的柵極，并通過(guò)第一參考電流源Cl連接供電端VCC，第五NMOS N5的源極接地GND ；
[0039]這里，第四PMOS P4與第二 PMOS P2配置為具有相同參數(shù)，即第二 PM0SP2的柵-源極電壓Vgsl等于第四PMOS P4的柵-源極電壓Vgs3 ；
[0040]該保護(hù)電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過(guò)流時(shí)，過(guò)流采樣電路12的采樣電流增大，拉低第四PMOS P4的源極電壓，第四PMOS P4的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強(qiáng)，第一 NMOS NI的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖4可以看出，第四PMOSP4、第三電阻R3和第三參考電流源C3構(gòu)成直流電平移位電路。
[0041 ] 進(jìn)一步的，圖4所示的過(guò)流保護(hù)電流中，所述第二 PMOS P2的源極對(duì)地還連接第五參考電流源C5。
[0042]圖5為本發(fā)明提供的用于保護(hù)輸出電路的PMOS的過(guò)流保護(hù)電路的原理示意圖，該過(guò)流保護(hù)電路包括:由第五PMOS P5和第六NMOS N6構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第四電阻R4、第六PMOS P6、第七PMOS P7以及放大器A2構(gòu)成的對(duì)第五PMOSP5進(jìn)行過(guò)流采樣的過(guò)流采樣電路12 ;由第五電阻R5、第七NMOS N7、第八NMOS N8、第八PMOSP8、第九PMOS P9以及第六參考電流源C6、第七參考電流源C7構(gòu)成的過(guò)流保護(hù)環(huán)路13 ;其中，
[0043]輸出電路11中，第五PMOS P5的源極連接供電端VCC，第五PMOS P5的柵極與過(guò)流采樣電路12中第六PMOS P6的柵極連接，并與過(guò)流保護(hù)環(huán)路13中第九PMOS P9的漏極連接，第五PMOS P5的漏極連接第六NMOS N6的漏極和過(guò)流采樣電路12中放大器A2的正輸入端，第六NMOS N6的源極接地GND ；
[0044]過(guò)流采樣電路12中，第六PMOS P6的源極接供電端VCC，第六PMOS P6的漏極連接放大器A2的負(fù)輸入端和第七PMOS P7的源極，放大器A2的輸出端連接第七PMOS P7的柵極，第七PMOS P7的漏極連接過(guò)流保護(hù)環(huán)路13中第七NMOS N7的源極，并通過(guò)第四電阻R4接地GND ；
[0045]過(guò)流保護(hù)環(huán)路13中，第七NMOS N7的漏極連接第五電阻R5的一端和第八NMOS N8的柵極，第七NMOS N7的柵極連接第五電阻R5的另一端和第六參考電流源C6，第六參考電流源C6連接供電端VCC，第八NMOS N8的源極接地GND，第八NMOS N8的漏極連接第八PMOSP8的漏極和柵極以及第九PMOS P9的柵極，第八PMOS P8的源極連接供電端VCC，第九PMOSP9的漏極連接輸出電路11中第五PMOS P5的柵極，并通過(guò)第七參考電流源C7接地GND，第九PMOS P9的源極連接供電端VCC ；
[0046]這里，第七NMOS N7與第八NMOS N8配置為具有相同參數(shù)，即第七NMOS N7的柵-源極電壓Vgs4等于第八NMOS N8的柵-源極電壓Vgs5 ；
[0047]該保護(hù)電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過(guò)流時(shí)，過(guò)流采樣電路12的采樣電流增大，拉高第七NMOS Ν7的源極電壓，第七NMOS Ν7的漏極輸出的控制電流被拉低，即第八NMOS Ν8的源極電流Il減小，第九PMOS Ρ9的導(dǎo)通能力增強(qiáng)，第五PMOS Ρ5的柵極電壓Vgate被第九PMOS Ρ9拉高，輸出電流I。被拉低。從圖5可以看出，第七NMOS Ν7、第五電阻R5和第六參考電流源C6構(gòu)成直流電平移位電路。
[0048]圖6為圖1所示過(guò)流保護(hù)電路的采樣電流Itcp的仿真圖，其中，各條曲線為不同溫度下和/或第二 PMOS Ρ2具有不同工藝角的情況下，采樣電流Itcp隨供電端VCC變化的曲線，可以看出，采樣電流Itcp的變化范圍大概為400mA?700mA。
[0049]圖7為圖3所示過(guò)流保護(hù)電路的采樣電流的仿真圖，其中，各條曲線為不同溫度下和/或第二 PMOS P2、第三PMOS P3具有不同工藝角的情況下，采樣電流隨供電端VCC變化的曲線，可以看出，此時(shí)，采樣電流Itjep的變化范圍大概為345mA?385mA，很大程度上提高了過(guò)流保護(hù)的準(zhǔn)確度。
[0050]基于上述過(guò)流保護(hù)電路，本發(fā)明還提供一種過(guò)流保護(hù)方法，如圖8所示，該方法包括:
[0051]步驟101:過(guò)流采樣電路對(duì)輸出電路進(jìn)行過(guò)流采樣；
[0052]步驟102:過(guò)流保護(hù)環(huán)路對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流；
[0053]步驟103:過(guò)流保護(hù)環(huán)路根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
[0054]基于上述過(guò)流保護(hù)電路，本發(fā)明還提供一種集成電路，該集成電路包括上述過(guò)流保護(hù)電路，包括輸出電路11、過(guò)流采樣電路12、過(guò)流保護(hù)環(huán)路13 ;其中，
[0055]過(guò)流采樣電路12，配置為對(duì)輸出電路11進(jìn)行過(guò)流采樣,并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路13 ；
[0056]過(guò)流保護(hù)環(huán)路13，配置為對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路11的輸出電流進(jìn)行負(fù)反饋。
[0057]圖3為本發(fā)明提供的第一種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路的原理示意圖，該過(guò)流保護(hù)電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對(duì)第一 NMOS NI進(jìn)行過(guò)流采樣的過(guò)流采樣電路12 ;由第二電阻R2、第二 PMOS P2、第三PMOSP3、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第二參考電流源C2構(gòu)成的過(guò)流保護(hù)環(huán)路13;其中，
[0058]輸出電路11中，第一 PMOS Pl的源極連接供電端VCC，第一 PMOS Pl的漏極連接第一 NMOS NI的漏極和過(guò)流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極連接過(guò)流采樣電路12中第二 NMOS N2的柵極和過(guò)流保護(hù)環(huán)路13中第五NMOS N5的漏極；
[0059]過(guò)流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負(fù)輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過(guò)流保護(hù)環(huán)路13中第三PMOS P3的源極，并通過(guò)第一電阻Rl連接供電端VCC ；
[0060]過(guò)流保護(hù)環(huán)路13中，第三PMOS P3的漏極連接第二 PMOS P2的柵極和第二電阻R2的一端，第三PMOS P3的柵極連接第二電阻R2的另一端和第二參考電流源C2，第二 PMOSP2的源極連接供電端VCC，第二 PMOS P2的漏極連接第四NMOS N4的漏極和柵極以及第五NMOS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第一 NMOS NI的柵極，并通過(guò)第一參考電流源Cl連接供電端VCC，第五匪OS N5的源極接地GND ；
[0061]這里，第三PMOS P3與第二 PMOS P2配置為具有相同參數(shù)，即第二 PM0SP2的柵-源極電壓Vgsl等于第三PMOS P3的柵-源極電壓Vgs2 ；
[0062]該保護(hù)電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過(guò)流時(shí)，過(guò)流采樣電路12的采樣電流增大，拉低第三PMOS P3的源極電壓，第三PMOS P3的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強(qiáng)，第一 NMOS NI的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖3可以看出，第三PMOS P3、第二電阻R2和第二參考電流源C2構(gòu)成直流電平移位電路，使存在如下關(guān)系式:1cp*Rl+Vgs2 = Iref*R2+Vgsl，其中，Iref為第二參考電流源C2提供的電流，由于Vgsl = Vgs2，所以I JRl = IMf*R2,這樣，1cp僅與Iraf相關(guān),不與Vgsl或Vgs2相關(guān)。
[0063]圖4為本發(fā)明提供的第二種用于保護(hù)輸出電路的NMOS的過(guò)流保護(hù)電路的原理示意圖，該過(guò)流保護(hù)電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對(duì)第一 NMOS NI進(jìn)行過(guò)流采樣的過(guò)流采樣電路12 ;由第三電阻R3、第二 PMOS P2、第四PMOSP4、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第三參考電流源C3、第四參考電流源C4構(gòu)成的過(guò)流保護(hù)環(huán)路13 ;其中，
[0064]輸出電路11中，第一PMOS Pl的源極連接供電端VCC，第一PMOS Pl的漏極連接第一 NMOS NI的漏極和過(guò)流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極與過(guò)流采樣電路12中第二 NMOS N2的柵極連接，并接收過(guò)流保護(hù)環(huán)路13的反饋信號(hào)；
[0065]過(guò)流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負(fù)輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過(guò)流保護(hù)環(huán)路13中第四PMOS P4的源極，并通過(guò)第一電阻Rl連接供電端VCC ；
[0066]過(guò)流保護(hù)環(huán)路13中，PMOS P4的源極連接過(guò)流采樣電路12中第三NM0SN3的漏極，第四PMOS P4的漏極與柵極連接并連接到第三電阻R3的一端和第三參考電流源C3，第二PMOS P2的柵極連接第三電阻R3的另一端和第四參考電流源C4，第三參考電流源C3接地GND，第四參考電流源C4連接供電端VCC，第二 PMOS P2的源極連接供電端VCC，第二 PMOSP2的漏極連接第四NMOS N4的漏極和柵極以及第五NMOS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第一NMOS NI的柵極，并通過(guò)第一參考電流源Cl連接供電端VCC，第五NMOS N5的源極接地GND ；
[0067]這里，第四PMOS P4與第二 PMOS P2配置為具有相同參數(shù)，即第二 PM0SP2的柵-源極電壓Vgsl等于第四PMOS P4的柵-源極電壓Vgs3 ；
[0068]該保護(hù)電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過(guò)流時(shí)，過(guò)流采樣電路12的采樣電流增大，拉低第四PMOS P4的源極電壓，第四PMOS P4的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強(qiáng)，第一 NMOS NI的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖4可以看出，第四PMOSP4、第三電阻R3和第三參考電流源C3構(gòu)成直流電平移位電路。
[0069]進(jìn)一步的，圖4所示的過(guò)流保護(hù)電流中，所述第二 PMOS P2的源極對(duì)地還連接第五參考電流源C5。
[0070]圖5為本發(fā)明提供的用于保護(hù)輸出電路的PMOS的過(guò)流保護(hù)電路的原理示意圖，該過(guò)流保護(hù)電路包括:由第五PMOS P5和第六NMOS N6構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第四電阻R4、第六PMOS P6、第七PMOS P7以及放大器A2構(gòu)成的對(duì)第五PMOSP5進(jìn)行過(guò)流采樣的過(guò)流采樣電路12 ;由第五電阻R5、第七NMOS N7、第八NMOS N8、第八PMOSP8、第九PMOS P9以及第六參考電流源C6、第七參考電流源C7構(gòu)成的過(guò)流保護(hù)環(huán)路13 ;其中，
[0071]輸出電路11中，第五PMOS P5的源極連接供電端VCC，第五PMOS P5的柵極與過(guò)流采樣電路12中第六PMOS P6的柵極連接，并與過(guò)流保護(hù)環(huán)路13中第九PMOS P9的漏極連接，第五PMOS P5的漏極連接第六NMOS N6的漏極和過(guò)流采樣電路12中放大器A2的正輸入端，第六NMOS N6的源極接地GND ；
[0072]過(guò)流采樣電路12中，第六PMOS P6的源極接供電端VCC，第六PMOS P6的漏極連接放大器A2的負(fù)輸入端和第七PMOS P7的源極，放大器A2的輸出端連接第七PMOS P7的柵極，第七PMOS P7的漏極連接過(guò)流保護(hù)環(huán)路13中第七NMOS N7的源極，并通過(guò)第四電阻R4接地GND ；
[0073]過(guò)流保護(hù)環(huán)路13中，第七NMOS N7的漏極連接第五電阻R5的一端和第八NMOS N8的柵極，第七NMOS N7的柵極連接第五電阻R5的另一端和第六參考電流源C6，第六參考電流源C6連接供電端VCC，第八NMOS N8的源極接地GND，第八NMOS N8的漏極連接第八PMOSP8的漏極和柵極以及第九PMOS P9的柵極，第八PMOS P8的源極連接供電端VCC，第九PMOSP9的漏極連接輸出電路11中第五PMOS P5的柵極，并通過(guò)第七參考電流源C7接地GND，第九PMOS P9的源極連接供電端VCC ；
[0074]這里，第七NMOS N7與第八NMOS N8配置為具有相同參數(shù)，即第七NMOS N7的柵-源極電壓Vgs4等于第八NMOS N8的柵-源極電壓Vgs5 ；
[0075]該保護(hù)電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過(guò)流時(shí)，過(guò)流采樣電路12的采樣電流增大，拉高第七NMOS N7的源極電壓，第七NMOS N7的漏極輸出的控制電流被拉低，即第八NMOS N8的源極電流Il減小，第九PMOS P9的導(dǎo)通能力增強(qiáng)，第五PMOS P5的柵極電壓Vgate被第九PMOS P9拉高，輸出電流I。被拉低。從圖5可以看出，第七NMOS N7、第五電阻R5和第六參考電流源C6構(gòu)成直流電平移位電路。
[0076]以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種過(guò)流保護(hù)電路，包括輸出電路，其特征在于，所述過(guò)流保護(hù)電路還包括:過(guò)流采樣電路、過(guò)流保護(hù)環(huán)路；其中， 過(guò)流采樣電路，配置為對(duì)輸出電路進(jìn)行過(guò)流采樣，并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路； 過(guò)流保護(hù)環(huán)路，配置為對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
2.根據(jù)權(quán)利要求1所述的過(guò)流保護(hù)電路，其特征在于，所述輸出電路包括:第一PMOS和第一 NMOS ； 所述過(guò)流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過(guò)流保護(hù)環(huán)路包括:第二電阻、第二 PM0S、第三PM0S、第四NM0S、第五NMOS以及第一參考電流源、第二參考電流源。
3.根據(jù)權(quán)利要求2所述的過(guò)流保護(hù)電路，其特征在于， 所述輸出電路中，第一 PMOS的源極連接供電端，第一 PMOS的漏極連接第一 NMOS的漏極和過(guò)流采樣電路中放大器的正輸入端，第一NMOS的源極接地，第一 NMOS的柵極連接過(guò)流采樣電路中第二 NMOS的柵極和過(guò)流保護(hù)環(huán)路中第五NMOS的漏極； 所述過(guò)流采樣電路中，第二 NMOS的源極接地，第二 NMOS的漏極連接放大器的負(fù)輸入端和第三NMOS的源極，放大器的輸出端連接第三NMOS的柵極，第三NMOS的漏極連接過(guò)流保護(hù)環(huán)路中第三PMOS的源極，并通過(guò)第一電阻連接供電端； 所述過(guò)流保護(hù)環(huán)路中，第三PMOS的漏極連接第二PMOS的柵極和第二電阻的一端，第三PMOS的柵極連接第二電阻的另一端和第二參考電流源，第二 PMOS的源極連接供電端，第二PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路中第一 NMOS的柵極，并通過(guò)第一參考電流源連接供電端，第五NMOS的源極接地。
4.根據(jù)權(quán)利要求1所述的過(guò)流保護(hù)電路，其特征在于，所述輸出電路包括:第一PMOS和第一 NMOS ； 所述過(guò)流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過(guò)流保護(hù)環(huán)路包括:第三電阻、第二 PM0S、第四PM0S、第四NM0S、第五NMOS以及第一參考電流源、第三參考電流源、第四參考電流源。
5.根據(jù)權(quán)利要求4所述的過(guò)流保護(hù)電路，其特征在于，所述過(guò)流保護(hù)環(huán)路中，PMOS的源極連接過(guò)流采樣電路中第三NMOS的漏極，第四PMOS的漏極與柵極連接并連接到第三電阻的一端和第三參考電流源，第二 PMOS的柵極連接第三電阻的另一端和第四參考電流源，第三參考電流源接地，第四參考電流源連接供電端，第二 PMOS的源極連接供電端，第二 PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路，并通過(guò)第一參考電流源連接供電端，第五NMOS的源極接地。
6.根據(jù)權(quán)利要求1所述的過(guò)流保護(hù)電路，其特征在于，所述輸出電路包括:第五PMOS和第六NMOS ； 所述過(guò)流采樣電路包括:第四電阻、第六PM0S、第七PMOS以及放大器； 所述過(guò)流保護(hù)環(huán)路包括:第五電阻、第七NM0S、第八NM0S、第八PM0S、第九PMOS以及第六參考電流源、第七參考電流源。
7.根據(jù)權(quán)利要求6所述的過(guò)流保護(hù)電路，其特征在于， 所述輸出電路中，第五PMOS的源極連接供電端，第五PMOS的柵極與過(guò)流采樣電路中第六PMOS的柵極連接，并與過(guò)流保護(hù)環(huán)路中第九PMOS的漏極連接，第五PMOS的漏極連接第六NMOS的漏極和過(guò)流采樣電路中放大器的正輸入端，第六NMOS的源極接地； 所述過(guò)流采樣電路中，第六PMOS的源極接供電端，第六PMOS的漏極連接放大器的負(fù)輸入端和第七PMOS的源極，放大器的輸出端連接第七PMOS的柵極，第七PMOS的漏極連接過(guò)流保護(hù)環(huán)路中第七NMOS的源極，并通過(guò)第四電阻接地； 所述過(guò)流保護(hù)環(huán)路中，第七NMOS的漏極連接第五電阻的一端和第八NMOS的柵極，第七NMOS的柵極連接第五電阻的另一端和第六參考電流源，第六參考電流源連接供電端，第八NMOS的源極接地，第八NMOS的漏極連接第八PMOS的漏極和柵極以及第九PMOS的柵極，第八PMOS的源極連接供電端，第九PMOS的漏極連接輸出電路中第五PMOS的柵極，并通過(guò)第七參考電流源接地，第九PMOS的源極連接供電端。
8.—種過(guò)流保護(hù)方法，其特征在于，該方法包括: 過(guò)流采樣電路對(duì)輸出電路進(jìn)行過(guò)流采樣； 過(guò)流保護(hù)環(huán)路對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流；根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
9.一種集成電路，其特征在于，該集成電路包括過(guò)流保護(hù)電路，所述過(guò)流保護(hù)電路包括輸出電路、過(guò)流采樣電路、過(guò)流保護(hù)環(huán)路；其中， 過(guò)流采樣電路，配置為對(duì)輸出電路進(jìn)行過(guò)流采樣，并將采樣電流傳輸給過(guò)流保護(hù)環(huán)路； 過(guò)流保護(hù)環(huán)路，配置為對(duì)所述采樣電流進(jìn)行直流電平移位得到控制電流，根據(jù)控制電流對(duì)輸出電路的輸出電流進(jìn)行負(fù)反饋。
10.根據(jù)權(quán)利要求9所述的集成電路，其特征在于，所述輸出電路包括: 第一 PMOS 和第一 NMOS ； 所述過(guò)流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過(guò)流保護(hù)環(huán)路包括:第二電阻、第二 PM0S、第三PM0S、第四NM0S、第五NMOS以及第一參考電流源、第二參考電流源。
11.根據(jù)權(quán)利要求10所述的集成電路，其特征在于， 所述輸出電路中，第一 PMOS的源極連接供電端，第一 PMOS的漏極連接第一 NMOS的漏極和過(guò)流采樣電路中放大器的正輸入端，第一 NMOS的源極接地，第一 NMOS的柵極連接過(guò)流采樣電路中第二 NMOS的柵極和過(guò)流保護(hù)環(huán)路中第五NMOS的漏極； 所述過(guò)流采樣電路中，第二 NMOS的源極接地，第二 NMOS的漏極連接放大器的負(fù)輸入端和第三NMOS的源極，放大器的輸出端連接第三NMOS的柵極，第三NMOS的漏極連接過(guò)流保護(hù)環(huán)路中第三PMOS的源極，并通過(guò)第一電阻連接供電端； 所述過(guò)流保護(hù)環(huán)路中，第三PMOS的漏極連接第二PMOS的柵極和第二電阻的一端，第三PMOS的柵極連接第二電阻的另一端和第二參考電流源，第二 PMOS的源極連接供電端，第二PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路中第一 NMOS的柵極，并通過(guò)第一參考電流源連接供電端，第五NMOS的源極接地。
12.根據(jù)權(quán)利要求9所述的集成電路，其特征在于，所述輸出電路包括:第一PMOS和第一 NMOS ； 所述過(guò)流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過(guò)流保護(hù)環(huán)路包括:第三電阻、第二 PM0S、第四PM0S、第四NM0S、第五NMOS以及第一參考電流源、第三參考電流源、第四參考電流源。
13.根據(jù)權(quán)利要求12所述的集成電路，其特征在于，所述過(guò)流保護(hù)環(huán)路中，PMOS的源極連接過(guò)流采樣電路中第三NMOS的漏極，第四PMOS的漏極與柵極連接并連接到第三電阻的一端和第三參考電流源，第二 PMOS的柵極連接第三電阻的另一端和第四參考電流源，第三參考電流源接地，第四參考電流源連接供電端，第二 PMOS的源極連接供電端，第二 PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路，并通過(guò)第一參考電流源連接供電端，第五NMOS的源極接地。
14.根據(jù)權(quán)利要求9所述的集成電路，其特征在于，所述輸出電路包括:第五PMOS和第六NMOS ； 所述過(guò)流采樣電路包括:第四電阻、第六PM0S、第七PMOS以及放大器； 所述過(guò)流保護(hù)環(huán)路包括:第五電阻、第七NM0S、第八NM0S、第八PM0S、第九PMOS以及第六參考電流源、第七參考電流源。
15.根據(jù)權(quán)利要求14所述的集成電路，其特征在于， 所述輸出電路中，第五PMOS的源極連接供電端，第五PMOS的柵極與過(guò)流采樣電路中第六PMOS的柵極連接，并與過(guò)流保護(hù)環(huán)路中第九PMOS的漏極連接，第五PMOS的漏極連接第六NMOS的漏極和過(guò)流采樣電路中放大器的正輸入端，第六NMOS的源極接地； 所述過(guò)流采樣電路中，第六PMOS的源極接供電端，第六PMOS的漏極連接放大器的負(fù)輸入端和第七PMOS的源極，放大器的輸出端連接第七PMOS的柵極，第七PMOS的漏極連接過(guò)流保護(hù)環(huán)路中第七NMOS的源極，并通過(guò)第四電阻接地； 所述過(guò)流保護(hù)環(huán)路中，第七NMOS的漏極連接第五電阻的一端和第八NMOS的柵極，第七NMOS的柵極連接第五電阻的另一端和第六參考電流源，第六參考電流源連接供電端，第八NMOS的源極接地，第八NMOS的漏極連接第八PMOS的漏極和柵極以及第九PMOS的柵極，第八PMOS的源極連接供電端，第九PMOS的漏極連接輸出電路中第五PMOS的柵極，并通過(guò)第七參考電流源接地，第九PMOS的源極連接供電端。
【文檔編號(hào)】H02H9/02GK104242278SQ201310267624
【公開(kāi)日】2014年12月24日 申請(qǐng)日期:2013年6月24日 優(yōu)先權(quán)日:2013年6月24日
【發(fā)明者】黃雷, 孟娜 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司