專利名稱：無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種欠壓保護(hù)電路，特別涉及一種無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，應(yīng)用于集成電路中的DC-DC、LD0等電源管理電路領(lǐng)域。
背景技術(shù)：
隨著集成電路技術(shù)的發(fā)展.對(duì)電源控制芯片的開(kāi)關(guān)頻率、傳輸延遲、穩(wěn)定性、功耗等方面的要求也越來(lái)越高.以保證其在電源電壓波動(dòng)的情況下能安全可靠地工作，欠壓保護(hù)電路是電源管理芯片中不可缺少的功能模塊。通常情況下，集成電路芯片在上電啟動(dòng)時(shí)，電源會(huì)通過(guò)輸入端的等效電阻和電容對(duì)其充電，有一個(gè)電壓上升過(guò)程，當(dāng)電壓上升到所設(shè)計(jì)的開(kāi)啟電壓時(shí)，電路才開(kāi)始工作，開(kāi)啟瞬間，若系統(tǒng)負(fù)載電流較大，有可能出現(xiàn)一啟動(dòng)就關(guān)斷的情況。為保證電路啟動(dòng)后能進(jìn)入正常工作狀態(tài)并穩(wěn)定工作，也為了保證電路工作時(shí)電源電壓的波動(dòng)不會(huì)對(duì)整個(gè)電路和系統(tǒng)造成損害，通常需使用欠壓保護(hù)電路對(duì)電路的電源電壓進(jìn)行監(jiān)控和鎖定，這已成為現(xiàn)代集成電路和芯片系統(tǒng)設(shè)計(jì)的趨勢(shì)，在電源控制類芯片中尤其為人所重視。目前欠壓保護(hù)電路廣泛應(yīng)用于DC-DC、LDO等電源管理領(lǐng)域，已有一些傳統(tǒng)電路實(shí)現(xiàn)方式，如文獻(xiàn) I (P.Hong, W.Xiaobo and C.Hai etal., Power Supply Module Design inthe Low Power Consumption Application, Electron Devices And Solid-State Circuits，Vol.20, N0.22，2007:401 - 404)中的欠壓保護(hù)電路，它采用獨(dú)立基準(zhǔn)電壓源作為參考電壓，利用比較器對(duì)電阻分壓后的電源電壓進(jìn)行判斷，可以實(shí)現(xiàn)低電壓工作，但是，I)該欠壓保護(hù)電路的電壓基準(zhǔn)源和比較器均需要獨(dú)立設(shè)計(jì)，導(dǎo)致其電路結(jié)構(gòu)復(fù)雜；2)該欠壓保護(hù)電路采用電阻實(shí)現(xiàn)分壓，為了降低電路的功耗，必須增大電阻阻值，因此其電路的版圖面積較大。

發(fā)明內(nèi)容
為克服上述傳統(tǒng)欠壓保護(hù)電路需要獨(dú)立設(shè)計(jì)基準(zhǔn)電壓源和比較器、電路版圖面積大的缺點(diǎn)，本發(fā)明提出了一種無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，實(shí)現(xiàn)在電源電壓波動(dòng)情況下，電源管理電路仍能安全可靠地工作，且電源管理電路的功耗小。為實(shí)現(xiàn)上述目的，本發(fā)明的無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，包括:一個(gè)電壓-電流轉(zhuǎn)換單元，將被監(jiān)控電壓Vm轉(zhuǎn)換為電流信號(hào)I1UjP I3，由電阻札、晶體管Q1、晶體管Q2和晶體管Q3組成，其中,Q1的集電極和基極相連,Q1的發(fā)射極與電阻R1串聯(lián)，Q1的基極與Q3的基極相連，Q1的發(fā)射極接地，Q3的發(fā)射極與R2的一端相連，R2的另一端接地，Q2與Q1的基極相連，Q2> Q3的發(fā)射極均接地；和一個(gè)電流比較電路單元，對(duì)電流Ip I2進(jìn)行比較，得到欠壓保護(hù)信號(hào)，由晶體管M1-M6和緩沖器A1組成，其中，M1柵極和漏極相連，M3柵極和漏極相連，M5柵極和漏極相連，M1的漏極與Q2的集電極相連，M3的漏極與Q3的集電極相連，M6和M4的漏極與緩沖器A1的輸入端相連，從而確定緩沖器A1輸出端的邏輯值，即欠壓保護(hù)信號(hào)Vuvu)。
所述晶體管QpQ2和Q3均為NPN晶體管，其發(fā)射結(jié)電壓Vbe=0.6V 0.7V，所述晶體管M1-M4均為PMOS晶體管，其閾值電壓Vthp=-0.45V -0.35V，所述晶體管M5、M6均為NMOS晶體管，其閾值電壓Vthn=0.34V 0.45V。所述電阻R1和R2為相同材料實(shí)現(xiàn)的電阻，可以是多晶硅電阻或擴(kuò)散電阻，電阻R1和R2的版圖設(shè)計(jì)相互對(duì)稱匹配。所述緩沖器A1具有信號(hào)緩沖的作用，可包含一個(gè)或級(jí)聯(lián)多個(gè)緩沖器。有益效果:本發(fā)明的無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路與傳統(tǒng)的欠壓保護(hù)結(jié)構(gòu)相比，具有以下特點(diǎn):1.本發(fā)明電路將監(jiān)控電壓轉(zhuǎn)換為電流信號(hào)后進(jìn)行比較，不需要齊納二極管或者獨(dú)立的電壓基準(zhǔn)源提供參考電壓，也不需要獨(dú)立的電壓比較器，就可比較監(jiān)控電壓與參考電壓的大小，因此，本發(fā)明電路結(jié)構(gòu)更為簡(jiǎn)單。2.本發(fā)明電路采用電阻和晶體管作為電壓檢測(cè)電路，可用較小電阻即可實(shí)現(xiàn)低功耗要求。本發(fā)明電路的版圖面積，與采用傳統(tǒng)實(shí)現(xiàn)方式相比，面積可減小約50%，可相應(yīng)降低模塊電路的成本，電路制造成本減少50%。3.本發(fā)明采用簡(jiǎn)單的電路結(jié)構(gòu)，晶體管與電阻串聯(lián)將被監(jiān)控電壓轉(zhuǎn)換為電流，不需要獨(dú)立設(shè)計(jì)的溫度補(bǔ)償參考電壓源，即可以實(shí)現(xiàn)閾值電壓的溫度補(bǔ)償，在_55°C -125°C范圍內(nèi)，具有良好的溫度特性，閾 值電壓隨溫度變化不超過(guò)0.6%。


圖1為文獻(xiàn)I的欠壓保護(hù)電路示意圖；圖2為本發(fā)明的無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路圖。
具體實(shí)施例方式本發(fā)明的具體實(shí)施方式
不僅限于下面的描述，現(xiàn)結(jié)合附圖加以進(jìn)一步說(shuō)明。本發(fā)明的一種無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路的電路圖如圖2所示，它由電壓-電流轉(zhuǎn)換單元和電流比較電路單元組成，其具體結(jié)構(gòu)和連接關(guān)系、作用關(guān)系與本說(shuō)明書(shū)的發(fā)明內(nèi)容部分相同，此處不再重復(fù)。它的工作原理如下:圖2中，經(jīng)過(guò)電阻R1和基極集電極短接的晶體管Q1，將被監(jiān)控電壓Vm轉(zhuǎn)換為電流I1，其大小可以表示為:I1=(Vm-Vbei)ZR1(I)Q2-Q1形成鏡像電流鏡，基極相連，發(fā)射極均接地電壓，并且具有相同的發(fā)射結(jié)面積Aei=Ae2,電流I2為晶體管Q2的集電極電流，則I2=I1=(Vm-Vbei)ZR1⑵電阻R2和晶體管Q3形成另一電流I2，其計(jì)算可表示為:vBEl =沾2 + VBE3(3)
權(quán)利要求
1.一種無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，其特征在于它包括: 一個(gè)電壓-電流轉(zhuǎn)換單元，將被監(jiān)控電壓Vm轉(zhuǎn)換為電流信號(hào)Ip I2和I3，由電阻R1、晶體管Q1、晶體管Q2和晶體管Q3組成，其中，Q1的集電極和基極相連，Q1的發(fā)射極與電阻R1串聯(lián)，Q1的基極與Q3的基極相連，Q1的發(fā)射極接地，Q3的發(fā)射極與R2的一端相連，R2的另一端接地，Q2與Q1的基極相連，Q2> Q3的發(fā)射極均接地；和 一個(gè)電流比較電路單元，對(duì)電流1:、I2進(jìn)行比較，得到欠壓保護(hù)信號(hào)，由晶體管M1-M6和緩沖器A1組成，其中，M1柵極和漏極相連，M3柵極和漏極相連，M5柵極和漏極相連，M1的漏極與Q2的集電極相連，M3的漏極與Q3的集電極相連，M6和M4的漏極與緩沖器A1的輸入端相連，從而確定緩沖器A1輸出端的邏輯值，即欠壓保護(hù)信號(hào)Vuvu)。
2.根據(jù)權(quán)利要求1所述的無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，其特征在于，所述晶體管Q1^Q2和Q3均為NPN晶體管，其發(fā)射結(jié)電壓Vbe=0.6V 0.7V，所述晶體管M1-M4均為PMOS晶體管，其閾值電壓Vthp=-0.45V -0.35V，所述晶體管M5、M6均為NMOS晶體管，其閾值電壓Vthn=0.34V 0.45V。
3.根據(jù)權(quán)利要求1所述的無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，其特征在于，所述電阻R1和R2為相同材料實(shí)現(xiàn)的電阻，可以是多晶硅電阻或擴(kuò)散電阻，電阻R1和R2的版圖設(shè)計(jì)相互對(duì)稱匹配。
4.根據(jù)權(quán)利要求1所述的無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，其特征在于，所述緩沖器A1具有信號(hào)緩沖的作 用，可包含一個(gè)或級(jí)聯(lián)多個(gè)緩沖器。
全文摘要
本發(fā)明涉及一種無(wú)需獨(dú)立基準(zhǔn)源的欠壓保護(hù)電路，由電壓-電流轉(zhuǎn)換單元和電流比較電路單元組成。本發(fā)明提供的電路不需要傳統(tǒng)電路所需的齊納二極管或獨(dú)立電壓基準(zhǔn)源提供參考電壓，也不需要獨(dú)立的比較器來(lái)比較被監(jiān)控電壓與參考電壓的大小；本發(fā)明電路可實(shí)現(xiàn)電壓檢測(cè)、電壓-電流轉(zhuǎn)換和溫度補(bǔ)償?shù)裙δ?，芯片面積更小、制造成本更低；本發(fā)明電路能實(shí)現(xiàn)閾值電壓的溫度補(bǔ)償，在-55℃-125℃范圍內(nèi)具有良好的溫度特性，電路的閾值電壓隨溫度變化不超過(guò)0.6%。本發(fā)明電路可廣泛應(yīng)用于集成電路中的DC-DC、LDO等電源管理電路領(lǐng)域。
文檔編號(hào)H02H3/24GK103199488SQ20131011044
公開(kāi)日2013年7月10日 申請(qǐng)日期2013年4月1日 優(yōu)先權(quán)日2013年4月1日
發(fā)明者黃曉宗, 劉倫才, 石建剛, 劉林濤, 徐學(xué)良, 王健安, 黃文剛 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第二十四研究所