本發(fā)明涉及電源供應(yīng)系統(tǒng)，尤其涉及包括兩對晶體管的基于不同標(biāo)準(zhǔn)控制的有源橋式整流器電路。

背景技術(shù)：
交流電電源輸送系統(tǒng)是發(fā)電地點(diǎn)和耗電地點(diǎn)之間的主要的能源輸送系統(tǒng)。另一方面，大多數(shù)電子系統(tǒng)需要直流電源。將交流電轉(zhuǎn)換為直流電的最常見的方法是利用二極管半波橋式整流方案或二極管全波橋式整流方案整流。在任意一種將交流電轉(zhuǎn)換為直流電的二極管橋式整流方案中，由于二極管固有的壓降，損失了功率，產(chǎn)生了廢熱。連接在合適的控制電路上的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)對于全橋整流器系統(tǒng)中的二極管是減少能量消耗的有吸引力的替代物。然而，例如系統(tǒng)噪聲的因素使得非常難以控制整流器電路中的晶體管的轉(zhuǎn)換以實現(xiàn)有效的整流。而錯誤地打開本不應(yīng)該打開的晶體管會導(dǎo)致晶體管、控制器和輸入交流電源、還有由輸出直流電供應(yīng)的電路的災(zāi)難性故障。因此，市場上沒有商業(yè)化可用的MOSFET橋控制器。需要一種新技術(shù)以在將交流輸入電壓轉(zhuǎn)換為直流輸出電壓的整流器電路中提供晶體管的有源控制。

技術(shù)實現(xiàn)要素：
按照一方面，本專利申請說明書提供將交流輸入電壓轉(zhuǎn)換為直流輸出電壓的電路的一種控制方法，該電路具有第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管設(shè)置在第一晶體管對中，具有第三晶體管和第四晶體管，所述第三晶體管和所述第四晶體管設(shè)置在第二晶體管對中。該方法包括按照所述交流輸入電壓控制第一晶體管對的晶體管，并基于所述交流輸入電壓和所述直流輸出電壓之間的差值控制所述第二晶體管對的晶體管。特別地，當(dāng)所述交流輸入電壓和所述直流輸出電壓之間的差值超過開啟閾值時，所述第二晶體管對的晶體管被開啟，當(dāng)所述交流輸入電壓和直流輸出電壓之間的差值低于關(guān)閉閾值時，所述第二晶體管對的晶體管被關(guān)閉。所述關(guān)閉閾值低于所述開啟閾值。按照本專利申請說明書的另一方面，將交流輸入電壓轉(zhuǎn)換為直流輸出電壓的系統(tǒng)包括：第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管設(shè)置在第一晶體管對中；第三晶體管和第四晶體管，所述第三晶體管和所述第四晶體管設(shè)置在第二晶體管對中；以及控制器，所述控制器響應(yīng)于輸入電壓和輸出電壓以對所述第一晶體管、所述第二晶體管、所述第三晶體管和所述第四晶體管進(jìn)行開關(guān)控制。該控制器包括交流極性檢測電路，所述交流極性檢測電路用于確定交流輸入電壓的極性以生成使所述第一晶體管開啟的第一使能信號。同樣地，所述交流極性檢測電路可以確定所述交流輸入電壓的極性以生成使所述第二晶體管開啟的第二使能信號。所述交流極性檢測電路構(gòu)造用于當(dāng)?shù)谝痪w管開啟時防止第二晶體管開啟?？刂破骺蛇M(jìn)一步包括晶體管控制電路，所述晶體管控制電路響應(yīng)于所述第一使能信號以能夠控制所述第三晶體管，并響應(yīng)于所述第二使能信號以能夠控制所述第四晶體管。該晶體管控制電路可以感應(yīng)所述交流輸入電壓和所述直流輸出電壓以基于所述交流輸入電壓和所述直流輸出電壓之間的差值確定跨過所述第三晶體管的電壓和跨過所述第四晶體管的電壓。特別地，當(dāng)所述交流輸入電壓和所述直流輸出電壓之間的差值超過調(diào)節(jié)閾值時，該晶體管控制電路可以調(diào)節(jié)應(yīng)用到所述第三晶體管的控制電壓。進(jìn)一步地，當(dāng)所述交流輸入電壓和所述直流輸出電壓之間的差值超過開啟閾值時，該晶體管控制電路可以開啟所述第三晶體管，所述開啟閾值高于所述調(diào)節(jié)閾值。當(dāng)所述交流輸入電壓和所述直流輸出電壓之間的差值低于關(guān)閉閾值時，所述晶體管控制電路可以關(guān)閉所述第三晶體管，所述關(guān)閉閾值低于所述調(diào)節(jié)閾值。同樣地，當(dāng)所述第三晶體管開啟時，所述晶體管控制電路可產(chǎn)生鎖定信號以防止所述第四晶體管開啟。所述鎖定信號可以在所述交流輸入電壓和所述直流輸出電壓之間的差值超過鎖定閾值時產(chǎn)生，所述鎖定閾值低于所述調(diào)節(jié)閾值。在一個示例性的實施例中，所述第一晶體管至所述第四晶體管可以是MOSFET，最好是N溝道(N-channel)MOSFET。按照本發(fā)明的又一方面，將交流輸入電壓轉(zhuǎn)換為直流輸出電壓的系統(tǒng)包括：第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管設(shè)置在第一晶體管對中；第三晶體管和第四晶體管，所述第三晶體管和所述第四晶體管設(shè)置在第二晶體管對中；以及控制器，所述控制器響應(yīng)于所述交流輸入電壓和所述直流輸出電壓以控制所述第一晶體管、所述第二晶體管、所述第三晶體管和所述第四晶體管的開關(guān)。所述控制器可包括用于基于所述交流輸入電壓和所述直流輸出電壓之間的差值開啟所述第三晶體管的晶體管控制電路。所述晶體管控制電路構(gòu)造用于產(chǎn)生第一鎖定信號，所述第一鎖定信號被產(chǎn)生防止當(dāng)?shù)谌w管開啟時第四晶體管開啟。同樣地，所述晶體管控制電路可以生成第二鎖定信號，所述第二鎖定信號被產(chǎn)生防止當(dāng)所述第四晶體管開啟時所述第三晶體管開啟。當(dāng)所述交流輸入電壓和所述直流輸出電壓之間的差值超過開啟閾值時，所述晶體管控制電路可以開啟所述第三晶體管，并且當(dāng)所述交流輸入電壓和所述直流輸出電壓之間的差值超過鎖定閾值時，所述晶體管控制電路可以產(chǎn)生第一鎖定信號，所述鎖定閾值低于所述開啟閾值。所述控制器可進(jìn)一步包括交流極性檢測電路，所述交流極性檢測電路用于基于所述交流輸入信號的極性產(chǎn)生第一使能信號和第二使能信號，所述第一使能信號和所述第二使能信號產(chǎn)生用以分別開啟所述第一晶體管和所述第二晶體管。交流極性檢測電路構(gòu)造用于產(chǎn)生第一使能信號以防止當(dāng)所述第一晶體管開啟時所述第二晶體管開啟，并且產(chǎn)生第二使能信號以防止當(dāng)所述第二晶體管開啟時所述第一晶體管開啟。本領(lǐng)域的技術(shù)人員可容易明顯地從下面的詳細(xì)描述中了解本專利申請說明書的其它的優(yōu)點(diǎn)和其它方面，其中，簡單地以實施本專利申請說明書的最佳實施例的方式示出和描述本專利申請說明書的實施例。如所描述的，本專利申請說明書能夠是其它和不同的實施例，它的一些細(xì)節(jié)可以在各種明顯的方面容易做出改變，這些都不脫離本專利申請說明書的精神。因此，附圖和描述應(yīng)認(rèn)為實質(zhì)上是例證性的，而不是限制性的。附圖說明結(jié)合下面的附圖進(jìn)行閱讀，能更好的理解本專利申請說明書的實施例的以下的詳細(xì)描述，在這些附圖中，這些特征不一定是按比例繪制的，而僅僅是繪制用以最好地闡釋有關(guān)的特征，其中：圖1示出了與本專利申請說明書的將交流電壓轉(zhuǎn)換為直流電壓的系統(tǒng)的示例性實施例。圖2示出了圖1中的有源橋式控制器的示例性實施例。圖3示出了圖2中的交流極性檢測電路的示例性實施例。圖4A-4G是示例出根據(jù)本專利申請說明書的基于交流極性檢測的控制操作的時序圖。圖5示出了圖2中的每個頂側(cè)的MOSFET控制電路的示例性實施例。圖6A-6E是示例出圖1中的每個頂側(cè)的MOSFET的控制的時序圖。圖7為圖2中的每個頂側(cè)柵極驅(qū)動電路的示例性實施例。圖8為圖2中的下電壓鎖定(UVLO)電路的示例性實施例。具體實施方式本專利申請說明書利用下面呈現(xiàn)的具體例子進(jìn)行說明。然而，這將變得明顯，本發(fā)明的概念可應(yīng)用到任一具有用于將交流信號轉(zhuǎn)換為直流信號的有源地控制的元件的整流器電路。圖1示出了本專利申請說明書的示例性的有源橋式整流器電路10。該有源橋式整流器電路10將來自交流電源12的交流輸入電壓轉(zhuǎn)換以產(chǎn)生直流輸出電壓V+和V-，直流輸出電壓V+和V-輸送給圖1中表示為電阻RLOAD的負(fù)載14。電源12的電阻以電阻RSOURCE表示在圖1中。系統(tǒng)噪聲在圖1中由示出在交流電源12的輸出端的噪聲電壓VNOISE表示。有源橋式整流器電路10包括由“頂側(cè)”的MOSFET16和18以及“底側(cè)”的MOSFET20和22組成的有源橋。在本專利申請說明書描述的一個示例中，MOSFET16、18、20和22是N型MOSFET。然而，也可以用P型MOSFET，NPN雙極性(BJT)晶體管和PNP晶體管。輸出端電容24與RLOAD并聯(lián)。有源橋式控制器26與MOSFET16、18、20和22的柵極相連以開啟和關(guān)閉所述各MOSFET以實現(xiàn)有效的整流。如下面更詳細(xì)公開的，跨過交流源12形成的輸入交流電壓VA和VB施加到有源橋式控制器26的輸入端。同樣地，由整流器電路10產(chǎn)生的輸出直流電壓V+和V-供應(yīng)到有源橋式控制器26的輸入端?？刂破?6產(chǎn)生頂側(cè)柵極控制信號GATET1和GATET2以分別控制頂側(cè)MOSFET16和18的柵極?？刂破?6產(chǎn)生底側(cè)柵極控制信號GATEB1和GATEB2以分別控制底側(cè)MOSFET20和22的柵極。頂側(cè)MOSFET16、18的開關(guān)的控制條件不同于底側(cè)MOSFET20、22的開關(guān)的控制條件。而且，可實施一個線性調(diào)節(jié)方案以控制兩個頂側(cè)MOSFET16和18之間的變換。此外，可實行鎖定程序以確保相對的MOSFET從不在同一時間開啟，以提供效率和耐用性益處。如圖2所示，有源橋式控制器26的示例性布置包括一對頂側(cè)MOSFET控制電路102和104，以及一對頂側(cè)驅(qū)動電路106和108。該頂側(cè)MOSFET控制電路102監(jiān)測電壓VA和V+，下電壓鎖定(UVL0)信號，以及頂側(cè)使能信號ENA。該頂側(cè)MOSFET控制電路104監(jiān)測電壓VB和V+，UVLO信號，以及底側(cè)使能信號ENB。同樣地，控制電路104監(jiān)測由控制電路102產(chǎn)生的LOCKOUT(鎖定)1信號，而控制電路102監(jiān)測由控制電路104產(chǎn)生的LOCKOUT2信號。如下更詳細(xì)的討論的，LOCKOUT1信號和LOCKOUT2信號被產(chǎn)生(asserted)確保頂側(cè)MOSFET16和18從不同時開啟。每一個控制電路102和104產(chǎn)生各自的FASTOFF(快速關(guān)閉)、FASTON(快速開啟)和REGULATE(調(diào)節(jié))的控制信號用以分別控制每個頂側(cè)柵極驅(qū)動電路106和108?？刂圃擁攤?cè)柵極驅(qū)動電路106產(chǎn)生輸出給MOSFET16的柵極的柵極控制信號GATET1，并且控制該頂側(cè)柵極驅(qū)動電路108產(chǎn)生輸出給MOSFET16的柵極的柵極控制信號GATET2。為提供控制N型MOSFET的高壓柵極控制信號，給柵極驅(qū)動電路106和108提供由充電泵110產(chǎn)生的充電泵電壓CPUMP。同樣地，分別給柵極驅(qū)動電路106和108提供電壓VA和VB。進(jìn)一步地，控制器26包括基于直流輸出電壓V+和V-產(chǎn)生(assert)UVLO信號的UVLO電路112。特別的，當(dāng)電壓V+和V-之間的差值大于預(yù)定的參考電壓VREF時，產(chǎn)生UVLO信號。該UVLO信號確保MOSFET16、18、20和22中的任意一個直到其他每個MOSFET有充足的電壓以恰當(dāng)?shù)剡\(yùn)行時才允許開啟。同樣地，控制器26包括基于輸入交流電壓VA和VB以及UVLO信號產(chǎn)生使能信號ENA和ENB的交流極性檢測電路114。該控制器26進(jìn)一步包括底側(cè)柵極驅(qū)動電路116和118，底側(cè)柵極驅(qū)動電路116和118分別響應(yīng)于ENA和ENB信號以產(chǎn)生提供給底側(cè)MOSFET20和22的柵極的柵極控制信號GATEB1和GATEB2的。該底側(cè)柵極驅(qū)動電路116和118可包括緩沖電路，該緩沖電路用以基于各自的ENA和ENB信號形成GATEB1和GATEB2信號以在交流輸入電壓的預(yù)定值和預(yù)定極性開啟合適的底側(cè)MOSFET，以及防止由于系統(tǒng)噪聲或其它原因的兩個底側(cè)MOSFET20和22同時開啟。同樣地，使能信號ENA和ENB分別提供給頂側(cè)MOSFET控制電路102和104以使MOSFET控制電路控制一對頂側(cè)MOSFET16、18中的各自的MOSFET，以防止當(dāng)該對中的一個MOSFET開啟時該對中的另一個MOSFET開啟。如圖3所示，示例的交流極性檢測電路114包括比較器202和204，以及與門206和208。比較器202比較VA和VB之間的差值與由閾值設(shè)定元件210設(shè)定的交流極性檢測閾值。比較器204比較VA和VB之間的差值與由閾值設(shè)定元件212設(shè)定的交流極性檢測閾值。由元件210和212設(shè)定的交流極性檢測閾值可以設(shè)定在同一電平。比較器202的反相輸入端接收增加了交流極性檢測閾值的電壓VB，并且比較器204的反相輸入端接收增加了交流極性檢測閾值的電壓VA。比較器202和204的非反相輸入端分別供應(yīng)有電壓VA和VB。交流極性檢測電路114也包括與門206和208，其中的每一個與門具有一對非反相輸入端和一個反相輸入端。比較器202的輸出供應(yīng)給與門206的非反相輸入端和與門208的反相輸入端。比較器204的輸出供應(yīng)給與門208的非反相輸入端和與門206的反相輸入端。UVLO信號供應(yīng)給保留的與門206和208的非反相輸入端。與門206和208的輸出分別產(chǎn)生使能信號ENA和ENB。圖4A-4G中的時序圖示例了交流極性檢測電路114的操作。值得注意的是，該圖示例了當(dāng)VA大于VB以及當(dāng)VB大于VA時產(chǎn)生的信號。與當(dāng)VB大于VA時的情形對應(yīng)的信號示出在圖4A-4G中的括號中。特別地，如圖4A所示，交流極性檢測電路比較(VA-VB)和(VB-VA)的值與交流極性檢測閾值。如圖4B所示，當(dāng)(VA-VB)上升到閾值電平，ENA信號被產(chǎn)生以產(chǎn)生開啟底側(cè)MOSFET20的GATEB1信號。ENA信號保持產(chǎn)生直至(VA-VB)降低至低于交流極性檢測閾值的電平。當(dāng)(VB-VA)上升到所述閾值電平，ENB信號被產(chǎn)生以產(chǎn)生開啟底側(cè)MOSFET22的GATEB2信號。ENB信號保持產(chǎn)生直至(VB-VA)降低至低于交流極性檢測閾值的電平。如圖4C中示例的，當(dāng)ENA和GATEB1信號不被產(chǎn)生，控制MOSFET20的柵極以使MOSFET20保持關(guān)閉狀態(tài)。同樣地，當(dāng)ENB和GATEB2信號不被產(chǎn)生，控制MOSFET22的柵極以使MOSFET22保持關(guān)閉狀態(tài)。圖4D示例了與電壓GATET1和電壓VA之間的差值對應(yīng)的電壓(GATET1-VA)，以及與電壓GATET2和電壓VB之間的差值對應(yīng)的電壓(GATET2-VB)?？邕^MOSFET16形成的電壓(GATET1-VA)和跨過MOSFET18形成的電壓(GATET2-VB)分別控制MOSFET16和18的柵極以根據(jù)之后討論的MOSFET控制程序開啟和關(guān)閉各自的MOSFET。如圖4E所示，當(dāng)GATET1信號未被產(chǎn)生時，由電壓值(GATET1-VA)控制MOSFET16的柵極以保持MOSFET16處于關(guān)閉狀態(tài)。當(dāng)GATET2信號未被產(chǎn)生時，由電壓值(GATET2-VB)控制MOSFET18的柵極以保持MOSFET18處于關(guān)閉狀態(tài)。如圖4F-4G所示，當(dāng)值(VA-VB)達(dá)到交流極性檢測閾值的電平時，由頂側(cè)MOSFET控制電路102產(chǎn)生LOCKOUT1信號以防止當(dāng)MOSFET16開啟時，頂側(cè)MOSFET18開啟。LOCKOUT1信號保持產(chǎn)生直至值(VA-VB)降低至低于交流極性檢測閾值的電平。同樣地，當(dāng)值(VB-VA)達(dá)到交流極性檢測閾值的電平時，由頂側(cè)MOSFET控制電路104產(chǎn)生LOCKOUT2信號以防止當(dāng)MOSFET18開啟時，頂側(cè)MOSFET16開啟。LOCKOUT2信號保持產(chǎn)生直至值(VB-VA)超過交流極性檢測閾值的電平。如圖5所示，每個頂側(cè)MOSFET控制電路102或104的示例性布置可包括比較器302、304和308，運(yùn)算放大器306和或門310。比較器302、304和308中的每一個和運(yùn)算放大器306比較電壓VS和V+之間的差值(VS-V+)與設(shè)置用以控制頂側(cè)柵極驅(qū)動106和108的閾值電壓，其中，電壓VS對應(yīng)頂側(cè)MOSFET控制電路102的電壓VA，并對應(yīng)頂側(cè)MOSFET控制電路104的電壓VB。特別地，比較器302比較(VS-V+)值與由閾值設(shè)定元件312設(shè)置的閾值電壓VFOFF，以在(VS-V+)值低于閾值電壓VFOFF時生成提供給或門310的非反相輸入端的信號。比較器302的反相輸入端接收電壓V+，而非反相輸入端接收增加了VFOFF值的VS電壓。UVLO信號和LOCKOUT(鎖定)信號提供給或門310的其它非反相輸入端，EN信號提供給或門310的反相輸入端，其中，LOCKOUT信號和EN信號對應(yīng)頂側(cè)MOSFET控制電路102的LOCKOUT2信號和ENA信號，并對應(yīng)頂側(cè)MOSFET控制電路104的LOCKOUT1信號和ENB信號。FASTOFF信號在或門310的輸出端被產(chǎn)生。比較器304比較(VS-V+)與由閾值設(shè)定元件314設(shè)置的閾值電壓VFON，以在(VS-V+)值超過閾值電壓VFON時生成FASTON信號。比較器304的非反相輸入端對應(yīng)電壓V+，而反相輸入端接收增加了VFON值的VS電壓。運(yùn)算放大器306比較(VS-V+)與由閾值設(shè)定元件316設(shè)置的閾值電壓VREG，以在(VS-V+)值超過閾值電壓VREG時生成REGULATE信號。運(yùn)算放大器306的一個輸入端對應(yīng)電壓V+，而另一輸入端接收增加了VREG值的VS電壓。比較器308比較(VS-V+)與由閾值設(shè)定元件318設(shè)置的閾值電壓VLOCKOUT，以當(dāng)(VS-V+)值超過閾值電壓VLOCKOUT時生成LOCKOUT1信號或LOCKOUT2信號。比較器302的非反相輸入端對應(yīng)電壓V+，而反相輸入端接收增加了VLOCKOUT值的Vs電壓。如果存在UVLO情況，或者電壓(VS-V+)低于預(yù)定的閾值電壓VFOFF，則FASTOFF信號被產(chǎn)生，各自相應(yīng)的頂側(cè)MOSFET控制電路不被使能，另一個頂側(cè)MOSFET控制電路產(chǎn)生LOCKOUT信號。如果各自的頂側(cè)柵極驅(qū)動電路108或108接收該信號，它將會快速關(guān)閉各自的頂側(cè)MOSFET16或18。如果電壓(VS-V+)超過預(yù)定閾值電壓VFON，F(xiàn)ASTON信號被產(chǎn)生以控制各自的頂側(cè)柵極驅(qū)動電路106和108快速開啟各自的頂側(cè)MOSFET16或18。REGULATE信號是一個模擬信號，用以調(diào)節(jié)各自的頂側(cè)MOSFET16或18的柵極電壓以使跨過MOSFET16或18的漏-源電壓維持在預(yù)定的電壓水平VREG，該VREG設(shè)定得足夠低以維持各個MOSFET16或18的功率損失在最小的水平，但足夠高以在各個MOSFET16或18的漏-源電壓Vds小于0時能可靠地檢測到。LOCKOUT1信號或LOCKOUT2信號被產(chǎn)生在利用VLOCKOUT閾值選擇的各個MOSFET漏-源電壓Vds的預(yù)定水平處。LOCKOUT1信號或LOCKOUT2信號由一個頂側(cè)MOSFET控制電路發(fā)送給另一個頂側(cè)MOSFET控制電路以確保兩個頂側(cè)MOSFET16和18不同時開啟。圖6A-6E中的時序圖示例了控制MOSFET16的頂側(cè)MOSFET控制電路102的操作。頂側(cè)MOSFET控制電路104以相似的方式運(yùn)行。特別地，圖6A示例了流經(jīng)MOSFET16的漏電流。圖6B示出了電壓Vs和V+。圖6C示例了(Vs-V+)電壓值與閾值電壓VFON、VFOFF、VREG和VLOCKOUT之間的對應(yīng)(correspondence)。圖6D示出了響應(yīng)于電壓(Vs-V+)中的變化，由頂側(cè)MOSFET控制電路102產(chǎn)生的與REGULATE信號、FASTOFF信號、FASTON信號和LOCKOUT信號相對應(yīng)的邏輯值。特別地，如圖6D所示，REGULATE信號是與試圖維持VREG電平的電壓(Vs-V+)成比例的。當(dāng)電壓(Vs-V+)超過VFON電平時，產(chǎn)生FASTON信號，并且當(dāng)電壓(Vs-V+)低于VFON電平時，撤銷(deasserted)FASTON信號。當(dāng)電壓(Vs-V+)低于VFOFF電平時，產(chǎn)生FASTOFF信號。當(dāng)電壓(Vs-V+)超過VLOCKOUT電平時，產(chǎn)生LOCKOUT信號，并且當(dāng)電壓(Vs-V+)低于VLOCKOUT電平時，撤銷該LOCKOUT信號，其中，LOCKOUT信號對應(yīng)于由MOSFET控制電路102產(chǎn)生的LOCKOUT1信號或由MOSFET控制電路104產(chǎn)生的LOCKOUT2信號。圖6E圖解了由頂側(cè)柵極驅(qū)動106基于由各自的頂側(cè)MOSFET控制電路102產(chǎn)生的REGULATE信號、FASTON信號、FASTOFF信號和LOCKOUT信號而生成的GATET1電壓。電壓VREG可以低于電壓VFON，但是大于VFOFF電壓，VFOFF電壓大于VLOCKOUT電壓?？梢赃x擇電壓VREG遠(yuǎn)小于各個MOSFET的體二極管上的電壓降?？梢赃x擇VFOFF電壓大于0V的量，該量足夠允許各個MOSFET在跨過MOSFET的極性變?yōu)樨?fù)極性也即V+變得比Vs大之前關(guān)閉。這防止任何能導(dǎo)致能量浪費(fèi)的反向電流。可以選擇VFON電壓高于VREG電壓的量，該量足夠允許工作在線性區(qū)域的運(yùn)算放大器306控制各個MOSFET運(yùn)行在位于飽和區(qū)，以防止有源橋式電路在MOSFET的導(dǎo)通周期(conductioncycle)開始時和結(jié)束時振蕩。選擇VFON和VFOFF之間的范圍，以提供給一個相對低增益的運(yùn)算放大器306，以使放大器306運(yùn)行在正常的噪聲條件下?？蛇x擇VLOCKOUT電壓低于VFOFF值，以確保當(dāng)一個頂側(cè)MOSFET控制電路102或104開始開啟各自的頂側(cè)MOSFET時，另一個頂側(cè)MOSFET控制電路不能開啟其各自的頂側(cè)MOSFET。這種鎖定能夠防止當(dāng)兩個頂側(cè)MOSFET同時開啟時的災(zāi)難性事件。如圖7所示，示例的頂側(cè)MOSFET控制電路102或104可以包括與門400和402，緩沖器404和406以及開關(guān)S1，S2和S3。與門400具有被提供FASTON信號的非反相輸入端，以及被提供FASTOFF信號的反相輸入端。與門402具有響應(yīng)于FASTON信號和FASTOFF信號的反相輸入端。僅開關(guān)S1、S2或S3中的一個能夠在同一個時刻開啟。當(dāng)S1被與門402的輸出閉合，開關(guān)S2和S3被緩沖器404和406緩沖的信號打開時，模擬信號REGULATE通過開關(guān)S1輸送給各自的MOSFET柵極。開關(guān)S2由與門400的輸出經(jīng)過緩沖器404控制，以將充電泵110產(chǎn)生的CPUMP電壓施加在MOSFET柵極。CPUMP電壓被施加以操作各自的MOSFET16或18的柵極，該CPUMP電壓高于各自的MOSFET16或18的源極電壓，以支持N溝道MOSFET的運(yùn)行。開關(guān)S3由FASTOFF信號通過緩沖器406控制，以將FASTOFF信號到MOSFET的柵極。圖8圖解了當(dāng)電壓V+和V-之間的差值大于預(yù)定的參考電壓VREF時產(chǎn)生UVLO信號的示例性UVLO電路112。特別地，UVLO電路112可以包括比較器502，比較器502具有施加有V+電壓的反相輸入端，以及施加有增加了由參考電壓設(shè)置元件504設(shè)置的VREF值的V-值的非反相輸入端。前面的描述闡示和描述了本發(fā)明的方面。此外，本專利申請說明書示出和描述的僅僅是優(yōu)選的實施例，但是如前面提到的，應(yīng)該理解本發(fā)明能夠應(yīng)用在多種其它組合、修改和環(huán)境，以及能夠在此處表達(dá)的發(fā)明構(gòu)思的范圍內(nèi)做出改變或修改，與上述教導(dǎo)和/或相關(guān)領(lǐng)域的技能或知識相稱。以上描述的實施例試圖進(jìn)一步解釋實施本發(fā)明的最佳實施例，能夠使本領(lǐng)域的其他技術(shù)人員在這些或其它實施例中利用本發(fā)明，允許根據(jù)具體的應(yīng)用或本發(fā)明的應(yīng)用的需要作出各種改變。因此，本發(fā)明的描述不是試圖限制本發(fā)明在此處已揭露的形式中。