專利名稱：一種電源芯片輸出電壓紋波抑制電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及穩(wěn)壓電路，尤其涉及一種檢測電源芯片輸出電壓，對紋波電壓進行抑制，使輸出電壓幅值更為穩(wěn)定的電路。
背景技術(shù)：
電源芯片在電路系統(tǒng)中應(yīng)用廣泛，其主要功能是為電路系統(tǒng)提供穩(wěn)定的電壓，常用的開關(guān)電源芯片，如boost/buck型DC-DC、charge-pump DC-DC,其優(yōu)點為電源效率高,缺點為輸出電壓紋波大。業(yè)內(nèi)亟需開發(fā)一種電路，對電源芯片輸出電壓的紋波進行抑制，使輸出電壓幅值更為均衡穩(wěn)定。

實用新型內(nèi)容本實用新型是要解決現(xiàn)有技術(shù)的上述問題，提出一種電源芯片輸出電壓紋波抑制電路。為解決上述技術(shù)問題，本實用新型提出的技術(shù)方案是設(shè)計一種電源芯片輸出電壓紋波抑制電路，其包括:電源輸入端、電源輸出端、基準(zhǔn)電源端、地端；以及開關(guān)模塊，串接在電源輸入端與電源輸出端之間，用以穩(wěn)定電源輸出、增大電流驅(qū)動能力；電壓基準(zhǔn)模塊，連接電源輸入端、基準(zhǔn)電源端和開關(guān)模塊，用以提供基準(zhǔn)電壓；泄放模塊，連接電源輸出端、地端和電壓基準(zhǔn)模塊，用以將電源輸出端上的輸出電壓與基準(zhǔn)電壓比較，在輸出電壓大于基準(zhǔn)電壓時將電源輸出端的電流對地端泄放。所述開關(guān)模塊包括第一運算放大器、第一 PMOS管；電壓基準(zhǔn)模塊包括第二運算放大器、第二 PMOS管、第一電阻、第二電阻；泄放模塊包括第一比較器、第三NMOS管；其中第一運算放大器正向輸入端接電源輸出端，反向輸入端接第二運算放大器正向輸入端，輸出端接第一 PMOS管柵極，第一 PMOS管漏極接電源輸入端，源極接電源輸出端；第二運算放大器反向輸入端接基準(zhǔn)電源端，正向輸入端接第一電阻和第二電阻的一端，輸出端接第二PMOS管柵極，第二 PMOS管漏極接電源輸入端，源極接第一電阻的另一端，第二電阻的另一端接地端；第一比較器正向輸入端接電源輸出端，反向輸入端接第二 PMOS管源極，輸出端接第三NMOS管柵極，第三NMOS管漏極接電源輸出端，源極接地端。所述電源輸出端與地端之間并接第一電容。與現(xiàn)有技術(shù)相比，本實用新型對電源芯片輸出電壓的波峰進行電流瀉放，有效地抑制了電壓紋波，使得輸出電壓更為均衡穩(wěn)定。
以下結(jié)合附圖和實施例對本實用新型作出詳細(xì)的說明，其中:

圖1為本實用新型較佳實施例的原理框圖；圖2為本實用新型較佳實施例的電路圖；圖3為圖1所示電路的內(nèi)部信號與輸入電壓、輸出電壓波形圖。
具體實施方式
本實用新型的目的在于提出一種電壓紋波抑制電路，檢測電源芯片的輸出電壓，在波紋電壓過高時，通過對電源芯片輸出端的電流瀉放抑制輸出電壓的紋波。參看圖1，其包括:電源輸入端、電源輸出端、基準(zhǔn)電源端、地端；以及開關(guān)模塊，串接在電源輸入端與電源輸出端之間，用以穩(wěn)定電源輸出、增大電流驅(qū)動能力；電壓基準(zhǔn)?！缞A，連接電源輸入端、基準(zhǔn)電源端和開關(guān)模塊，用以提供基準(zhǔn)電壓；泄放模塊，連接電源輸出端、地端和電壓基準(zhǔn)模塊，用以將電源輸出端上的輸出電壓與基準(zhǔn)電壓比較，在輸出電壓大于基準(zhǔn)電壓時將電源輸出端的電流對地端泄放。參看圖2示出的較佳實施例，開關(guān)模塊包括第一運算放大器101、第一 PMOS管M2 ；電壓基準(zhǔn)模塊包括第二運算放大器102、第二 PMOS管M3、第一電阻R1、第二電阻R2 ;泄放模塊包括第一比較器103、第三NMOS管Ml ;其中第一運算放大器正向輸入端接電源輸出端V0UT，反向輸入端接第二運算放大器正向輸入端，輸出端接第一 PMOS管柵極，第一 PMOS管漏極接電源輸入端VDD，源極接電源輸出端；第二運算放大器反向輸入端接基準(zhǔn)電源端VREF，正向輸入端接第一電阻Rl和第二電阻R2的一端，輸出端接第二 PMOS管柵極，第二PMOS管漏極接電源輸入端，源極接第一電阻的另一端，第二電阻的另一端接地端；第一比較器103正向輸入端接電源輸出端，反向輸入端接第二 PMOS管源極，輸出端接第三NMOS管柵極，第三NMOS管漏極接電源輸出端，源極接地端。在較佳實施例中，電源輸出端與地端之間并接第一電容C0UT,以穩(wěn)定輸出電壓。圖3顯示的是電路內(nèi)部信號與輸入電壓、輸出電壓波形圖，下面結(jié)合該圖闡述針實用新型的工作原理:第二運算放大器102、第二 PMOS管M3、第一電阻R1、第二電阻R2構(gòu)成偏置電路，環(huán)路穩(wěn)定時，
VR2 = VREF (2.1)VR\ = VREF(\+^) ) 第一運算放大器101，第一 PMOS管M2構(gòu)成電源輸出級，為VOUT提供較大的輸出電流，環(huán)路穩(wěn)定時，VOUT = VR2 (2.3)VDD為電源芯片charge pump DC-DC的輸出電壓，其具有較大的電壓紋波。VREF為電源芯片提供的基準(zhǔn)電源，是作為理想電壓的參考值，無帶負(fù)載能力。功率PMOS管M2的具有較大的W/L，其柵極寄生電容CP較大。當(dāng)VDD增大時，由于CP的存在，M2的柵極電壓VG上升緩慢，M2的柵源極電壓VGS增大，流過M2的增大，VOUT上升，紋波增大。當(dāng)VOUT的電壓大于VRl時，第一比較器的輸出為高電平，NMOS管Ml開啟，經(jīng)過Ml瀉放電流，VOUT電壓降低，VOUT電壓低于VRl時，比較器的輸出為低電平，Ml關(guān)斷，停止電流瀉放，達到抑制VOUT輸出電壓的紋波的目的。以上實施例僅為舉例說明，非起限制作用。任何未脫離本申請精神與范疇，而對其進行的等效修改或變更，均應(yīng)包含于本申請的權(quán)利要求范圍之中。
權(quán)利要求1.一種電源芯片輸出電壓紋波抑制電路，其特征在于，包括:電源輸入端、電源輸出端、基準(zhǔn)電源端、地端；以及 開關(guān)模塊，串接在電源輸入端與電源輸出端之間，用以穩(wěn)定電源輸出、增大電流驅(qū)動能力； 電壓基準(zhǔn)模塊，連接電源輸入端、基準(zhǔn)電源端和開關(guān)模塊，用以提供基準(zhǔn)電壓； 泄放模塊，連接電源輸出端、地端和電壓基準(zhǔn)模塊，用以將電源輸出端上的輸出電壓與基準(zhǔn)電壓比較，在輸出電壓大于基準(zhǔn)電壓時將電源輸出端的電流對地端泄放。
2.如權(quán)利要求1所述的電源芯片輸出電壓紋波抑制電路，其特征在于:所述開關(guān)模塊包括第一運算放大器、第一 PMOS管；電壓基準(zhǔn)模塊包括第二運算放大器、第二 PMOS管、第一電阻、第二電阻；泄放模塊包括第一比較器、第三NMOS管；其中 第一運算放大器正向輸入端接電源輸出端，反向輸入端接第二運算放大器正向輸入端，輸出端接第一 PMOS管柵極，第一 PMOS管漏極接電源輸入端，源極接電源輸出端； 第二運算放大器反向輸入端接基準(zhǔn)電源端，正向輸入端接第一電阻和第二電阻的一端，輸出端接第二PMOS管柵極，第二PMOS管漏極接電源輸入端，源極接第一電阻的另一端，第二電阻的另一端接地端； 第一比較器正向輸入端接電源輸出端，反向輸入端接第二 PMOS管源極，輸出端接第三NMOS管柵極，第三NMOS管漏極接電源輸出端，源極接地端。
3.如權(quán)利要求2所述的電源芯片輸出電壓紋波抑制電路，其特征在于:所述電源輸出端與地端之間并接第一電容。
專利摘要本實用新型公開了一種電源芯片輸出電壓紋波抑制電路，其包括電源輸入端、電源輸出端、基準(zhǔn)電源端、地端；以及開關(guān)模塊，串接在電源輸入端與電源輸出端之間，用以穩(wěn)定電源輸出、增大電流驅(qū)動能力；電壓基準(zhǔn)模塊，連接電源輸入端、基準(zhǔn)電源端和開關(guān)模塊，用以提供基準(zhǔn)電壓；泄放模塊，連接電源輸出端、地端和電壓基準(zhǔn)模塊，用以將電源輸出端上的輸出電壓與基準(zhǔn)電壓比較，在輸出電壓大于基準(zhǔn)電壓時將電源輸出端的電流對地端泄放。與現(xiàn)有技術(shù)相比，本實用新型對電源芯片輸出電壓的波峰進行電流瀉放，有效地抑制了電壓紋波，使得輸出電壓更為均衡穩(wěn)定。
文檔編號H02M1/14GK202997918SQ20122068039
公開日2013年6月12日 申請日期2012年12月11日 優(yōu)先權(quán)日2012年12月11日
發(fā)明者王新亞, 吳曉勇 申請人:深圳國微技術(shù)有限公司