專利名稱：電源掉電反沖保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及保護(hù)電路，特別是電源掉電反沖保護(hù)電路。
背景技術(shù)：
在電源管理產(chǎn)品的使用過程中，有時(shí)候會(huì)發(fā)生電源電壓迅速掉電的情況，例如汽車的冷啟動(dòng)過程。傳統(tǒng)的電源方案功率通路示意圖如圖I所示其中的內(nèi)部控制電路為控制功率管MO的柵極電壓；一般情況下，電源產(chǎn)品功率管的襯底都是直接和源極短接，一旦電源掉電，由于功率管MO的輸出端并聯(lián)了一個(gè)大電容CO而使輸出電壓變化緩慢，那么輸出電壓將高于輸入電壓而使功率管MO的寄生二極管D2導(dǎo)通，產(chǎn)生非常大的反沖電流，導(dǎo)致功率管MO被燒毀，芯片失效。

發(fā)明內(nèi)容
本發(fā)明要解決在電源管理產(chǎn)品使用過程中，發(fā)生電源迅速掉電時(shí)，功率管的輸出電壓高于輸入電壓，功率管因其寄生二極管導(dǎo)通產(chǎn)生非常大的反沖電流而被燒毀的問題，為此提供本發(fā)明的一種電源掉電反沖保護(hù)電路。為了解決上述問題，本發(fā)明采用的技術(shù)方案其特殊之處是包括一最大電壓選擇電路和一電源關(guān)斷電路，所述最大電壓選擇電路用以提供一 Buck電壓去控制被保護(hù)功率管的襯底電位，所述電源關(guān)斷電路用以在電源掉電時(shí)關(guān)斷被保護(hù)功率管；所述最大電壓選擇電路由電壓比較器COMPl、反相器INVl、第一 PMOS場(chǎng)效應(yīng)管Ml和第二 PMOS場(chǎng)效應(yīng)管M2組成；電壓比較器COMPl的正輸入端接電源Vin，電壓比較器COMPl的負(fù)輸入端接被保護(hù)器件的輸出端Vout，電壓比較器COMPl的輸出端接反相器INVl的輸入端，反相器INVl的輸出端接第二 PMOS場(chǎng)效應(yīng)管M2的柵極，第一 PMOS場(chǎng)效應(yīng)管Ml的柵極與所述電壓比較器COMPl輸出端和反相器INVl輸入端的接端連接，第一 PMOS場(chǎng)效應(yīng)管Ml的源極和襯底短接后接被保護(hù)器件的襯底電位Buck，第一 PMOS場(chǎng)效應(yīng)管Ml的漏極接被保護(hù)器件的輸出端Vout，第二 PMOS場(chǎng)效應(yīng)管M2的源極和襯底短接后接被保護(hù)器件的襯底電位Bcuk，第二 PMOS場(chǎng)效應(yīng)管M2的漏極接電源Vin ；所述電源關(guān)斷電路由電流源10、第三PMOS場(chǎng)效應(yīng)管M3和第四PMOS場(chǎng)效應(yīng)管M4組成；電流源IO的負(fù)極接地，電流源IO的正極接第三PMOS場(chǎng)效應(yīng)管M3的漏極，第三PMOS場(chǎng)效應(yīng)管M3的源極接被保護(hù)器件的輸出端Vout，第三PMOS場(chǎng)效應(yīng)管M3的柵極接電源Vin，第三PMOS場(chǎng)效應(yīng)管M3的襯底與被保護(hù)器件的襯底和最大電壓選擇電路輸出端Buck的接端相連，第四PMOS場(chǎng)效應(yīng)管M4的源極和襯底短接后接電源Vin，第四PMOS場(chǎng)效應(yīng)管M4的柵極與所述第三PMOS場(chǎng)效應(yīng)管M3的漏極和電流源IO正極的接端相連，第四PMOS場(chǎng)效應(yīng)管M4的漏極接被保護(hù)器件功率管MO的柵極。本發(fā)明所述被保護(hù)的器件為被保護(hù)電源管理芯片的功率管MO。本發(fā)明中所述最大電壓選擇電路的功能是選擇電源電壓Vin和被保護(hù)功率管MO輸出電壓Vout的最大值作為輸出Buck電壓，輸出的Buck電壓去控制被保護(hù)功率管MO的襯底電位。在電源管理芯片正常使用的情況下，電源電壓Vin大于被保護(hù)功率管MO輸出電壓Vout，最大電壓選擇電路的輸出電壓Buck等于電源電壓Vin，此時(shí)被保護(hù)功率管MO源極到襯底的寄生二極管Dl處于短接狀態(tài)、漏極到襯底的寄生二極管D2處于截止?fàn)顟B(tài)；在電源迅速掉電的情況下，被保護(hù)功率管MO輸出電壓Vout大于電源電壓Vin，最大電壓選擇電路的輸出電壓Buck等于被保護(hù)功率管MO輸出電壓Vout，此時(shí)被保護(hù)功率管MO源極到襯底的寄生二極管Dl處于截止、漏極到襯底的寄生二極管D2處于短接狀態(tài)。這樣無論在什么情況下，都能保證被保護(hù)功率管MO的寄生二極管都不會(huì)正向?qū)?，保護(hù)功率管不被燒毀。對(duì)于電源關(guān)斷電路，在電源管理芯片正常的使用情況下，電源電壓Vin大于被保護(hù)功率管MO的輸出電壓Vout，第三PMOS場(chǎng)效應(yīng)管M3處于截止?fàn)顟B(tài)，第三PMOS場(chǎng)效應(yīng)管M3的漏極輸出高電平去驅(qū)動(dòng)第四PMOS場(chǎng)效應(yīng)管M4的柵極，第四PMOS場(chǎng)效應(yīng)管M4也處于截止?fàn)顟B(tài)，此時(shí)掉電保護(hù)電路不起作用；在電源迅速掉電的情況下，被保護(hù)功率管MO輸出電壓Vout大于電源電壓Vin，當(dāng)被保護(hù)功率管MO的輸出電壓Vout與電源電壓Vin之間的差值大于第三PMOS場(chǎng)效應(yīng)管M3的閾值電壓Vth時(shí)，第三PMOS場(chǎng)效應(yīng)管M3處于導(dǎo)通狀態(tài)，第三PMOS場(chǎng)效應(yīng)管M3的漏極輸出低電平去驅(qū)動(dòng)第四PMOS場(chǎng)效應(yīng)管M4的柵極，第四PMOS 場(chǎng)效應(yīng)管M4也處于導(dǎo)通狀態(tài)，并對(duì)被保護(hù)功率管MO的柵極充電直至被保護(hù)功率管MO的柵極被拉到電源電壓，從而關(guān)斷被保護(hù)功率管MO，實(shí)現(xiàn)電源掉電就關(guān)斷被保護(hù)功率管MO的功倉(cāng)泛。


圖I是傳統(tǒng)電源方案的功率通路示意圖；圖2是本發(fā)明中的最大電壓選擇電路圖結(jié)構(gòu)原理；圖3是本發(fā)明電源掉電反沖保護(hù)電路結(jié)構(gòu)原理圖。
具體實(shí)施例方式電源掉電反沖保護(hù)電路，包括一個(gè)最大電壓選擇電路和一電源關(guān)斷電路，所述最大電壓選擇電路用以提供一 Buck電壓去控制被保護(hù)器件的襯底電位，所述電源關(guān)斷電路用以在電源掉電時(shí)關(guān)斷功率管；所述最大電壓選擇電路由電壓比較器COMPl、反相器INVl、第一 PMOS場(chǎng)效應(yīng)管Ml和第二 PMOS場(chǎng)效應(yīng)管M2組成；電壓比較器COMPl的正輸入端接電源Vin，電壓比較器COMPl的負(fù)輸入端接被保護(hù)器件的輸出端Vout，電壓比較器COMPl的輸出端接反相器INVl的輸入端，反相器INVl的輸出端接第二 PMOS場(chǎng)效應(yīng)管M2的柵極，第一 PMOS場(chǎng)效應(yīng)管Ml的柵極與所述電壓比較器COMPl輸出端和反相器INVl輸入端的接端連接，第一 PMOS場(chǎng)效應(yīng)管Ml的源極和襯底短接后接被保護(hù)器件的襯底電位Buck，第一 PMOS場(chǎng)效應(yīng)管Ml的漏極接被保護(hù)器件的輸出端Vout，第二 PMOS場(chǎng)效應(yīng)管M2的源極和襯底短接后接被保護(hù)器件的襯底電位Bcuk，第二 PMOS場(chǎng)效應(yīng)管M2的漏極接電源Vin ；所述電源關(guān)斷電路由電流源10、第三PMOS場(chǎng)效應(yīng)管M3和第四PMOS場(chǎng)效應(yīng)管M4組成；電流源IO的負(fù)極接地，電流源IO的正極接第三PMOS場(chǎng)效應(yīng)管M3的漏極，第三PMOS場(chǎng)效應(yīng)管M3的源極接被保護(hù)器件的輸出端Vout，第三PMOS場(chǎng)效應(yīng)管M3的柵極接電源Vin，第三PMOS場(chǎng)效應(yīng)管M3的襯底與被保護(hù)器件的襯底和最大電壓選擇電路輸出端Buck的接端相連，第四PMOS場(chǎng)效應(yīng)管M4的源極和襯底短接后接電源Vin，第四PMOS場(chǎng)效應(yīng)管M4的柵極與所述第三PMOS場(chǎng)效應(yīng)管M3的漏極和電流源IO正極的接端相連，第四PMOS場(chǎng)效應(yīng)管M4的漏極接被保護(hù)器件功率管MO的柵極。當(dāng)電源迅速掉電時(shí)，被保護(hù)功率管MO輸出電壓Vout大于電源電壓Vin,最大電壓選擇電路的輸出電壓Buck等于被保護(hù)功率管MO的輸出電壓Vout，此時(shí)被保護(hù)功率管MO源極到襯底的寄生二極管Dl處于截止，漏極到襯底的寄生二極管D2處于短接狀態(tài)，不存在被保護(hù)功率管MO寄生二極管導(dǎo)通的現(xiàn)象；同時(shí)，當(dāng)被保護(hù)功率管MO的輸出電壓Vout與電源 電壓Vin之間的差值大于第三PMOS場(chǎng)效應(yīng)管M3的閾值電壓Vth時(shí)，第三PMOS場(chǎng)效應(yīng)管M3處于導(dǎo)通狀態(tài)，第三PMOS場(chǎng)效應(yīng)管M3的漏極輸出低電平去驅(qū)動(dòng)第四PMOS場(chǎng)效應(yīng)管M4的柵極，第四PMOS場(chǎng)效應(yīng)管M4也處于導(dǎo)通狀態(tài)，通過第四PMOS場(chǎng)效應(yīng)管M4對(duì)被保護(hù)功率管MO的柵極充電直至功率管MO的柵極被拉到電源電壓，從而關(guān)斷被保護(hù)功率管MO。
權(quán)利要求
1.ー種電源掉電反沖保護(hù)電路，其特征是包括一最大電壓選擇電路和一電源關(guān)斷電路，所述最大電壓選擇電路用以提供ー個(gè)Buck電壓去控制被保護(hù)器件的襯底電位，所述電源關(guān)斷電路用以在電源掉電時(shí)關(guān)斷被保護(hù)器件； 所述最大電壓選擇電路由電壓比較器COMPl、反相器INVl、第一 PMOS場(chǎng)效應(yīng)管Ml和第ニ PMOS場(chǎng)效應(yīng)管M2組成；電壓比較器COMPl的正輸入端接電源Vin，電壓比較器COMPl的負(fù)輸入端接被保護(hù)器件的輸出端Vout，電壓比較器COMPl的輸出端接反相器INVl的輸入端，反相器INVl的輸出端接第二 PMOS場(chǎng)效應(yīng)管M2的柵極，第一 PMOS場(chǎng)效應(yīng)管Ml的柵極與所述電壓比較器COMPl輸出端和反相器INVl輸入端的接端連接，第一 PMOS場(chǎng)效應(yīng)管Ml的源極和襯底短接后接被保護(hù)器件的襯底電位Buck，第一 PMOS場(chǎng)效應(yīng)管Ml的漏極接被保護(hù)器件的輸出端Vout，第二 PMOS場(chǎng)效應(yīng)管M2的源極和襯底短接后接被保護(hù)器件的襯底電位Bcuk，第二 PMOS場(chǎng)效應(yīng)管M2的漏極接電源Vin ； 所述電源關(guān)斷電路由電流源10、第三PMOS場(chǎng)效應(yīng)管M3和第四PMOS場(chǎng)效應(yīng)管M4組成；電流源IO的負(fù)極接地，電流源IO的正極接第三PMOS場(chǎng)效應(yīng)管M3的漏極，第三PMOS場(chǎng)效應(yīng)管M3的源極接被保護(hù)器件的輸出端Vout，第三PMOS場(chǎng)效應(yīng)管M3的柵極接電源Vin，第三PMOS場(chǎng)效應(yīng)管M3的襯底與被保護(hù)器件的襯底和最大電壓選擇電路輸出端Buck的接端相連，第四PMOS場(chǎng)效應(yīng)管M4的源極和襯底短接后接電源Vin，第四PMOS場(chǎng)效應(yīng)管M4的柵極與所述第三PMOS場(chǎng)效應(yīng)管M3的漏極和電流源IO正極的接端相連，第四PMOS場(chǎng)效應(yīng)管M4的漏極接被保護(hù)器件功率管MO的柵極。
2.如權(quán)利要求I所述的電路，其特征是所述被保護(hù)的器件為被保護(hù)電源管理芯片的功率管MO。
全文摘要
掉電后能保護(hù)電源器件的電源掉電反沖保護(hù)電路，包括一最大電壓選擇電路和一電源掉電關(guān)斷電路；電壓選擇電路由電壓比較器COMP1、反相器INV1、第一PMOS場(chǎng)效應(yīng)管M1和第二PMOS場(chǎng)效應(yīng)管M2組成；比較器COMP1的正輸入端接電源Vin，負(fù)輸入端接被保護(hù)器件的輸出端Vout，輸出端接反相器INV1的輸入端，反相器INV1的輸出端接第二PMOS場(chǎng)效應(yīng)管M2的柵極；電源掉電關(guān)斷電路由電流源I0、第三PMOS場(chǎng)效應(yīng)管M3和第四PMOS場(chǎng)效應(yīng)管M4組成，電流源I0的負(fù)極接地，正極接第三PMOS場(chǎng)效應(yīng)管M3的漏極，第四PMOS場(chǎng)效應(yīng)管M4的源極和襯底短接后接電源Vin，漏極接被保護(hù)器件功率管M0的柵極。本發(fā)明適用于電源管理產(chǎn)品。
文檔編號(hào)H02H7/20GK102684167SQ20121015727
公開日2012年9月19日 申請(qǐng)日期2012年5月18日 優(yōu)先權(quán)日2012年5月18日
發(fā)明者王春來, 諸葛堅(jiān) 申請(qǐng)人:杭州科島微電子有限公司