專利名稱：一種自適應(yīng)調(diào)整功率管柵寬的控制電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路內(nèi)部對(duì)同步整流的DC-DC功率管進(jìn)行分段驅(qū)動(dòng)的控制電路，尤其是一種自適應(yīng)調(diào)整功率管柵寬的控制方法及其電路，屬于微電子技術(shù)領(lǐng)域。
背景技術(shù)：
在現(xiàn)代集成電路領(lǐng)域中，為了在重載時(shí)提高DC-DC電路的能量轉(zhuǎn)化效率，常用的控制方式為PWM模式，該模式下，功率管消耗的功率主要是導(dǎo)通損耗和驅(qū)動(dòng)損耗。為了進(jìn)一步提高PWM模式的DC-DC電路的能量轉(zhuǎn)化效率，根據(jù)不同的負(fù)載電流，合理的調(diào)整功率管的柵寬，可以有效的分配導(dǎo)通損耗和驅(qū)動(dòng)損耗，進(jìn)而降低功率管所消耗的能量，提高DC-DC電路的轉(zhuǎn)化效率。常見的功率管柵寬分段驅(qū)動(dòng)控制電路，采用A/D實(shí)現(xiàn)，需要高精度的高頻時(shí) 鐘信號(hào)來控制A/D的采樣和保持，同時(shí)A/D電路的功耗較大，也限制了該方法的應(yīng)用。
發(fā)明內(nèi)容本實(shí)用新型為克服現(xiàn)有技術(shù)存在的不足，提出了一種自適應(yīng)調(diào)整功率管柵寬的控制電路，通過電流檢測(cè)電路檢測(cè)負(fù)載電流，根據(jù)負(fù)載電流大小自適應(yīng)調(diào)整功率管柵寬。本實(shí)用新型采取的技術(shù)方案如下一種自適應(yīng)調(diào)整功率管柵寬的控制電路，其特征是設(shè)有電流檢測(cè)電路、比較器組電路、分段邏輯控制電路以及已知的DC-DC電路，電流檢測(cè)電路輸出連接比較器組電路，比較器組電路輸出連接分段邏輯控制電路，DC-DC電路輸出連接比較器組電路，并分別與電流檢測(cè)電路及分段邏輯控制電路雙向連接；電流檢測(cè)電路包括27個(gè)MOS管及I個(gè)反相器，MOS管分別是7個(gè)MOS管Ml M7 ;4 個(gè) MOS 管 Mbl Mb4 ;4 個(gè) MOS 管 MsO Ms3 ;4 個(gè) MOS 管 Ms01、Msll、Ms21、Ms31 ;4 個(gè) MOS管 MsO， Ms3’ ;4 個(gè) MOS 管 Ms01’、Msir、Ms2r、Ms3r ；MOS管Mbl及MOS管Mb4的柵、漏極均短接，源極接地，MOS管Mb2和MOS管Mb3的柵極與MOS管Mbl的柵、漏極連接，MOS管Mb2、MOS管Mb3的源極接地，MOS管Mbl的漏極與MOS管Ml的漏極、MOS管M3的柵極連接，MOS管Mb3的漏極與MOS管Ml的柵極、MOS管M2的柵、漏極連接，MOS管Ml的源極與MOS管MsO 1、M0S管Ms11、M0S管Ms21、M0S管Ms31、MOS管M4的漏極連接，MOS管M2和MOS管M3的源極與MOS管MsOl’、M0S管Msll’、M0S管Ms21\M0S管Ms31’、M0S管M5的漏極連接，MOS管M3的漏極和MOS管Mb4的柵、漏極連接，MOS管M4和MOS管M5的柵極接地，MOS管M4及MOS管M5的源極分別與MOS管M6、MOS管M7的漏極連接，MOS管M6及MOS管M7的柵極連接反相器Inv5的輸出端，反相器Inv5的輸入端連接DC-DC電路中DC-DC控制電路所產(chǎn)生的功率PMOS管的驅(qū)動(dòng)信號(hào)PD，該驅(qū)動(dòng)信號(hào)還連接MOS管MsO的柵極，MOS管M6、MOS管M7的源極接電源Vdd，MOS管MsOl、MOS管Msll、MOS 管 Ms21、MOS 管 Ms31 的柵極接地，MOS 管 MsO I、MOS 管 Ms 11、MOS 管 Ms21、MOS 管 Ms31的源極分別和MOS管MsO、MOS管Msl、MOS管Ms2、MOS管Ms3的漏極連接，MOS管MsO、MOS管Msl、M0S管Ms2、M0S管Ms3的源極連接DC-DC電路中輸出濾波電感的輸入端LX，MOS管MsO的柵極連接由DC-DC控制電路給出的功率PMOS的驅(qū)動(dòng)信號(hào)H)，MOS管Msl、M0S管Ms2、MOS管Ms3的柵極分別連接分段驅(qū)動(dòng)控制電路中分段邏輯控制電路所產(chǎn)生的分段PMOS管的驅(qū)動(dòng)信號(hào)^)1、^)2、^)3，即分段邏輯控制電路中的反相器Inv2、Inv3、Inv4的輸出，MOS管1^01’、1 )3管1^11’、1 )3管1^21’、1 )3管1^31’ 的柵極接地，MOS 管 MsOl’、MOS 管 Msll’、MOS 管 Ms21’、MOS 管 Ms31’ 的源極分別連接 MOS 管 MsO’、MOS 管 MsI’、MOS 管 Ms2’、MOS 管Ms3’的漏極，MOS管MsO’的柵極連接由DC-DC控制電路給出的驅(qū)動(dòng)信號(hào)PD，MOS管Msl’、MOS管Ms2’、M0S管Ms3’的柵極分別連接分段驅(qū)動(dòng)控制電路中分段邏輯控制電路所產(chǎn)生的分段PMOS管的驅(qū)動(dòng)信號(hào)HH、PD2, PD3,即分段邏輯控制電路中的反相器Inv2、Inv3、Inv4的輸出，MOS管MsO’、MOS管Msl’、MOS管Ms2’、MOS管Ms3’的源極連接電源電壓Vdd，MOS管Mbl的柵、漏極連接電源電壓Vdd，M0S管Mb4的柵、漏極是電流檢測(cè)電路的檢測(cè)電壓輸出端 Vcs，上述 MOS 管 Ml M7、MOS 管 MsO Ms3、MOS 管 MsO’ Ms3’、MOS 管 MsOl、Msll、Ms21、Ms31、M0S 管 Ms01，、Msir、Ms2r、Ms3r 為 PMOS 管，襯底均接電源電壓 Vdd，上述 MOS管Mbl Mb4為NMOS管，襯底均接地；比較器組電路包括三個(gè)比較器CMP1、CMP2、CMP3，三個(gè)比較器CMP1、CMP2、CMP3的 正輸入端分別連接接參考電壓Vrefl、參考電壓Vref 2、參考電壓Vref 3，三個(gè)比較器CMP1、CMP2、CMP3的負(fù)輸入端均連接電流檢測(cè)電路中MOS管Mb4的柵、漏極，即電流檢測(cè)電路的檢測(cè)電壓輸出端Vcs ；分段邏輯控制電路含3個(gè)D觸發(fā)器DFFI、DFF2、DFF3，6個(gè)或非門Nor I、Nor2、Nor3、Nor4、Nor5、Nor6，和 4 個(gè)反相器 InvU Inv2、Inv3、Inv4，3 個(gè) D 觸發(fā)器 DFF1、DFF2、DFF3 的數(shù)據(jù)輸入端分別接比較器CMP1、CMP2、CMP3的輸出，3個(gè)D觸發(fā)器DFF1、DFF2、DFF3的時(shí)鐘輸入端均接DC-DC控制電路輸出的分段檢測(cè)時(shí)鐘信號(hào)CLK，或非門Norl和或非門Nor2的一個(gè)輸入端接D觸發(fā)器DFFl的輸出，或非門Nor3和或非門Nor4的一個(gè)輸入端接D觸發(fā)器DFF2的輸出，或非門Nor5和或非門Nor6的一個(gè)輸入端接D觸發(fā)器DFF3的輸出，或非門Norl、Nor3,Nor5的另一個(gè)輸入端均接DC-DC控制電路所產(chǎn)生的功率PMOS管的驅(qū)動(dòng)信號(hào)PD，或非門Nor2、Nor4、Nor6的另一個(gè)輸入端均接反相器Invl的輸出端,反相器Invl的輸入端連接DC-DC控制電路所產(chǎn)生的功率NMOS管的驅(qū)動(dòng)信號(hào)ND，反相器Inv2、Inv3、Inv4的輸入分別連接或非門Norl、Nor3、Nor5的輸出，反相器Inv2、Inv3、Inv4的輸出分別連接電流檢測(cè)電路中MOS管Msl、MOS管Ms2、MOS管Ms3的柵極以及DC-DC驅(qū)動(dòng)電路的相應(yīng)輸入端，或非門Nor2、Nor4、Nor6的輸出分別連接DC-DC驅(qū)動(dòng)電路的相應(yīng)輸入端。本實(shí)用新型的優(yōu)點(diǎn)及有益效果本實(shí)用新型每隔若干個(gè)DC-DC開關(guān)周期，電流檢測(cè)電路檢測(cè)負(fù)載電流，根據(jù)負(fù)載電流大小，比較器組輸出控制分段功率管柵寬的控制信號(hào)，該控制信號(hào)經(jīng)過邏輯控制電路鎖存之后，并經(jīng)過邏輯控制電路處理之后，可以自適應(yīng)的控制功率管開啟的段數(shù)，從而實(shí)現(xiàn)自適應(yīng)柵寬控制。僅需一組簡(jiǎn)單的比較器和相關(guān)邏輯控制電路，即可根據(jù)負(fù)載電流大小調(diào)整功率管柵寬，電路結(jié)構(gòu)簡(jiǎn)單，檢測(cè)準(zhǔn)確，易于實(shí)現(xiàn)。體現(xiàn)在以下4點(diǎn)I、利用系統(tǒng)自帶的最小占空比信號(hào)，產(chǎn)生用于分段檢測(cè)的檢測(cè)周期時(shí)鐘信號(hào)，與系統(tǒng)周期信號(hào)同步，實(shí)現(xiàn)電路簡(jiǎn)單。2、本實(shí)用新型主體電路為一組比較器，易實(shí)現(xiàn)且可復(fù)用通用比較器IP，無需特別設(shè)計(jì)。3、利用峰值電流檢測(cè)電路實(shí)現(xiàn)負(fù)載電流檢測(cè)，減少了額外的負(fù)載電流檢測(cè)電路。[0014]4、利用常規(guī)的比較器和數(shù)字邏輯實(shí)現(xiàn)采樣和保持，避免了使用ADC所帶來的高功耗和高頻采樣時(shí)鐘。

圖I為本實(shí)用新型的電原理框圖；圖2為本實(shí)用新型的一種具體實(shí)現(xiàn)電路；圖3為本實(shí)用新型電流檢測(cè)電路的一種具體實(shí)現(xiàn)電路。
具體實(shí)施方式
參看圖1，本實(shí)用新型設(shè)有電流檢測(cè)電路I、比較器組2、分段邏輯控制電路3以及 現(xiàn)有技術(shù)通用的DC-DC電路，電流檢測(cè)電路輸出連接比較器組電路，比較器組電路輸出連接分段邏輯控制電路，DC-DC電路輸出連接比較器組電路，并分別與電流檢測(cè)電路及分段邏輯控制電路雙向連接。按照設(shè)定的檢測(cè)周期，電流檢測(cè)電路檢測(cè)DC-DC電路的輸出濾波電感峰值電流的大小，根據(jù)電感峰值電流和DC-DC電路的輸出負(fù)載電流的數(shù)量關(guān)系，確定DC-DC電路的輸出負(fù)載電流大小，將檢測(cè)到的電感峰值電流信號(hào)轉(zhuǎn)化為一個(gè)電壓信號(hào)，將該檢測(cè)電壓信號(hào)和預(yù)先設(shè)定的參考電壓進(jìn)行比較，經(jīng)過邏輯控制電路處理之后，根據(jù)負(fù)載電流的大小自適應(yīng)的控制功率管開啟的段數(shù)，實(shí)現(xiàn)功率管柵寬控制。圖2是圖I的具體電路，電流檢測(cè)電路的輸入端與同步整流功率管Mp、Mpl_3、Mn、Mnl-3的漏極以及電感的一端連接于LX，功率管Mp的驅(qū)動(dòng)控制信號(hào)PD，分段功率管Mpl、Mp2、Mp3的分段驅(qū)動(dòng)控制信號(hào)PD1、PD2、PD3連接，其中I3D由通用DC-DC電路中的控制電路給出，PD1、PD2、PD3由分段邏輯控制電路給出.。圖2的工作原理利用DC-DC電路系統(tǒng)自帶的最小占空比信號(hào)產(chǎn)生一個(gè)分段檢測(cè)時(shí)鐘信號(hào)；比較器組電路中每個(gè)比較器正輸入端接分段控制的檢測(cè)電壓信號(hào)，負(fù)輸入端接各自不同的基準(zhǔn)電壓信號(hào)，使能端接分段檢測(cè)時(shí)鐘信號(hào)，比較器的輸出電壓接分段邏輯控制電路的D觸發(fā)器組的數(shù)據(jù)輸入端；D觸發(fā)器的時(shí)鐘輸入端接分段檢測(cè)時(shí)鐘信號(hào)，每個(gè)分段檢測(cè)時(shí)鐘信號(hào)的下降沿時(shí)采樣一次比較器組的輸出信號(hào)，并保持若干個(gè)DC-DC系統(tǒng)時(shí)鐘周期，直至下個(gè)檢測(cè)周期到來。每個(gè)周期開始時(shí)，DC-DC電路功率PMOS管開啟，同時(shí)電流檢測(cè)開啟，檢測(cè)流經(jīng)功率PMOS管的電流和檢測(cè)電壓Ncs’該檢測(cè)電壓通過偏置電路產(chǎn)生用于分段控制的檢測(cè)電壓Ncs’偏置電路同時(shí)提供一組基準(zhǔn)電壓VMfl_3，檢測(cè)電壓和基準(zhǔn)電壓作為比較組中各個(gè)比較器的輸入信號(hào)，當(dāng)負(fù)載電流增加時(shí)，檢測(cè)電壓隨之下降，當(dāng)檢測(cè)電壓低于設(shè)定的基準(zhǔn)電壓時(shí)，t匕較器輸出低電平VeMP1_3，比較器的輸出信號(hào)VeMP1_3送入分段邏輯控制電路，分段邏輯控制電路將鎖存比較器的輸出信號(hào)并與DC-DC控制環(huán)路所產(chǎn)生的功率PMOS管的驅(qū)動(dòng)信號(hào)PD以及功率NMOS管的驅(qū)動(dòng)信號(hào)ND做邏輯運(yùn)算后，產(chǎn)生控制子功率PMOS管開啟和關(guān)斷的分段驅(qū)動(dòng)信號(hào)roi-3以及控制子功率NMOS管開啟和關(guān)斷的分段驅(qū)動(dòng)信號(hào)ND1-3，這些分段控制的驅(qū)動(dòng)信號(hào)將保持若干個(gè)DC-DC時(shí)鐘周期；每個(gè)DC-DC系統(tǒng)周期開始時(shí)，電流檢測(cè)電路的檢測(cè)管的柵極信號(hào)ro為低電平，開始檢測(cè)負(fù)載電流，并產(chǎn)生一個(gè)檢測(cè)電壓。，當(dāng)負(fù)載電流逐漸加大，檢測(cè)電壓相應(yīng)的下降，當(dāng)檢測(cè)小于預(yù)先設(shè)定的參考電壓時(shí)，比較器輸出低電平。根據(jù)負(fù)載不同，三個(gè)比較器可以分別輸出不同的結(jié)果，這些輸出信號(hào)被送到分段邏輯控制電路的D觸發(fā)器的數(shù)據(jù)輸入端。當(dāng)分段檢測(cè)時(shí)鐘信號(hào)的下降沿來臨時(shí)，這些比較器的輸出信號(hào)被鎖存住，并保持，直到下一個(gè)分段檢測(cè)時(shí)鐘周期的上升沿來臨時(shí)，將再度接受并鎖存新的比較器的輸出。D觸發(fā)器的輸出信號(hào)和功率MOS管的柵極控制信號(hào)H)、ND信號(hào)做相關(guān)邏輯運(yùn)算以保證所有的功率MOS均在同一時(shí)間開啟和管段后，產(chǎn)生了最終的控制各個(gè)分段功率管柵極開啟和關(guān)斷的控制信號(hào)roi、PD2、PD3和ND1、ND2、ND3。每隔若干個(gè)DC-DC系統(tǒng)時(shí)鐘周期，上述工作過程重復(fù)一遍，檢測(cè)負(fù)載電流，并產(chǎn)生一組控制分段功率管的柵極控制信號(hào)。圖3是電流檢測(cè)的具體電路，工作原理每個(gè)DC-DC系統(tǒng)時(shí)鐘周期開始時(shí)，由DC-DC控制電路給出的I3D信號(hào)為低電平，PD I、PD2、PD3的由上個(gè)分段檢測(cè)周期內(nèi)檢測(cè)獲得的結(jié)果決定，假設(shè)上述三個(gè)信號(hào)均為高電平，則電流檢測(cè)電路中只有MsO以及MsO’開啟，Msl、Msl’、Ms2、Ms2’、Ms3、Ms3’均關(guān)斷，由Mbl至Mb4構(gòu)成的偏置電路提供固定的偏置電流Iref,該偏置電流流經(jīng)由M1、M2、M3構(gòu)成的負(fù)反饋電路，該負(fù)反饋電路的作用是使得A、B兩點(diǎn)電位近似相等，從而使得檢測(cè)管MsO’和被檢測(cè)的功率管Mp兩者的柵源電壓以及源漏電壓 近似相等。設(shè)定好檢測(cè)管MsO’和功率管Mp的寬長(zhǎng)比之比，則由工作在線性區(qū)的MOS管薩方程可知，流經(jīng)檢測(cè)管MsO’的電流和流經(jīng)功率管Mp的電流之比恰為設(shè)定的兩者的寬長(zhǎng)比之比，實(shí)現(xiàn)電流檢測(cè)的功能。
權(quán)利要求1. 一種自適應(yīng)調(diào)整功率管柵寬的控制電路，其特征是設(shè)有電流檢測(cè)電路、比較器組電路、分段邏輯控制電路以及已知的DC-DC電路，電流檢測(cè)電路輸出連接比較器組電路，比較器組電路輸出連接分段邏輯控制電路，DC-DC電路輸出連接比較器組電路，并分別與電流檢測(cè)電路及分段邏輯控制電路雙向連接；其中 電流檢測(cè)電路包括27個(gè)MOS管及I個(gè)反相器，MOS管分別是7個(gè)MOS管Ml M7 ;4個(gè)MOS 管 Mbl Mb4 ;4 個(gè) MOS 管 MsO Ms3 ;4 個(gè) MOS 管 Ms01、Msll、Ms21、Ms31 ;4 個(gè) MOS 管MsO， Ms3，；4個(gè)皿)5管1^01，、]\^11，、]\^21，、]\^31’ ； MOS管Mbl及MOS管Mb4的柵、漏極均短接，源極接地，MOS管Mb2和MOS管Mb3的柵極與MOS管Mbl的柵、漏極連接，MOS管Mb2、MOS管Mb3的源極接地，MOS管Mbl的漏極與MOS管Ml的漏極、MOS管M3的柵極連接，MOS管Mb3的漏極與MOS管Ml的柵極、MOS管M2的柵、漏極連接，MOS管Ml的源極與MOS管MsOl、MOS管Msll、MOS管Ms21、MOS管Ms31、MOS管M4的漏極連接，MOS管M2和MOS管M3的源極與MOS管MsOl’、M0S管Msll’、M0S管Ms21’、M0S管Ms31’、M0S管M5的漏極連接，MOS管M3的漏極和MOS管Mb4的柵、漏極連接，MOS管M4和MOS管M5的柵極接地，MOS管M4及MOS管M5的源極分別與MOS管M6、MOS管M7的漏極連接，MOS管M6及MOS管M7的柵極連接反相器Inv5的輸出端，反相器Inv5的輸入端連接DC-DC電路中DC-DC控制電路所產(chǎn)生的功率PMOS管的驅(qū)動(dòng)信號(hào)PD，該驅(qū)動(dòng)信號(hào)還連接MOS管MsO的柵極，MOS管M6、MOS管M7的源極接電源Vdd，MOS管MsOl、MOS管Msll、MOS 管 Ms21、MOS 管 Ms31 的柵極接地，MOS 管 MsO I、MOS 管 Ms 11、MOS 管 Ms21、MOS 管 Ms31的源極分別和MOS管MsO、MOS管Msl、MOS管Ms2、MOS管Ms3的漏極連接，MOS管MsO、MOS管Msl、M0S管Ms2、M0S管Ms3的源極連接DC-DC電路中輸出濾波電感的輸入端LX，MOS管MsO的柵極連接由DC-DC控制電路給出的功率PMOS的驅(qū)動(dòng)信號(hào)H)，MOS管Msl、M0S管Ms2、MOS管Ms3的柵極分別連接分段驅(qū)動(dòng)控制電路中分段邏輯控制電路所產(chǎn)生的分段PMOS管的驅(qū)動(dòng)信號(hào)^)1、^)2、^)3，即分段邏輯控制電路中的反相器Inv2、Inv3、Inv4的輸出，MOS管1^01’、1 )3管1^11’、1 )3管1^21’、1 )3管1^31’ 的柵極接地，MOS 管 MsOl’、MOS 管 Msll’、MOS 管 Ms21’、MOS 管 Ms31’ 的源極分別連接 MOS 管 MsO’、MOS 管 MsI’、MOS 管 Ms2’、MOS 管Ms3’的漏極，MOS管MsO’的柵極連接由DC-DC控制電路給出的驅(qū)動(dòng)信號(hào)PD，MOS管Msl’、MOS管Ms2’、M0S管Ms3’的柵極分別連接分段驅(qū)動(dòng)控制電路中分段邏輯控制電路所產(chǎn)生的分段？1105管的驅(qū)動(dòng)信號(hào)^)1、1^2、1^3，即分段邏輯控制電路中的反相器11^2、11^3、Inv4的輸出，MOS管MsO’、MOS管Msl’、MOS管Ms2’、MOS管Ms3’的源極連接電源電壓Vdd，MOS管Mbl的柵、漏極連接電源電壓Vdd，M0S管Mb4的柵、漏極是電流檢測(cè)電路的檢測(cè)電壓輸出端 Vcs，上述 MOS 管 Ml M7、MOS 管 MsO Ms3、MOS 管 MsO’ Ms3’、MOS 管 MsOl、Msll、Ms21、]\^31、105管1^01’、]\^11’、]\^21’、]\^31’ 為 PMOS 管，襯底均接電源電壓 Vdd，上述 MOS管Mbl Mb4為NMOS管，襯底均接地； 比較器組電路包括三個(gè)比較器CMP1、CMP2、CMP3，三個(gè)比較器CMP1、CMP2、CMP3的正輸入端分別連接接參考電壓Vrefl、參考電壓Vref 2、參考電壓Vref 3，三個(gè)比較器CMPI、CMP2、CMP3的負(fù)輸入端均連接電流檢測(cè)電路中MOS管Mb4的柵、漏極，即電流檢測(cè)電路的檢測(cè)電壓輸出端Vcs ； 分段邏輯控制電路含3個(gè)D觸發(fā)器DFF1、DFF2、DFF3，6個(gè)或非門Norl、Nor2、Nor3、Nor4、Nor5、Nor6，和 4 個(gè)反相器 Invl、Inv2、Inv3、Inv4, 3 個(gè) D 觸發(fā)器 DFFl、DFF2、DFF3的數(shù)據(jù)輸入端分別接比較器CMP1、CMP2、CMP3的輸出，3個(gè)D觸發(fā)器DFF1、DFF2、DFF3的時(shí)鐘輸入端均接DC-DC控制電路輸出的分段檢測(cè)時(shí)鐘信號(hào)CLK，或非門Norl和或非門Nor2的一個(gè)輸入端接D觸發(fā)器DFFl的輸出，或非門Nor3和或非門Nor4的一個(gè)輸入端接D觸發(fā)器DFF2的輸出，或非門Nor5和或非門Nor6的一個(gè)輸入端接D觸發(fā)器DFF3的輸出，或非門NorU Nor3、Nor5的另一個(gè)輸入端均接DC-DC控制電路所產(chǎn)生的功率PMOS管的驅(qū)動(dòng)信號(hào)PD，或非門Nor2、Nor4、Nor6的另一個(gè)輸入端均接反相器Invl的輸出端，反相器Invl的輸入端連接DC-DC控制電路所產(chǎn)生的功率NMOS管的驅(qū)動(dòng)信號(hào)ND，反相器Inv2、Inv3、Inv4的 輸入分別連接或非門Norl、Nor3、Nor5的輸出，反相器Inv2、Inv3、Inv4的輸出分別連接電流檢測(cè)電路中MOS管Msl、M0S管Ms2、M0S管Ms3的柵極以及DC-DC驅(qū)動(dòng)電路的相應(yīng)輸入端，或非門Nor2、Nor4、Nor6的輸出分別連接DC-DC驅(qū)動(dòng)電路的相應(yīng)輸入端。
專利摘要一種自適應(yīng)調(diào)整功率管柵寬的控制電路，設(shè)有電流檢測(cè)電路、比較器組電路、分段邏輯控制電路以及已知的DC-DC電路，按照設(shè)定的檢測(cè)周期，電流檢測(cè)電路檢測(cè)DC-DC電路的輸出濾波電感峰值電流的大小，根據(jù)電感峰值電流和DC-DC電路的輸出負(fù)載電流的數(shù)量關(guān)系，確定DC-DC電路的輸出負(fù)載電流大小，將檢測(cè)到的電感峰值電流信號(hào)轉(zhuǎn)化為一個(gè)電壓信號(hào)，將該檢測(cè)電壓信號(hào)和預(yù)先設(shè)定的參考電壓進(jìn)行比較，經(jīng)過邏輯控制電路處理之后，根據(jù)負(fù)載電流的大小自適應(yīng)的控制功率管開啟的段數(shù)，實(shí)現(xiàn)功率管柵寬控制。
文檔編號(hào)H02M1/088GK202503430SQ201120542358
公開日2012年10月24日 申請(qǐng)日期2011年12月22日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者孫偉鋒, 徐申, 時(shí)龍興, 李牧, 楊淼, 秦昌兵, 陸生禮 申請(qǐng)人:東南大學(xué)