專利名稱：具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，更進一步涉及模擬集成電路中具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路，可以用于各種電源管理芯片如PFC控制器，恒壓恒流控制器中的啟動保護。
背景技術(shù)：
電源系統(tǒng)的安全性至關(guān)重要，在電源管理芯片如DC-DC、功率因數(shù)校正控制器、電子鎮(zhèn)流器中，當電源電壓低于芯片的正常工作范圍時，芯片內(nèi)部某些電路會無法正常工作， 并產(chǎn)生內(nèi)部邏輯錯誤，從而使外部開關(guān)管處于不確定狀態(tài)，有可能對外部電路和芯片造成損壞，因此，芯片內(nèi)部必須加入欠壓鎖存電路。欠壓鎖存可以提高芯片可靠性、安全性，通過對芯片輸入電壓進行檢測，在輸入電源電壓過小時，能將芯片輸出關(guān)斷，使芯片保持在安全狀態(tài)，同時不會對外部器件造成損壞。目前欠壓鎖存技術(shù)集成了輸入電壓采樣電路、電壓基準源、遲滯比較器，以及外部電流偏置，使得電路較為復(fù)雜，版圖面積和功耗也隨之增加，難以滿足電源管理芯片越來越需要低功耗和高穩(wěn)定性的要求。日銀IMP微電子有限公司擁有的專利技術(shù)“一種欠壓鎖存電路”(授權(quán)公告號CN 201682412 U授權(quán)公告日2010. 12.22)提出一種以施密特觸發(fā)器、齊納二極管和電流偏置為核心的欠壓鎖存電路，其基本思想是利用電源電壓和齊納二極管的陰極端的穩(wěn)壓電壓之間的相對變化，將傳統(tǒng)施密特觸發(fā)器由輸入電壓信號變化引起施密特觸發(fā)器翻轉(zhuǎn)轉(zhuǎn)換為由施密特觸發(fā)器接入的電源電壓變化引起施密特觸發(fā)器翻轉(zhuǎn)，從而實現(xiàn)欠壓鎖存功能。該專利技術(shù)存在的不足是該欠壓鎖存電路采用MOSFET的導(dǎo)通閾值作為參考電壓檢測電源電壓，導(dǎo)致欠壓鎖存閾值不精確，溫度漂移較大，且穩(wěn)定性不足，輸出信號容易受電源影響而發(fā)生誤翻轉(zhuǎn)。蘇外丨大學(xué)申請的專利“帶有帶隙基準結(jié)構(gòu)的欠壓鎖存電路”(申請?zhí)?201010508409.6，申請公布號CN 101958640A)提出一種以分壓器、帶隙基準電路、比較器和邏輯電路為核心的欠壓鎖存電路，其基本思想是將分壓器采樣的電源電壓輸入帶隙基準比較器比較電壓輸入端，帶隙基準比較器輸出經(jīng)邏輯電路整形后構(gòu)成欠壓鎖存電路的控制輸出端；邏輯電路與分壓器間設(shè)有反饋控制回路。該專利申請公開的欠壓鎖存電路存在的不足是其輸出欠壓鎖存信號擺幅較小，不利于驅(qū)動更多的負載，在電源電壓較低時帶隙基準比較器工作不穩(wěn)定容易導(dǎo)致輸出發(fā)生誤翻轉(zhuǎn)。

發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有的欠壓鎖存技術(shù)的不足，提出一種具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路。本發(fā)明采用防誤翻轉(zhuǎn)電路提高輸出穩(wěn)定性，采用帶隙比較器結(jié)構(gòu)簡化電路結(jié)構(gòu)，從而減小電路功耗和面積，提高系統(tǒng)的安全性和可靠性，滿足模擬集成電路低功耗高可靠性發(fā)展趨勢的要求。為實現(xiàn)上述目的，本發(fā)明包括防止誤翻轉(zhuǎn)輸出的低壓保護電路、用于檢測電源電壓變化的電源采樣電路、用于設(shè)置欠壓鎖存閾值的帶隙比較器和對輸出信號進行放大處理的共源極放大電路四部分。低壓保護電路輸出端連接所述帶隙比較器控制端，所述電源采樣電路和共源極放大電路輸入端分別與所述帶隙比較器輸出端相連。本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(1)本發(fā)明由于采用帶隙比較器結(jié)構(gòu)，克服了現(xiàn)有技術(shù)中需要外部電壓基準和遲滯比較器結(jié)構(gòu)的不足，使電路結(jié)構(gòu)更加簡單，減小了電路功耗和電路面積。(2)本發(fā)明由于采用低壓保護電路結(jié)構(gòu)，避免了現(xiàn)有技術(shù)中帶隙比較器在低壓情況下工作不正常導(dǎo)致錯誤輸出，提高了欠壓鎖存電路輸出的可靠性，防止了輸出發(fā)生誤翻轉(zhuǎn)。(3)本發(fā)明由于采用共源極放大電路，克服了現(xiàn)有技術(shù)中傳統(tǒng)運算放大電路結(jié)構(gòu)復(fù)雜的不足，減小了電路功耗和面積，提高了輸出擺幅。(4)本發(fā)明由于采用具有高階溫度補償?shù)膸侗容^器結(jié)構(gòu)，克服了現(xiàn)有技術(shù)中基準電壓溫度特性差的不足，提高了欠壓鎖存閾值的精度和溫度特性。


圖1為本發(fā)明的電路方框圖；圖2為本發(fā)明低壓保護電路電原理圖；圖3為本發(fā)明電源采樣電路電原理圖；圖4為本發(fā)明帶隙比較器電原理圖；圖5為本發(fā)明共源極放大電路電原理圖；圖6為本發(fā)明防止誤翻轉(zhuǎn)發(fā)生的仿真效果圖；圖7為本發(fā)明產(chǎn)生的基準電壓溫度特性的仿真效果圖；圖8為本發(fā)明所需功耗的仿真效果圖。
具體實施例方式以下參照附圖對本發(fā)明作進一步詳細描述。參照圖1，本發(fā)明包括低壓保護電路、電源采樣電路、帶隙比較器和共源極放大電路四部分，其中，低壓保護電路的輸入端接電壓Vddi，輸出端與帶隙比較器控制端相連，帶隙比較器的輸入端與電源采樣電路的輸出端相連，帶隙比較器的輸出端分別與電源采樣電路的反饋端和共源極放大電路的輸入端相連接，電源采樣電路的輸入端與電源電壓Vdd相連接。低壓保護電路檢測電壓Vddi，輸出控制信號至帶隙比較器控制端；電源采樣電路采樣電源電壓VDD，輸出采樣電壓到帶隙比較器輸入端；帶隙比較器輸入端接收采樣電壓信號，同時檢測控制端信號，低電壓狀態(tài)下，帶隙比較器關(guān)斷，帶隙比較器無輸出，正常工作情況下，帶隙比較器開啟，輸出低增益的欠壓鎖存信號到共源極放大電路輸入端，并將該信號轉(zhuǎn)化為反饋信號反饋回電源采樣電路；共源極放大電路輸入端接收帶隙比較器輸出的低增益欠壓鎖存信號，經(jīng)放大整形處理后輸出高增益大擺幅的欠壓鎖存信號。參照圖2，本發(fā)明低壓保護電路的結(jié)構(gòu)及原理描述如下所述的低壓保護電路包括六個PMOS管，兩個匪OS管，兩個非門。PMOS管1、PMOS 管2和PMOS管3分別以二極管連接方式串聯(lián)形成分壓結(jié)構(gòu)，對帶隙比較器工作電壓Vddi進行檢測，PMOS管2和PMOS管3連接處接NMOS管7的柵極；NMOS管7和PMOS管4的漏極相連，源極分別接地與電源，PMOS管4的柵極接地，非門9和非門10串聯(lián)，非門9的輸入端接 PMOS管4和匪OS管7的漏極以及匪OS管8的柵極；PMOS管5、PMOS管6和匪OS管8以正反饋形式連接，非門10輸出端接至帶隙比較器輸入端。PMOS管1、PMOS管2和PMOS管 3采樣Vddi得到采樣電壓VDD1/3，接NMOS管7的柵極；當Vddi較小時，NMOS管7關(guān)斷，低壓保護電路輸出為高電平，關(guān)斷帶隙比較器；當Vddi足夠大時，NMOS管7開啟并將輸出拉至低電平，使帶隙比較器開啟，并使欠壓鎖存信號正常輸出。參照圖3，本發(fā)明電源采樣電路的結(jié)構(gòu)及原理描述如下所述電源采樣電路包括一個齊納二極管，三個電阻，一個NMOS管。電阻12、電阻 13、電阻14與齊納二極管11陽極串聯(lián)，齊納二極管11陰極接電源電壓，電阻14接地，電阻 13與電阻14的連接端輸出接至帶隙比較器輸入端，NMOS管15與電阻13并聯(lián)，柵極接帶隙比較器輸出端。Vdd上升階段，電阻12、電阻13、電阻14以分壓形式采樣電源VDD，得到采樣電壓輸出到帶隙比較器輸入端。參照圖4，本發(fā)明帶隙比較器的結(jié)構(gòu)及原理描述如下所述帶隙比較器包括一個NMOS管，兩個PMOS管，八個電阻，四個NPN管。NMOS管 26的漏極與電阻25和電阻M串聯(lián)，源極接地，柵極接非門10的輸出；PMOS管16和PMOS 管17構(gòu)成電流鏡負載，電阻18和電阻19分別和PMOS管16、PM0S管17漏極相連構(gòu)成限流限壓負載，并分別與NPN管20和NPN管21集電極相連，共同保證了 NPN管20和NPN管21 集電極電壓相等，電阻22作為NPN管20和NPN管21的基極限流負載，其兩端分別與NPN 管20和NPN管21的基極相連，NPN管20和NPN管21的發(fā)射極與電阻23相連構(gòu)成帶隙結(jié)構(gòu)，產(chǎn)生基準電壓；電阻28、電阻30、NPN管27和NPN管四串聯(lián)，兩端接電源和地，電阻28 和NPN管四的集電極相連輸出接NPN管20的基極，電阻25和電阻M與NMOS管沈串聯(lián)接地，電阻M和電阻25的連接端接NPN管四的基極，構(gòu)成對基準電壓的曲率補償；PMOS管 17和電阻19作為帶隙比較器的輸出端接至共源極放大電路的輸入端。NPN管20和NPN管 21作為帶隙比較器的輸入端檢測電源采樣電路輸出的采樣電壓信號，當采樣電壓小于帶隙比較器產(chǎn)生的基準電壓時，帶隙比較器輸出為高電平，這時電路處于欠壓狀態(tài)，當采樣電壓大于帶隙比較器產(chǎn)生的基準電壓時，帶隙比較器輸出為低電平，這時電路將進入正常工作狀態(tài)。參照圖5，本發(fā)明共源極放大電路的結(jié)構(gòu)及原理描述如下所述共源極放大電路包括五個PMOS管，八個NMOS管。PMOS管31和PMOS管33 柵極互相連接，鏡像自帶隙比較器的PTAT電流，其漏極分別與NMOS管37和NMOS管36的漏極相連，NMOS管37、NM0S管38和NMOS管39的柵極互相連接，并與NMOS管37的漏極相連，源極分別與匪OS管40、NM0S管41和匪OS管42的漏極相連，匪OS管40、NM0S管41和 NMOS管42的源極均接地，柵極均相連，并與NMOS管40的漏極相連，共同構(gòu)成共源共柵電流鏡；PMOS管32與NMOS管38、NMOS管41串聯(lián)構(gòu)成第一級共源放大器，輸出分別接NMOS管 36的柵極、PMOS管35的柵極和電源采樣電路中的NMOS管15的柵極；NMOS管36和PMOS管 33串聯(lián)構(gòu)成第二級共源放大器，輸出接PMOS管34的柵極；PMOS管34和NMOS管39、NMOS 管42串聯(lián)構(gòu)成第三級共源放大器，輸出接NMOS管43的柵極；PMOS管35和NMOS管43以推挽形式連接輸出欠壓鎖存信號。PMOS管32作為共源極放大電路的第一級共源放大器輸入端，柵極接帶隙比較器的輸出端信號，經(jīng)過放大輸出到第二級共源放大器輸入端NMOS管43 柵極，經(jīng)第二級放大后輸出到第三級共源放大器輸入端PMOS管34的柵極，經(jīng)第三級放大后最終通過推挽結(jié)構(gòu)輸出欠壓鎖存信號。
本發(fā)明的效果可以通過以下仿真實驗進一步說明。實驗一，驗證本發(fā)明能較好的防止輸出信號發(fā)生誤翻轉(zhuǎn)。本實驗在Cadence軟件下進行仿真。仿真溫度為25°C，工作電壓Vddi = 5V，器件工藝選取典型情況，對該電路進行瞬態(tài)情況下的仿真，仿真結(jié)果如圖6所示，圖6 (a)為采用了低壓保護電路后的情況，輸出沒有發(fā)生錯誤的翻轉(zhuǎn)，圖6(b)為未采用低壓保護電路的情況，可以看出輸出發(fā)生了錯誤的翻轉(zhuǎn)。圖6的仿真結(jié)果說明該發(fā)明采用低壓保護電路后使輸出避免了發(fā)生誤翻轉(zhuǎn)，能有效保護欠壓鎖存信號的安全性。實驗二，驗證本發(fā)明產(chǎn)生的基準電壓具有很好的溫度特性。本實驗在Cadence軟件下進行仿真。仿真溫度為_40°C 125°C，工作電壓Vddi = 5V，器件工藝選取典型情況，對該電路進行溫度掃描，仿真結(jié)果如圖7所示，在溫度為35°C時基準電壓最大為1. 2085V，在溫度為-40°C基準電壓最小為1.2077V，在溫度為100°C時出現(xiàn)了曲率補償，可得溫度系數(shù)為5ppm。圖7的仿真結(jié)果說明該發(fā)明產(chǎn)生的基準電壓溫度系數(shù)可以達到5ppm，使得基準電壓溫度特性得到提高。實驗三，驗證本發(fā)明具有較低的功耗。本實驗在Cadence軟件下進行仿真。仿真溫度為25°C，工作電壓Vddi = 5V，器件工藝選取典型情況，對該電路進行瞬態(tài)掃描，仿真結(jié)果如圖8(a)所示，在溫度25°C時，電路正常工作下最大功耗僅為0. 6mw,圖8(b)為電源電壓的瞬態(tài)曲線，圖8(c)為欠壓鎖存輸出的瞬態(tài)曲線。圖8的仿真結(jié)果說明該發(fā)明具有較低的功耗。
權(quán)利要求
1.一種具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路，包括防止誤翻轉(zhuǎn)輸出的低壓保護電路、 用于檢測電源電壓變化的電源采樣電路、用于設(shè)置欠壓鎖存閾值的帶隙比較器和對輸出信號進行放大處理的共源極放大電路四部分；低壓保護電路輸出端連接所述帶隙比較器控制端，所述電源采樣電路和共源極放大電路輸入端分別與所述帶隙比較器輸出端相連。
2.根據(jù)權(quán)利要求1所述的具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路，其特征在于所述的低壓保護電路包括六個PMOS管，兩個NMOS管，兩個非門；其中所述六個PMOS管中的PMOS管(1) ,PMOS管⑵和PMOS管(3)分別以二極管連接方式串聯(lián)形成分壓結(jié)構(gòu)，對帶隙比較器工作電壓Vddi進行檢測，PMOS管⑵和PMOS管(3)分別接NMOS管(7)的柵極，PMOS管(5)、PMOS管(6)和NMOS管(8)以正反饋形式連接；所述兩個NMOS管中的NMOS管(7)和PMOS管的漏極相連，源極分別接地與電源， PMOS管(4)的柵極接地；所述兩個非門中的非門(9)和非門(10)串聯(lián)，非門(9)的輸入端接PMOS管(4)和NMOS 管⑵的漏極以及NMOS管⑶的柵極；非門(10)輸出端接至帶隙比較器輸入端。
3.根據(jù)權(quán)利要求1所述的具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路，其特征在于所述電源采樣電路包括一個齊納二極管，三個電阻，一個NMOS管；其中所述一個齊納二極管(11)陰極接電源電壓，陽極與電阻(14)相連； 所述三個電阻中的電阻(12)、電阻(13)、電阻(14)與齊納二極管(11)陽極串聯(lián)，電阻 (14)接地，電阻(13)與電阻(14)的連接端輸出接至帶隙比較器輸入端； 所述一個NMOS管(15)與電阻(13)并聯(lián)，柵極接帶隙比較器輸出端。
4.根據(jù)權(quán)利要求1所述的具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路，其特征在于所述帶隙比較器包括一個NMOS管，兩個PMOS管，八個電阻，四個NPN管；其中所述一個NMOS管06)的漏極與電阻05)和電阻04)串聯(lián)，源極接地，柵極接非門 (10)的輸出；所述兩個PMOS管中的PMOS管(16)和PMOS管(17)構(gòu)成電流鏡負載； 所述八個電阻中的電阻(18)和電阻(19)分別和PMOS管(16)、PMOS管(17)漏極相連構(gòu)成限流限壓負載，并分別與NPN管00)和NPN管集電極相連，共同保證了 NPN管 (20)和NPN管集電極電壓相等，電阻02)作為NPN管QO)和NPN管Ql)的基極限流負載，其兩端分別與NPN管OO)和NPN管的基極相連；所述四個NPN管中的NPN管OO)和NPN管Ql)的發(fā)射極與電阻03)相連構(gòu)成帶隙結(jié)構(gòu)，產(chǎn)生基準電壓；電阻( )、電阻(30)、NPN管、2 )和NPN管Q9)串聯(lián)，兩端接電源和地，電阻08)和NPN管09)的集電極相連輸出接NPN管QO)的基極，電阻Q5)和電阻 (24)與NMOS管06)串聯(lián)接地，電阻04)和電阻Q5)的連接端接NPN管Q9)的基極，構(gòu)成對基準電壓的曲率補償；PMOS管(17)和電阻(19)作為帶隙比較器的輸出端接至共源極放大電路的輸入端。
5.根據(jù)權(quán)利要求1所述的具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路，其特征在于所述共源極放大電路包括五個PMOS管，八個NMOS管；其中所述五個PMOS管中的PMOS管(31)和PMOS管(3 柵極互相連接，鏡像自帶隙比較器的PTAT電流，其漏極分別與NMOS管(37)和NMOS管(36)的漏極相連；所述八個NMOS管中的NMOS管(37)、NM0S管(38)和NMOS管(39)的柵極互相連接，并與NMOS管(37)的漏極相連，源極分別與NMOS管00)、NMOS管和NMOS管02)的漏極相連，NMOS管00)、NMOS管和NMOS管02)的源極均接地，柵極均相連，并與NMOS 管(40)的漏極相連，共同構(gòu)成共源共柵電流鏡；PMOS管(32)與NMOS管(38)、NM0S管“I) 串聯(lián)構(gòu)成第一級共源放大器，輸出分別接NMOS管(36)的柵極、PMOS管(3 的柵極和電源采樣電路中的NMOS管(15)的柵極；NMOS管(36)和PMOS管(33)串聯(lián)構(gòu)成第二級共源放大器，輸出接PMOS管(34)的柵極；PMOS管(34)和NMOS管(39)、NMOS管02)串聯(lián)構(gòu)成第三級共源放大器，輸出接NMOS管的柵極；PMOS管(3 和NMOS管以推挽形式連接輸出欠壓鎖存信號。
全文摘要
本發(fā)明公開了一種具有防止誤翻轉(zhuǎn)功能的欠壓鎖存電路，主要解決現(xiàn)有技術(shù)難以消除錯誤輸出，可靠性不高，功耗高的缺點。本發(fā)明包括防止誤翻轉(zhuǎn)輸出的低壓保護電路、用于檢測電源電壓變化的電源采樣電路、用于設(shè)置欠壓鎖存閾值的帶隙比較器和對輸出信號進行放大處理的共源極放大電路四部分。低壓保護電路控制帶隙比較器工作，帶隙比較器對電源采樣電路的采樣電壓處理，經(jīng)共源極放大電路放大輸出欠壓鎖存信號。本發(fā)明不僅可以防止輸出發(fā)生誤翻轉(zhuǎn)，還可以降低功耗，電路結(jié)構(gòu)簡單，節(jié)省芯片面積，可應(yīng)用于各種電源管理芯片中。
文檔編號H02H3/24GK102231509SQ201110168240
公開日2011年11月2日 申請日期2011年6月21日 優(yōu)先權(quán)日2011年6月21日
發(fā)明者李亞軍, 來新泉, 袁冰, 趙永瑞, 韋瑋 申請人:西安電子科技大學(xué)