專利名稱：一種開關(guān)電源的電源電壓檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及開關(guān)電源技術(shù)領(lǐng)域，特別是涉及一種開關(guān)電源的電源電壓檢測(cè)電路。
背景技術(shù)：
在一些電子系統(tǒng)中，當(dāng)電源電壓下降到某設(shè)定值時(shí)，電路的工作會(huì)變得不穩(wěn)定，可 能會(huì)產(chǎn)生誤動(dòng)作。鑒于此，需要提供電源電壓檢測(cè)電路來(lái)檢測(cè)電路的供給電壓，當(dāng)供給電壓 下降到某設(shè)定值時(shí)，檢測(cè)電路輸出控制信號(hào)使系統(tǒng)復(fù)位，避免在低壓狀態(tài)下發(fā)生誤動(dòng)作。參照?qǐng)D1，為現(xiàn)有技術(shù)的開關(guān)電源的電源電壓檢測(cè)電路圖。所述電路包括電阻分 壓電路11、比較器12和基準(zhǔn)電壓電路13。其中，所述電阻分壓電路11包括第一電阻Rll 和第二電阻R12。結(jié)合圖1所示，電源電壓VDD經(jīng)過(guò)第一電阻Rll和第二電阻R12的分壓，得到電壓 INPUT，輸入比較器12的反相輸入端；比較器12的同相輸入端接基準(zhǔn)電壓電路13輸出的基 準(zhǔn)電壓VREF。該電路的工作原理為當(dāng)比較器12的負(fù)相輸入電壓INPUT高于同相輸入電 壓VREF時(shí)，比較器12的輸出OUTPUT為低電平；當(dāng)比較器12的負(fù)相輸入電壓INPUT低于同 相輸入電壓VREF時(shí)，比較器12的輸出OUTPUT為高電平。上述電路中，由于INTPUT電壓是由電源電壓VDD通過(guò)第一電阻Rll和第二電阻 R12分壓得到的，因此INPUT可以采樣VDD電壓的變化。同時(shí)，基準(zhǔn)電壓VREF是不隨電源電 壓VDD變化的，因此可以根據(jù)比較器12輸出的OUTPUT的邏輯電平變化來(lái)實(shí)現(xiàn)對(duì)電源電壓 VDD的檢測(cè)。具體的，上述電路可以在電源電壓變化到某設(shè)定值時(shí)，產(chǎn)生不同的邏輯控制信 號(hào)，完成對(duì)電源電壓的檢測(cè)。但是，現(xiàn)有檢測(cè)電路中，比較器12接收的基準(zhǔn)電壓VREF是由單獨(dú)的基準(zhǔn)電壓電路 13產(chǎn)生的?？紤]到元器件制作過(guò)程中會(huì)產(chǎn)生偏差，而且不同電路之間這樣的偏差可能會(huì)更 大，同時(shí)，該偏差還是隨機(jī)產(chǎn)生的。因此，現(xiàn)有檢測(cè)電路具有一定的偏差，故精確度不是很 高。對(duì)于電源電壓誤差范圍要求較小的系統(tǒng)，在一定的精度要求范圍內(nèi)，比較器12不能準(zhǔn) 確的檢測(cè)出系統(tǒng)中電源電壓的變化，導(dǎo)致功能失效。

實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型的目的在于提供一種開關(guān)電源的電源電壓檢測(cè)電路，能夠 提高電源電壓的檢測(cè)精度。本實(shí)用新型實(shí)施例提供一種開關(guān)電源的電源電壓檢測(cè)電路，包括差分放大器的反相輸入端通過(guò)第二開關(guān)接電源電壓采樣點(diǎn)，所述差分放大器的同 相輸入端接基準(zhǔn)電壓電路，所述差分放大器的反相輸入端通過(guò)第一開關(guān)接第一輸出端；所述基準(zhǔn)電壓電路的輸入端接基準(zhǔn)電壓校準(zhǔn)電路；邏輯控制電路的輸入端、所述第一開關(guān)的柵極、和所述差分放大器的控制信號(hào)輸 入端接邏輯控制信號(hào)，所述邏輯控制電路的輸出端接所述第二開關(guān)的柵極；[0012]所述邏輯控制電路通過(guò)所述第一開關(guān)和第二開關(guān)控制所述差分放大器在基準(zhǔn)電 壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用。優(yōu)選地，所述電路還包括電阻分壓電路；所述電阻分壓電路包括第一分壓電阻和第二分壓電阻；所述第一分壓電阻的正端 接電源電壓，第一分壓電阻的負(fù)端接第二分壓電阻的正端，第二分壓電阻的負(fù)端接地；所述第一分壓電阻和第二分壓電阻的公共端為所述電源電壓采樣點(diǎn)。優(yōu)選地，所述差分放大器為差分輸入單端輸出的高增益放大器。優(yōu)選地，所述差分放大器包括第一 PMOS晶體管的源極、第二 PMOS晶體管的源極、第三PMOS晶體管的源極共同 接電源電壓；第一 PMOS晶體管的漏極接電流源的正極，電流源的負(fù)極接地；第一 PMOS晶體 管的柵極與漏極短接，第一 PMOS晶體管的柵極接第二 PMOS晶體管的柵極和第三PMOS晶 體管的柵極；第二 PMOS晶體管的漏極接第四PMOS晶體管的源極和第五PMOS晶體管的源 極；第四PMOS晶體管的柵極為差分放大器的反相輸入端，第五PMOS晶體管的柵極為差分放 大器的同相輸入端；第四PMOS晶體管的漏極接第二 NMOS晶體管的漏極，第二 NMOS晶體管 的漏極和柵極短接，第二 NMOS晶體管的源極接地；第五PMOS晶體管的漏極接第三NMOS晶 體管的漏極，第三NMOS晶體管的柵極接第二 NMOS晶體管的柵極，第三NMOS晶體管的源極 接地；第三PMOS晶體管的漏極接第一 NMOS晶體管的柵極和第四NMOS晶體管的漏極，第三 PMOS晶體管的漏極還接或非門的第二輸入端和電容的負(fù)極；電容的正極經(jīng)第三電阻接第 六NMOS晶體管的漏極，第六NMOS晶體管的柵極和或非門的第一端一同接邏輯控制信號(hào)；第 六NMOS晶體管的源極與第四NMOS晶體管的柵極一同接第三NMOS晶體管的漏極；第四NMOS 晶體管的柵極接第五NMOS晶體管的柵極，第四NMOS晶體管的源極和第五NMOS晶體管的源 極接地；第一 NMOS晶體管的漏極接電源電壓，第一 NMOS晶體管的源極接第五NMOS晶體管 的漏極，二者的共同端作為差分放大器的第一輸出端；或非門的輸出端接非門的輸入端，非 門的輸出端作為差分放大器的第二輸出端。優(yōu)選地，所述差分放大器在基準(zhǔn)電壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用具體為所述差分 放大器在單位增益放大電路和電壓比較器之間進(jìn)行功能轉(zhuǎn)換。優(yōu)選地，所述邏輯控制電路為非門。優(yōu)選地，所述第一開關(guān)和/或第二開關(guān)為NMOS晶體管。優(yōu)選地，所述基準(zhǔn)電壓校準(zhǔn)電路用于根據(jù)基準(zhǔn)電壓初始值和預(yù)設(shè)的基準(zhǔn)電壓目標(biāo) 值之間的偏差，對(duì)所述基準(zhǔn)電壓電路輸出至所述差分放大器的基準(zhǔn)電壓進(jìn)行校準(zhǔn)；其中，所述基準(zhǔn)電壓初始值為所述差分放大器處于單位增益放大電路工作模式時(shí) 的輸出電壓。根據(jù)本實(shí)用新型提供的具體實(shí)施例，本實(shí)用新型公開了以下技術(shù)效果本實(shí)用新型實(shí)施例所述電路中，邏輯控制電路通過(guò)第一開關(guān)和第二開關(guān)控制差分 放大器在基準(zhǔn)電壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用，實(shí)現(xiàn)差分放大器在單位增益放大電路和電壓 比較器之間進(jìn)行功能轉(zhuǎn)換。當(dāng)差分放大器處于單位增益放大電路模式時(shí)，通過(guò)測(cè)量其輸出 端電壓得到基準(zhǔn)電壓初始值，對(duì)同相輸入端接收到的基準(zhǔn)電壓進(jìn)行校準(zhǔn)，抵消了差分放大 器的輸入失調(diào)電壓帶來(lái)的測(cè)試誤差。對(duì)于差分放大器而言，基準(zhǔn)電壓的值可以調(diào)整的很精 準(zhǔn)，能夠提高電源電壓檢測(cè)的精確度，進(jìn)而使得本實(shí)用新型提供的電路能夠適用于對(duì)電源電壓檢測(cè)精度要求較高的系統(tǒng)。
圖1為現(xiàn)有技術(shù)的開關(guān)電源的電源電壓檢測(cè)電路圖；圖2為本實(shí)用新型實(shí)施例的開關(guān)電源的電源電壓檢測(cè)電路圖；圖3為本實(shí)用新型實(shí)施例的差分放大電路結(jié)構(gòu)圖。
具體實(shí)施方式
為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，
以下結(jié)合附圖和具 體實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。有鑒于此，本實(shí)用新型的目的在于提供一種開關(guān)電源的電源電壓檢測(cè)電路，能夠 提高電源電壓的檢測(cè)精度。參照?qǐng)D2，為本實(shí)用新型實(shí)施例的開關(guān)電源的電源電壓檢測(cè)電路圖。所述電路包 括電阻分壓電路21、差分放大器22、基準(zhǔn)電壓電路23、基準(zhǔn)電壓校準(zhǔn)電路24、邏輯控制電 路25、以及第一開關(guān)26、第二開關(guān)27。所述電阻分壓電路21接在電源電壓VDD與地之間；所述電阻分壓電路21的輸出 端作為電源電壓采樣點(diǎn)A，通過(guò)第二開關(guān)27接差分放大器22的反相輸入端。所述基準(zhǔn)電壓校準(zhǔn)電路24的輸出端接基準(zhǔn)電壓電路23的輸入端，所述基準(zhǔn)電壓 電路23的輸出端接差分放大器22的同相輸入端。所述第一開關(guān)26接在差分放大器22的反相輸入端與差分放大器22的第一輸出 端之間。所述邏輯控制電路25的輸入端、所述第一開關(guān)26的柵極、和差分放大器22的控 制信號(hào)輸入端接邏輯控制信號(hào)CTL，所述邏輯控制電路25的輸出端接第二開關(guān)27的柵極。所述邏輯控制電路25通過(guò)所述第一開關(guān)26和第二開關(guān)27控制所述差分放大器 22在基準(zhǔn)電壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用。其中，所述差分放大器22在基準(zhǔn)電壓校準(zhǔn)和電壓 檢測(cè)時(shí)的復(fù)用具體為所述差分放大器22在單位增益放大電路和電壓比較器之間進(jìn)行功 能轉(zhuǎn)換。具體的，結(jié)合圖2所示，所述第一開關(guān)26的柵極接邏輯控制信號(hào)CTL，所述第二開 關(guān)27的柵極經(jīng)所述邏輯控制電路25接邏輯控制信號(hào)CTLB。其中，CTL與CTLB是一對(duì)相反 的邏輯控制信號(hào)，當(dāng)CTL為高電平時(shí)，CTLB為低電平；當(dāng)CTL為低電平時(shí)，CTLB為高電平。 所述第一開關(guān)26和第二開關(guān)27在邏輯控制信號(hào)CTL和CTLB的控制下，能夠使得差分放大 器22工作在不同的模式下，以實(shí)現(xiàn)不同的電路功能。所述電源電壓檢測(cè)電路的工作原理如下所述首先，控制CTL為高電平，則CTLB為低電平，所述差分放大器22通過(guò)第一開關(guān)26 將第一輸出端和反相輸入端連接，構(gòu)成一單位增益放大器。此時(shí)，單位增益放大器的輸入信 號(hào)為基準(zhǔn)電壓電路23產(chǎn)生的基準(zhǔn)電壓初始值。由電路常識(shí)可知，當(dāng)差分放大器22構(gòu)成單 位增益放大器時(shí)，其輸出端輸出電壓與其正相輸入端輸入的電壓相等，此時(shí)檢測(cè)單位增益 放大器的輸出電壓得到所述基準(zhǔn)電壓初始值。所述基準(zhǔn)電壓校準(zhǔn)電路24根據(jù)所述基準(zhǔn)電 壓初始值對(duì)基準(zhǔn)電壓VREF進(jìn)行校準(zhǔn)，獲得差分放大器22實(shí)際所需的基準(zhǔn)電壓。[0040]具體的校準(zhǔn)過(guò)程為系統(tǒng)預(yù)先設(shè)定一基準(zhǔn)電壓目標(biāo)值，所述基準(zhǔn)電壓校準(zhǔn)電路24 根據(jù)所述基準(zhǔn)電壓初始值和基準(zhǔn)電壓目標(biāo)值之間的差值，調(diào)整所述基準(zhǔn)電壓VREF從所述 基準(zhǔn)電壓初始值變化到一個(gè)與所述基準(zhǔn)電壓目標(biāo)值相對(duì)接近的數(shù)值，從而減小所述基準(zhǔn)電 壓VREF和基準(zhǔn)電壓目標(biāo)值之間的差值。然后，控制CTL為低電平，則CTLB為高電平，所述差分放大器22的反相輸入端通 過(guò)第二開關(guān)27與電源電壓采樣點(diǎn)A連接，工作在電壓比較器模式。此時(shí)，電壓比較器的輸 出是差分放大器22的第二輸出端，電源電壓VDD的變化被電源電壓采樣點(diǎn)A輸出的采樣電 壓INPUT實(shí)時(shí)采樣，送至差分放大器22的反相輸入端，基準(zhǔn)電壓VREF接差分放大器22的同 相輸入端。當(dāng)采樣電壓INPUT高于基準(zhǔn)電壓VREF時(shí)，電壓比較器第二輸出端的輸出為低電 平；當(dāng)采樣電壓INPUT低于基準(zhǔn)電壓VREF時(shí)，電壓比較器第二輸出端的輸出為高電平。因 此，可以根據(jù)所述差分放大器22輸出的邏輯電平的變化實(shí)時(shí)檢測(cè)電源電壓。本實(shí)用新型實(shí)施例所述電路，邏輯控制電路25通過(guò)所述第一開關(guān)26和第二開關(guān) 27控制所述差分放大器22在基準(zhǔn)電壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用，實(shí)現(xiàn)差分放大器22在單 位增益放大電路和電壓比較器之間進(jìn)行功能轉(zhuǎn)換。當(dāng)差分放大器22處于單位增益放大電 路模式時(shí)，通過(guò)測(cè)量其輸出端電壓得到基準(zhǔn)電壓初始值，對(duì)同相輸入端接收到的基準(zhǔn)電壓 進(jìn)行校準(zhǔn)，上述過(guò)程能夠抵消差分放大器22的輸入失調(diào)電壓帶來(lái)的測(cè)試誤差。對(duì)于差分放 大器22而言，基準(zhǔn)電壓VREF的值可以調(diào)整的很精準(zhǔn)，能夠提高電源電壓檢測(cè)的精確度，使 得本實(shí)用新型實(shí)施例所述的電路能夠適用于對(duì)電源電壓檢測(cè)精度要求較高的系統(tǒng)。具體的，結(jié)合圖2所示，所述電阻分壓電路21可以包括第一分壓電阻R21和第二 分壓電阻R22 ；所述第一分壓電阻R21的正端接電源電壓VDD，第一分壓電阻R21的負(fù)端接 第二分壓電阻R22的正端，第二分壓電阻R22的負(fù)端接地；所述第一分壓電阻R21和第二分 壓電阻R22的公共端即為所述電阻分壓電路21的輸出端，記為電源電壓采樣點(diǎn)A端。所述電阻分壓電路21的輸出端(即電源電壓采樣點(diǎn)A端)接第二開關(guān)27的第一 端，所述第二開關(guān)27的第二端接所述差分放大器22的反相輸入端。所述基準(zhǔn)電壓校準(zhǔn)電路24的輸出端接基準(zhǔn)電壓電路23的輸入端；所述基準(zhǔn)電壓 電路23的輸出端接差分放大器22的同相輸入端。所述第一開關(guān)26的第一端接所述差分放大器22的反相輸入端，第二端接差分放 大器22的第一輸出端OUT BUF。所述邏輯控制電路25具體可以為一非門。非門25的輸入端、所述第一開關(guān)26的 柵極、和差分放大器22的控制信號(hào)輸入端接邏輯控制信號(hào)CTL，非門25的輸出端接第二開 關(guān)27的柵極。對(duì)應(yīng)的，所述第一開關(guān)26和第二開關(guān)27可以采用NMOS晶體管實(shí)現(xiàn)。該電路的工作原理為首先，非門25的輸入信號(hào)(即邏輯控制信號(hào))CTL接高電平，則非門25的輸出信 號(hào)CTLB為低電平。此時(shí)，CTL控制第一開關(guān)26導(dǎo)通，CTLB控制第二開關(guān)27關(guān)斷，使得差分 放大器22的反相輸入端與電源電壓采樣點(diǎn)A端斷開，差分放大器22的第一輸出端0UT_BUF 和反相輸入端通過(guò)第一開關(guān)26連通。差分放大器22構(gòu)成單位增益放大器，其輸入信號(hào)是 來(lái)自基準(zhǔn)電壓電路23輸出的基準(zhǔn)電壓VREF。此時(shí)，測(cè)量差分放大器22的輸出電壓即可得 到基準(zhǔn)電壓的初始值?；鶞?zhǔn)電壓校準(zhǔn)電路24根據(jù)所述初始值對(duì)所述基準(zhǔn)電壓電路23輸出 的基準(zhǔn)電壓VREF進(jìn)行校準(zhǔn)，得到差分放大器22所需的基準(zhǔn)電壓。[0050]然后，非門25的輸入信號(hào)CTL接低電平，則非門25的輸出信號(hào)CTLB為高電平。此 時(shí)，CTL控制第一開關(guān)26關(guān)斷，CTLB控制第二開關(guān)27導(dǎo)通，使得差分放大器22的反相輸入 端與電源電壓采樣點(diǎn)A端通過(guò)第二開關(guān)27連通，差分放大器22的第一輸出端0UT_BUF與 反相輸入端斷開。差分放大器22作為電壓比較器工作在開環(huán)狀態(tài)，其同相輸入端接校準(zhǔn)后 的基準(zhǔn)電壓VREF，其反相輸入端接電源采樣電壓INPUT，其中，所述電源采樣電壓INPUT是 由電源電壓VDD經(jīng)過(guò)第一分壓電阻R21和第二分壓電阻R22分壓得到的。當(dāng)所述電源電壓 VDD上升時(shí)，電源采樣電壓INPUT跟隨VDD上升，當(dāng)差分放大器22的反相輸入端接收到的 電源采樣電壓INPUT高于同相輸入端接收到的基準(zhǔn)電壓VREF時(shí)，其第二輸出端0UT_C0MP 為低電平；當(dāng)所述電源電壓VDD下降時(shí)，電源采樣電壓INPUT跟隨VDD下降，當(dāng)差分放大器 22的反相輸入端接收到的電源采樣電壓INPUT低于同相輸入端接收到的基準(zhǔn)電壓VREF時(shí)， 其第二輸出端0UT_C0MP為高電平。由此，電源電壓VDD的變化可以被電源采樣電壓INPUT 實(shí)時(shí)采樣，送到差分放大器22的反相輸入端，同時(shí)基準(zhǔn)電壓VREF是不隨電源電壓VDD變化 的，因此，可以根據(jù)差分放大器22的第二輸出端0UT_C0MP的邏輯電平的變化來(lái)實(shí)時(shí)檢測(cè)電 源電壓VDD。本實(shí)用新型實(shí)施例中，所述差分放大器可以采用差分輸入單端輸出的高增益放大 器。參照?qǐng)D3，為本實(shí)用新型實(shí)施例的差分放大電路結(jié)構(gòu)圖。圖3給出的僅僅是所述差分放 大電路的一種具體實(shí)施方式
，在本實(shí)用新型其他實(shí)施例中，所述差分放大電路可以采用其 他的實(shí)施方式實(shí)現(xiàn)。通過(guò)對(duì)本實(shí)用新型提供的高增益電壓比較器增加補(bǔ)償元件和開關(guān)構(gòu)成 的差分放大器同樣適用于本實(shí)用新型，屬于本實(shí)用新型的保護(hù)范圍之內(nèi)。所述差分放大器22包括第一 PMOS晶體管M30、第二 PMOS晶體管M31、第三PMOS 晶體管M32、第四PMOS晶體管M34、第五PMOS晶體管M35、第一 NMOS晶體管M33、第二 NMOS 晶體管M36、第三NMOS晶體管M37、第四NMOS晶體管M38、第五NMOS晶體管M39、第六NMOS 晶體管MCTL、或非門31、非門32、第三電阻33、電容34、以及電流源35。第一 PMOS晶體管M30、第二 PMOS晶體管M31和第三PMOS晶體管M32構(gòu)成電流鏡 結(jié)構(gòu)，產(chǎn)生電流偏置，第一PMOS晶體管M30的源極、第二PMOS晶體管M31的源極、第三PMOS 晶體管M32的源極共同接電源電壓VDD ；第一 PMOS晶體管M30的漏極接電流源35的正極， 電流源35的負(fù)極接地，其中，電流源35用于為差分放大器22提供電流基準(zhǔn)；第一 PMOS晶 體管M30的柵極與漏極短接，第一 PMOS晶體管M30的柵極接第二 PMOS晶體管M31的柵極 和第三PMOS晶體管M32的柵極；第二 PMOS晶體管M31的漏極接第四PMOS晶體管M34的源 極和第五PMOS晶體管M35的源極；第四PMOS晶體管M34和第五PMOS晶體管M35構(gòu)成輸 入差分對(duì)管，其中，第四PMOS晶體管M34的柵極為差分放大器22的反相輸入端INN，第五 PMOS晶體管M35的柵極為差分放大器22的同相輸入端INP ；第四PMOS晶體管M34的漏極 接第二 NMOS晶體管M36的漏極，第二 NMOS晶體管M36的漏極和柵極短接，第二 NMOS晶體 管M36的源極接地；第五PMOS晶體管M35的漏極接第三NMOS晶體管M37的漏極，第三NMOS 晶體管M37的柵極接第二 NMOS晶體管M36的柵極，第三NMOS晶體管M37的源極接地；第 三PMOS晶體管M32的漏極接第一 NMOS晶體管M33的柵極和第四NMOS晶體管M38的漏極， 第三PMOS晶體管M32的漏極還接或非門31的第二輸入端和電容34的負(fù)極；電容34的正 極經(jīng)第三電阻33接第六NMOS晶體管MCTL的漏極，第六NMOS晶體管MCTL的柵極和或非門 31的第一端一同接控制信號(hào)CTL，其中，電容34和第三電阻33共同構(gòu)成差分放大器22的補(bǔ)償電路，改善其穩(wěn)定性；第六NMOS晶體管MCTL的源極與第四NMOS晶體管M38的柵極一 同接第三NMOS晶體管M37的漏極；第四NMOS晶體管M38的柵極接第五NMOS晶體管M39的 柵極，第四NMOS晶體管M38的源極和第五NMOS晶體管M39的源極接地；第一 NMOS晶體管 M33的漏極接電源電壓VDD，第一 NMOS晶體管M33的源極接第五NMOS晶體管M39的漏極， 二者的共同端作為差分放大器22的第一輸出端0UT_BUF ；或非門31的輸出端接非門32的 輸入端，非門32的輸出端作為差分放大器22的第二輸出端0UT_C0MP。當(dāng)控制信號(hào)CTL接高電平時(shí)，差分放大器22通過(guò)第一開關(guān)26將第一輸出端0UT_ BUF和反相輸入端INN連接成單位增益結(jié)構(gòu)，第六NMOS晶體管MCTL作為開關(guān)導(dǎo)通，構(gòu)成補(bǔ) 償電路的電容34和第三電阻33可以對(duì)該單位增益放大器進(jìn)行頻率補(bǔ)償，使之能穩(wěn)定的測(cè) 量基準(zhǔn)電壓VREF。第一 NMOS晶體管M33和第五NMOS晶體管M39構(gòu)成輸出緩沖級(jí)，可以提 高單位增益放大器的帶載能力。同時(shí)，控制信號(hào)CTL作為或非門31第一端的輸入信號(hào)，將 差分放大器22的第二輸出端0UT_C0MP置位。當(dāng)控制信號(hào)CTL接低電平時(shí)，差分放大器22的第二輸出端0UT_C0MP被釋放，此時(shí) 差分放大器22作為電壓比較器工作，檢測(cè)電源電壓VDD的變化。差分放大器22的同相輸 入端INP接基準(zhǔn)電壓VREF，反相輸入端INN接電源電壓VDD的采樣電壓INPUT，輸出結(jié)果經(jīng) 或非門31和非門32的整形，從差分放大器22的第二輸出端0UT_C0MP輸出。以上對(duì)本實(shí)用新型所提供的一種開關(guān)電源的電源電壓檢測(cè)電路，進(jìn)行了詳細(xì)介 紹，本文中應(yīng)用了具體個(gè)例對(duì)本實(shí)用新型的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō) 明只是用于幫助理解本實(shí)用新型的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員， 依據(jù)本實(shí)用新型的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處。綜上所述，本說(shuō)明 書內(nèi)容不應(yīng)理解為對(duì)本實(shí)用新型的限制。
9
權(quán)利要求一種開關(guān)電源的電源電壓檢測(cè)電路，其特征在于，包括差分放大器的反相輸入端通過(guò)第二開關(guān)接電源電壓采樣點(diǎn)，所述差分放大器的同相輸入端接基準(zhǔn)電壓電路，所述差分放大器的反相輸入端通過(guò)第一開關(guān)接第一輸出端；所述基準(zhǔn)電壓電路的輸入端接基準(zhǔn)電壓校準(zhǔn)電路；邏輯控制電路的輸入端、所述第一開關(guān)的柵極、和所述差分放大器的控制信號(hào)輸入端接邏輯控制信號(hào)，所述邏輯控制電路的輸出端接所述第二開關(guān)的柵極；所述邏輯控制電路通過(guò)所述第一開關(guān)和第二開關(guān)控制所述差分放大器在基準(zhǔn)電壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用。
2.根據(jù)權(quán)利要求1所述的電源電壓檢測(cè)電路，其特征在于，所述電路還包括電阻分壓 電路；所述電阻分壓電路包括第一分壓電阻和第二分壓電阻；所述第一分壓電阻的正端接電 源電壓，第一分壓電阻的負(fù)端接第二分壓電阻的正端，第二分壓電阻的負(fù)端接地；所述第一分壓電阻和第二分壓電阻的公共端為所述電源電壓采樣點(diǎn)。
3.根據(jù)權(quán)利要求1所述的電源電壓檢測(cè)電路，其特征在于，所述差分放大器為差分輸 入單端輸出的高增益放大器。
4.根據(jù)權(quán)利要求3所述的電源電壓檢測(cè)電路，其特征在于，所述差分放大器包括第一 PMOS晶體管的源極、第二 PMOS晶體管的源極、第三PMOS晶體管的源極共同接電源電壓；第一 PMOS晶體管的漏極接電流源的正極，電流源的負(fù)極接地；第一 PMOS晶體管的 柵極與漏極短接，第一 PMOS晶體管的柵極接第二 PMOS晶體管的柵極和第三PMOS晶體管的 柵極；第二 PMOS晶體管的漏極接第四PMOS晶體管的源極和第五PMOS晶體管的源極；第四 PMOS晶體管的柵極為差分放大器的反相輸入端，第五PMOS晶體管的柵極為差分放大器的 同相輸入端；第四PMOS晶體管的漏極接第二 NMOS晶體管的漏極，第二 NMOS晶體管的漏極 和柵極短接，第二 NMOS晶體管的源極接地；第五PMOS晶體管的漏極接第三NMOS晶體管的 漏極，第三NMOS晶體管的柵極接第二 NMOS晶體管的柵極，第三NMOS晶體管的源極接地；第 三PMOS晶體管的漏極接第一 NMOS晶體管的柵極和第四NMOS晶體管的漏極，第三PMOS晶 體管的漏極還接或非門的第二輸入端和電容的負(fù)極；電容的正極經(jīng)第三電阻接第六NMOS 晶體管的漏極，第六NMOS晶體管的柵極和或非門的第一端一同接邏輯控制信號(hào)；第六NMOS 晶體管的源極與第四NMOS晶體管的柵極一同接第三NMOS晶體管的漏極；第四NMOS晶體 管的柵極接第五NMOS晶體管的柵極，第四NMOS晶體管的源極和第五NMOS晶體管的源極接 地；第一 NMOS晶體管的漏極接電源電壓，第一 NMOS晶體管的源極接第五NMOS晶體管的漏 極，二者的共同端作為差分放大器的第一輸出端；或非門的輸出端接非門的輸入端，非門的 輸出端作為差分放大器的第二輸出端。
5.根據(jù)權(quán)利要求1所述的電源電壓檢測(cè)電路，其特征在于，所述差分放大器在基準(zhǔn)電 壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用具體為所述差分放大器在單位增益放大電路和電壓比較器之間進(jìn)行功能轉(zhuǎn)換。
6.根據(jù)權(quán)利要求5所述的電源電壓檢測(cè)電路，其特征在于，所述邏輯控制電路為非門。
7.根據(jù)權(quán)利要求5所述的電源電壓檢測(cè)電路，其特征在于，所述第一開關(guān)和/或第二開關(guān)為NMOS晶體管。
8.根據(jù)權(quán)利要求5所述的電源電壓檢測(cè)電路，其特征在于，所述基準(zhǔn)電壓校準(zhǔn)電路用 于根據(jù)基準(zhǔn)電壓初始值和預(yù)設(shè)的基準(zhǔn)電壓目標(biāo)值之間的偏差，對(duì)所述基準(zhǔn)電壓電路輸出至 所述差分放大器的基準(zhǔn)電壓進(jìn)行校準(zhǔn)；其中，所述基準(zhǔn)電壓初始值為所述差分放大器處于單位增益放大電路工作模式時(shí)的輸 出電壓。
專利摘要本實(shí)用新型公開了一種開關(guān)電源的電源電壓檢測(cè)電路，包括差分放大器的反相輸入端通過(guò)第二開關(guān)接電源電壓采樣點(diǎn)，差分放大器的同相輸入端接基準(zhǔn)電壓電路，差分放大器的反相輸入端通過(guò)第一開關(guān)接第一輸出端；基準(zhǔn)電壓電路的輸入端接基準(zhǔn)電壓校準(zhǔn)電路；邏輯控制電路的輸入端、第一開關(guān)的柵極、和差分放大器的控制信號(hào)輸入端接邏輯控制信號(hào)，邏輯控制電路的輸出端接第二開關(guān)的柵極；邏輯控制電路通過(guò)第一開關(guān)和第二開關(guān)控制差分放大器在基準(zhǔn)電壓校準(zhǔn)和電壓檢測(cè)時(shí)的復(fù)用。采用本實(shí)用新型實(shí)施例，能夠提高電源電壓的檢測(cè)精度。
文檔編號(hào)H02M3/155GK201774453SQ20102051164
公開日2011年3月23日 申請(qǐng)日期2010年8月26日 優(yōu)先權(quán)日2010年8月26日
發(fā)明者劉偉, 吳德欽, 巫煒, 李國(guó)軍, 林雄杰, 賈立剛 申請(qǐng)人:Bcd半導(dǎo)體制造有限公司