專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例實(shí)施例涉及半導(dǎo)體設(shè)計(jì)技術(shù)，更具體而言，涉及一種用于保護(hù)內(nèi)部 電路免受引入到其中的靜電放電(ESD)的ESD電路。
背景技術(shù)：
一般而言，在包括顯示驅(qū)動(dòng)IC(DDI)的半導(dǎo)體器件內(nèi)提供ESD電路，以便保護(hù)內(nèi)部 電路免受ESD。ESD是指累積的電荷在具有不同電勢(shì)的對(duì)象之間高速移動(dòng)數(shù)百皮秒(ps)至 數(shù)微秒(μ s)這一現(xiàn)象。隨著近來(lái)制作工藝技術(shù)的進(jìn)步，這樣的ESD如此之強(qiáng)，以至于在內(nèi) 部電路尺寸超小的情形下使內(nèi)部電路退化。因此往往強(qiáng)調(diào)ESD電路的重要性。同時(shí)，ESD電路一般設(shè)置于焊盤(pad)與內(nèi)部電路之間，并包括正常二極管、雙極 結(jié)晶體管(BJT)、柵極接地NMOS (GGNMOS)、柵極耦合NMOS (GCNMOS)等。作為參考，GGNMOS具有柵極、源極和主體耦合到地電壓端子這樣的結(jié)構(gòu)。由于 擊穿現(xiàn)象，GGNMOS的內(nèi)部結(jié)構(gòu)如BJT—樣操作以產(chǎn)生大量電流。GGNMOS對(duì)于相對(duì)長(zhǎng)期的 ESD而言頗為抗擾，但是對(duì)于在實(shí)際放電操作之前向內(nèi)部電路中引入的ESD而言防范薄弱。 GCNMOS具有去除了硅化物阻止層這樣的結(jié)構(gòu)。GCNMOS對(duì)于相對(duì)短期的ESD而言頗為抗擾， 但是對(duì)于相對(duì)長(zhǎng)期的ESD而言顯得薄弱。ESD電路的元件根據(jù)電路設(shè)計(jì)的偏好參考而確定。圖1是說(shuō)明了使用正常二極管的常規(guī)ESD電路的電路圖。在圖1中圖示了輸入/輸出焊盤110、ESD電路120和內(nèi)部電路130。ESD電路120保護(hù)內(nèi)部電路130免受經(jīng)過(guò)輸入/輸出焊盤110引入的ESD。ESD電 路120包括第一和第二正常二極管Dl和D2以及電阻器R，所述第一和第二正常二極管Dl 和D2配置成向電源電壓端子VDD或者地電壓端子VSS傳送從輸入/輸出焊盤100引入的 ESD，所述電阻器R配置成降低ESD電壓。第一和第二正常二極管Dl和D2以及電阻器R的尺寸可以根據(jù)設(shè)計(jì)而變化，但是 通常將第一和第二二極管Dl和D2設(shè)計(jì)成具有相對(duì)大的尺寸。作為參考，如果電阻器R具 有很小的電阻，則保護(hù)內(nèi)部電路130免受經(jīng)過(guò)輸入/輸出焊盤110引入的ESD的這一操作 有所降級(jí)。如果電阻器R具有很大的電阻，則可能在數(shù)據(jù)輸入/輸出操作期間出現(xiàn)數(shù)據(jù)損 失。因此，重要的是將電阻器設(shè)計(jì)成具有適當(dāng)?shù)某叽纭Ｍ瑫r(shí)，半導(dǎo)體器件在大規(guī)模生產(chǎn)之前經(jīng)受測(cè)試操作，以便測(cè)試在正常操作期間內(nèi) 部電路130是否被保護(hù)免受經(jīng)過(guò)輸入/輸出焊盤110引入的ESD。在測(cè)試操作中，通常將所 有節(jié)點(diǎn)都設(shè)置成懸空狀態(tài)，而僅向與ESD對(duì)應(yīng)的待測(cè)節(jié)點(diǎn)施加ESD。換言之，當(dāng)向輸入/輸出焊盤110施加帶正電的ESD時(shí)，將電源電壓端子VDD設(shè)置 成懸空狀態(tài)，并向地電壓端子VSS施加地電壓。在這一情況下，從輸入/輸出焊盤110引
4入的帶正電的ESD經(jīng)過(guò)第一正常二極管Dl向電源電壓端子VDD傳送，然后通過(guò)電源箝位 (power clamp)釋放到地電壓端子VSS。在正常操作中也進(jìn)行這樣的放電操作，并且通過(guò) ESD電路120的上述操作保護(hù)內(nèi)部電路130免受ESD。隨著技術(shù)進(jìn)步，半導(dǎo)體器件的尺寸已經(jīng)減小。尺寸減小是一種可以在價(jià)格競(jìng)爭(zhēng)中 保持主導(dǎo)地位的因素。然而尺寸減小近年來(lái)已經(jīng)達(dá)到極限。ESD電路120必須包括第一和 第二二極管Dl和D2以及電阻器R以便保護(hù)內(nèi)部電路130免受ESD，并且難以減小各個(gè)元件 的尺寸。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)實(shí)施例涉及一種半導(dǎo)體器件，在所述半導(dǎo)體器件中，內(nèi)部電路可以 取代現(xiàn)有ESD電路。根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體器件包括輸入/輸出焊盤；以及數(shù)據(jù)傳 送單元，配置成在輸入/輸出焊盤與其電源端子之間形成寄生二極管以將引入的靜電放電 (ESD)釋放，并響應(yīng)于控制信號(hào)而在輸入/輸出焊盤與內(nèi)部電路之間形成數(shù)據(jù)傳送路徑。根據(jù)本發(fā)明的另一實(shí)施例，一種半導(dǎo)體器件包括輸入/輸出焊盤；正常MOS晶體 管，配置成響應(yīng)于控制信號(hào)而在輸入/輸出焊盤與內(nèi)部電路之間形成數(shù)據(jù)傳送路徑；以及 虛擬MOS晶體管，配置成在輸入/輸出焊盤與其電源端子之間形成寄生二極管以將引入的 ESD釋放。根據(jù)本發(fā)明的又一實(shí)施例，一種半導(dǎo)體器件包括輸入/輸出焊盤；第一和第二正 常MOS晶體管，配置成響應(yīng)于控制信號(hào)而在輸入/輸出焊盤與內(nèi)部電路之間形成數(shù)據(jù)傳送 路徑；以及第一和第二虛擬MOS晶體管，分別與第一和第二正常MOS晶體管對(duì)應(yīng)地布置，并 且配置成在輸入/輸出焊盤與其電源端子之間形成寄生二極管，以將引入到所述輸入/輸 出焊盤的帶正電的ESD和帶負(fù)電的ESD釋放。


圖1是說(shuō)明常規(guī)ESD電路的電路圖。圖2是說(shuō)明了根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的電路圖。圖3是說(shuō)明了根據(jù)本發(fā)明的所述實(shí)施例的半導(dǎo)體器件的電路布局的布局圖。圖4是說(shuō)明了根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的電路圖。圖5是從工藝的角度說(shuō)明了圖4的半導(dǎo)體器件的平面圖。
具體實(shí)施例方式下文將參照附圖更詳細(xì)地描述本發(fā)明的示例實(shí)施例。然而本發(fā)明可以以不同形式 實(shí)施，而不應(yīng)理解為限于這里闡述的實(shí)施例。更確切地說(shuō)，提供這些實(shí)施例以使得本公開將 透徹和完整，并將向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本公開全文中，類似標(biāo)號(hào)在 本發(fā)明的各個(gè)圖和實(shí)施例中指代類似部分。圖2是說(shuō)明了根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的電路圖。參照?qǐng)D2，半導(dǎo)體器件包括輸入/輸出焊盤210和數(shù)據(jù)傳送單元220。數(shù)據(jù)傳送單 元220包括在內(nèi)部電路中。
輸入/輸出焊盤210在正常操作期間接收或者輸出數(shù)據(jù)，并且可能通過(guò)輸入/輸 出焊盤210引入ESD。數(shù)據(jù)傳送單元220在正常操作期間響應(yīng)于控制信號(hào)CTR和/CTR在輸 入/輸出焊盤210與內(nèi)部電路之間形成數(shù)據(jù)傳送路徑。數(shù)據(jù)傳送單元220包括第一 MOS晶 體管TRl和第二 MOS晶體管TR2。第一 MOS晶體管TRl可以是如下PMOS晶體管，該P(yáng)MOS晶 體管響應(yīng)于控制信號(hào)/CTR形成源極-漏極路徑，并具有耦合到電源電壓端子VDD的主體。 第二 MOS晶體管TR2可以是如下NMOS晶體管，該NMOS晶體管響應(yīng)于控制信號(hào)CTR形成源 極-漏極路徑，并具有耦合到地電壓端子VSS的主體。同時(shí)，根據(jù)本發(fā)明的實(shí)施例的數(shù)據(jù)傳送單元220可以對(duì)從輸入/輸出焊盤210引 入的ESD進(jìn)行放電操作。如從圖2可見，第一寄生二極管PR_D1形成于輸入/輸出焊盤210與第一 MOS晶 體管TRl的主體之間，第二寄生二極管PR_D2形成于輸入/輸出焊盤210與第二 MOS晶體 管TR2的主體之間。因此有可能保證對(duì)在正常操作期間引入的不期望的ESD和在測(cè)試操作 期間引入的偽ESD的放電操作。例如，當(dāng)在測(cè)試操作期間向輸入/輸出焊盤210施加帶正電的ESD時(shí)，將電源電壓 端子VDD設(shè)置成懸空狀態(tài)，并且將地電壓施加到地電壓端子VSS。在這一情況下，從輸入/ 輸出焊盤210輸入的ESD通過(guò)第一寄生二極管PR_D1傳送到電源電壓端子VDD，然后通過(guò)電 源箝位(未示出)釋放到地電壓端子VSS。這意味著可以保護(hù)內(nèi)部電路免受ESD。當(dāng)施加 帶負(fù)電的ESD時(shí)，通過(guò)第二寄生二極管PR_D2進(jìn)行放電操作。因而，數(shù)據(jù)傳送單元220的輸 出信號(hào)OUT不受帶正電的ESD和帶負(fù)電的ESD影響。圖3是說(shuō)明了根據(jù)本發(fā)明的所述實(shí)施例的半導(dǎo)體器件的電路布局的布局圖。參照?qǐng)D3，半導(dǎo)體器件可以劃分成外圍區(qū)域310和核心區(qū)域320。數(shù)據(jù)傳送單元220 可以布置在與輸入/輸出焊盤210相鄰的區(qū)域330中。這樣的布置使得數(shù)據(jù)傳送單元220 有可能保護(hù)輸入/輸出焊盤210免受ESD。在數(shù)據(jù)傳送單元220與輸入/輸出焊盤210相 鄰布置時(shí)，數(shù)據(jù)傳送單元220可以更高效地進(jìn)行放電操作。再次參照?qǐng)D2，第一和第二寄生二極管PR_D1和PR_D2的尺寸可以很大，以便于在 引入了 ESD時(shí)的更高效操作。第一和第二寄生二極管PR_D1和PR_D2的尺寸可以根據(jù)第一 和第二 MOS晶體管TRl和TR2的設(shè)計(jì)而改變。將參照?qǐng)D4和圖5描述另一種電路配置。圖4是說(shuō)明了根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的電路圖。為了方便起見， 將有代表性地描述與圖2的第二 MOS晶體管TR2對(duì)應(yīng)的電路配置，在圖4中同樣使用圖2 中的輸入/輸出焊盤210和輸出信號(hào)OUT。在圖4中圖示了與圖2的第二 MOS晶體管TR2對(duì)應(yīng)的虛擬MOS晶體管420和正常 MOS晶體管410。正常MOS晶體管410響應(yīng)于控制信號(hào)CTR在輸入/輸出焊盤210與內(nèi)部電路之間 形成數(shù)據(jù)傳送路徑，并向內(nèi)部電路傳送正常MOS晶體管410的輸出信號(hào)OUT。虛擬MOS晶體管420在輸入/輸出焊盤210與地電壓端子VSS之間形成寄生二極 管，由此將從輸入/輸出焊盤210引入的ESD釋放。可以用多個(gè)NMOS晶體管匪1、匪2和 匪3來(lái)實(shí)現(xiàn)虛擬MOS晶體管420。在這一情況下，NMOS晶體管匪1、匪2和匪3的柵極耦合 在一起，并且NMOS晶體管匪1、匪2和匪3的主體耦合到地電壓端子VSS。耦合在一起的柵 極可以耦合到地電壓端子VSS。
6
如從圖4可見，虛線所指示的寄生二極管425形成于NMOS晶體管匪1、匪2和匪3 的主體與輸入/輸出焊盤210之間。因此，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件通過(guò)使用這些 寄生二極管將在正常操作期間引入的不期望的ESD和在測(cè)試操作期間引入的偽ESD釋放。如上文所述，在圖4中圖示了與圖2的第二 MOS晶體管TR2對(duì)應(yīng)的電路配置。由 于與第一 MOS晶體管TRl對(duì)應(yīng)的電路配置類似于圖4的電路配置，因此將省略其詳細(xì)描述。 在與第一 MOS晶體管TRl對(duì)應(yīng)的虛擬MOS晶體管中形成的寄生二極管可以對(duì)帶負(fù)電的ESD 進(jìn)行放電操作。作為參考，在圖4的正常MOS晶體管410的情況下，主體未耦合到地電壓端子VSS。 然而其可以根據(jù)設(shè)計(jì)而改變。在正常MOS晶體管410的主體耦合到地電壓端子VSS的情況 下，在正常MOS晶體管410中類似地形成在虛擬MOS晶體管420中形成的寄生二極管。在 這一情況下，MOS晶體管和虛擬MOS晶體管可以具有基本上相同的主體區(qū)域。這將作為一 種可以增加整個(gè)寄生二極管的尺寸的因素。圖5是從工藝的角度說(shuō)明了圖4的電路的平面圖。在圖5中圖示了正常MOS晶體管和虛擬MOS晶體管。虛擬MOS晶體管的柵極耦合 在一起，并且耦合到輸入/輸出焊盤210的區(qū)域510與主體區(qū)域520接觸。正常MOS晶體 管和虛擬MOS晶體管具有相同的主體區(qū)域520，并且保護(hù)環(huán)區(qū)域530包圍主體區(qū)域520。虛 線所指示的寄生二極管525形成于虛擬NMOS晶體管的主體與輸入/輸出焊盤之間。因此， 根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件通過(guò)使用這些寄生二極管將在正常操作期間引入的不期 望的ESD和在測(cè)試操作期間引入的偽ESD釋放。根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件可以在主體區(qū)域520與保護(hù)環(huán)區(qū)域530之間形成 (虛線所指示的)寄生二極管。因此，主體區(qū)域520和保護(hù)環(huán)區(qū)域530具有互補(bǔ)的導(dǎo)電類 型。另外，主體區(qū)域520和保護(hù)環(huán)區(qū)域530可以相互隔開預(yù)定距離。同時(shí)，可以通過(guò)增加正常晶體管的結(jié)區(qū)域的面積來(lái)增加寄生二極管的尺寸。然而， 與增加結(jié)區(qū)域的面積的情況相比，虛擬柵極形成于增加的結(jié)區(qū)域上的情況可以獲得在引入 ESD時(shí)使結(jié)區(qū)域的擊穿電壓的量值增加的效果。如上文所述，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件通過(guò)使用內(nèi)部電路而不是現(xiàn)有ESD 電路來(lái)進(jìn)行放電操作，由此減小現(xiàn)有ESD電路所占用的面積。另外，用于形成寄生二極管的 數(shù)據(jù)傳送單元的尺寸可以很大，以便實(shí)現(xiàn)高效操作。為此，在這一實(shí)施例中使用虛擬MOS晶 體管。當(dāng)根據(jù)本發(fā)明實(shí)施例的虛擬MOS晶體管應(yīng)用于DDI芯片時(shí)，與現(xiàn)有ESD電路的尺寸 相比，面積收益可以增加近似30 %。通過(guò)使用內(nèi)部電路作為ESD電路可以減小半導(dǎo)體器件的面積。而且，可以提高半 導(dǎo)體器件的價(jià)格競(jìng)爭(zhēng)力。盡管已經(jīng)參照具體實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將清楚，可以在不 背離如所附權(quán)利要求中限定的本發(fā)明精神和范圍的情況下，進(jìn)行各種改變和變型。此外，可以根據(jù)輸入信號(hào)的極性來(lái)不同地實(shí)施上文闡述的邏輯門和晶體管的位置 和類型。
權(quán)利要求
1.一種半導(dǎo)體器件，包括輸入/輸出焊盤；以及數(shù)據(jù)傳送單元，配置成在所述輸入/輸出焊盤與其電源端子之間形成寄生二極管以將 引入的靜電放電釋放，并響應(yīng)于控制信號(hào)而在所述輸入/輸出焊盤與內(nèi)部電路之間形成數(shù) 據(jù)傳送路徑。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述數(shù)據(jù)傳送單元包括MOS晶體管，所述 MOS晶體管配置成響應(yīng)于所述控制信號(hào)而形成與所述數(shù)據(jù)傳送路徑對(duì)應(yīng)的源極_漏極路 徑，所述MOS晶體管的主體耦合到所述電源端子。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述寄生二極管形成于所述輸入/輸出焊 盤與所述MOS晶體管的主體之間。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述數(shù)據(jù)傳送單元布置在與所述輸入/輸 出焊盤相鄰的區(qū)域中。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述數(shù)據(jù)傳送單元的主體區(qū)域和保護(hù)環(huán)區(qū) 域相互隔開預(yù)定距離。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述主體區(qū)域和所述保護(hù)環(huán)區(qū)域具有互補(bǔ) 的導(dǎo)電類型。
7.一種半導(dǎo)體器件，包括輸入/輸出焊盤；正常MOS晶體管，配置成響應(yīng)于控制信號(hào)而在所述輸入/輸出焊盤與內(nèi)部電路之間形 成數(shù)據(jù)傳送路徑；以及虛擬MOS晶體管單元，配置成在所述輸入/輸出焊盤與其電源端子之間形成寄生二極 管以將引入的靜電放電釋放，其中所述虛擬MOS晶體管單元包括至少一個(gè)虛擬MOS晶體管。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述正常MOS晶體管和所述虛擬MOS晶體 管具有基本上相同的主體區(qū)域。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述虛擬MOS晶體管包括多個(gè)MOS晶體管， 所述多個(gè)MOS晶體管具有耦合在一起的柵極和耦合到所述電源端子的主體。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述寄生二極管形成于所述輸入/輸出焊 盤與所述正常MOS晶體管的主體之間。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述寄生二極管形成于所述輸入/輸出焊 盤與所述虛擬MOS晶體管的主體之間。
12.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述正常MOS晶體管包括配置成響應(yīng)于所 述控制信號(hào)而形成與所述數(shù)據(jù)傳送路徑對(duì)應(yīng)的源極_漏極路徑的MOS晶體管，所述MOS晶 體管的主體耦合到所述電源端子。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中所述寄生二極管形成于所述輸入/輸出 焊盤與所述正常MOS晶體管的主體之間。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中所述寄生二極管形成于所述輸入/輸出 焊盤與所述虛擬MOS晶體管的主體之間。
15.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述正常MOS晶體管和所述虛擬MOS晶體 管布置在與所述輸入/輸出焊盤相鄰的區(qū)域中。
16.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述數(shù)據(jù)傳送單元的主體區(qū)域和保護(hù)環(huán) 區(qū)域相互隔開預(yù)定距離。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中所述主體區(qū)域和所述保護(hù)環(huán)區(qū)域具有互 補(bǔ)的導(dǎo)電類型。
18.一種半導(dǎo)體器件，包括輸入/輸出焊盤；第一和第二正常MOS晶體管，配置成響應(yīng)于控制信號(hào)而在所述輸入/輸出焊盤與內(nèi)部 電路之間形成數(shù)據(jù)傳送路徑；以及第一和第二虛擬MOS晶體管，分別與所述第一和第二正常MOS晶體管對(duì)應(yīng)地布置，并且 配置成在所述輸入/輸出焊盤與其電源端子之間形成寄生二極管，以將引入到所述輸入/ 輸出焊盤的帶正電的靜電放電和帶負(fù)電的靜電放電釋放。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一正常MOS晶體管和所述第一虛 擬MOS晶體管具有基本上相同的主體區(qū)域，并且所述第二正常MOS晶體管和所述第二虛擬 MOS晶體管具有基本上相同的主體區(qū)域。
20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一和第二虛擬MOS晶體管中的每 一個(gè)都包括多個(gè)MOS晶體管，所述多個(gè)MOS晶體管具有耦合在一起的柵極和耦合到所述電 源端子的主體。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，其中所述寄生二極管形成于所述輸入/輸出 焊盤與所述MOS晶體管的主體之間。
22.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一和第二正常MOS晶體管中的每 一個(gè)都包括配置成響應(yīng)于所述控制信號(hào)而形成與所述數(shù)據(jù)傳送對(duì)應(yīng)的源極_漏極路徑的 MOS晶體管，所述MOS晶體管的主體耦合到所述電源端子。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述寄生二極管形成于所述輸入/輸出 焊盤與所述MOS晶體管的主體之間。
24.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一和第二正常MOS晶體管以及所 述第一和第二虛擬MOS晶體管與所述輸入/輸出焊盤相鄰布置。
全文摘要
一種半導(dǎo)體器件，包括輸入/輸出焊盤；以及數(shù)據(jù)傳送單元，配置成在所述輸入/輸出焊盤與其電源端子之間形成寄生二極管以將引入的靜電放電(ESD)釋放，并響應(yīng)于控制信號(hào)而在所述輸入/輸出焊盤與內(nèi)部電路之間形成數(shù)據(jù)傳送路徑。
文檔編號(hào)H02H9/00GK102122816SQ20101028766
公開日2011年7月13日 申請(qǐng)日期2010年9月17日 優(yōu)先權(quán)日2010年1月11日
發(fā)明者柳枝澔, 蔣一權(quán), 金京植, 金瑛哲, 金素娟 申請(qǐng)人:美格納半導(dǎo)體有限會(huì)社