專利名稱：靜電換能器陣列的封裝和連接的制作方法
靜電換能器陣列的封裝和連接相關申請本申請要求于2007年12月3號所提交的、標題為“PACKAGING ANDELECTROSTATIC TRANSDUCER ARRAYS”的第60/992，052號美國臨時專利申請；和于2008年1月30號所提 交的、標題為 “PACKAGING ANDELECTROSTATIC TRANSDUCER ARRAYS” 的第 61/024，843 號美 國臨時專利申請的優(yōu)先權(quán)益，由此通過引用其全部公開內(nèi)容而并入這些專利申請。本申請還與標題為“CMUT PACKAGING FOR ULTRASOUNDSYSTEM” 的第_
號國際(PCT)專利申請(律師文案號K01-0004PCT2)；和標題為"THROUGH-WAFER
INTERCONNECTIONSIN ELECTROSTATIC TRANSDUCER AND ARRAYS”的第_號國際(PCT)專
利申請(律師文案號K01-0017PCT)相關；這兩份申請和本申請于同一日期提交，并由此通 過引用其全部公開內(nèi)容而并入這兩份申請。背景本公開涉及封裝換能器陣列和使換能器陣列互連，特別是電容式微機械超聲換能 器(cMUT)陣列的封裝和互連。在適當?shù)幕咨戏庋b換能器陣列，并且使換能器陣列互連是任何使用了換能器陣 列的應用的關鍵問題，特別是對于帶有大量元件的換能器陣列。示例性應用中的一個是使 用了超聲換能器陣列的超聲成像。超聲換能器陣列的適當封裝和互連對于以低成本來實現(xiàn) 所需性能是非常重要的。電容式微機械超聲換能器(cMUT)是靜電致動器/換能器，其廣泛地使用在各種應 用中。超聲換能器在各種各樣的媒介中工作，所述媒介包括液體、固體和氣體。超聲換能 器通常用在關于診斷和治療的醫(yī)療成像、生化成像、材料的非破壞性評估、聲納、通信、接近 感測、氣流測量、現(xiàn)場過程監(jiān)控、聲學顯微、水下感測和成像、以及為數(shù)眾多的其他實際應用 中。cMUT的典型結(jié)構(gòu)是平行板電容器，其帶有剛性底部電極和可移動的頂部電極，該頂部電 極存在于柔性膜的上面或里面，用來傳輸/校準(TX)或者接收/檢測(RX)在鄰近媒介中 的聲波。可以在電極之間應用直流(DC)偏壓，使膜彎曲到關于cMUT工作的最佳位置，這樣 做的目標通常是最大化敏感度和帶寬。在傳輸期間，將交流(AC)信號應用到換能器。頂部 電極與底部電極之間的交變靜電力致動所述膜，以便將聲能送達圍繞cMUT的媒介中。在接 收期間，沖擊聲波導致膜振動，由此改變了兩個電極之間的電容。對于實際的應用，cMUT陣列需要被封裝在印刷電路板(PCB)或者帶有所需電路 (電子引線，襯墊或其他電子組件)的基底上，以便與外部面接。通常，cMUT陣列從其制造 過程中的晶片(基底)上被切割出來并且連接到PCB上。然后用引線接合、倒裝芯片接合 或者其他標準IC封裝方法將cMUT陣列電子地與PCB上的引線、襯墊或電路相連接。在現(xiàn) 有的封裝技術中，PCB或cMUT換能器的封裝基底被分離制造，并且完成的封裝基底(例如， PCB)和完成的cMUT通過粘合層諸如環(huán)氧樹脂被連接到一起。半導體工業(yè)中，已開發(fā)出了許多技術以在設備芯片與PCB之間產(chǎn)生互連。兩個典 型的方法是引線接合和倒裝芯片接合。使用標準的半導體封裝方法，常規(guī)cMUT封裝方法首 先制成PCB或者帶有所需設計的封裝基底，然后將所有組件(例如，cMUT換能器、IC芯片、電感器、開關)裝配到PCB板上，并且最終使用引線接合、焊接或倒裝芯片接合的方法在組 件之間產(chǎn)生連接。電連接的完成要么是通過每次單條引線連接，要么是通過每次一個芯片 /組件，并因此對于帶有大量組件的系統(tǒng)和帶有大量元件的陣列而言這種連接方式是費時 的。此外，使用薄膜介電材料涂層的設備絕緣是很難用這些常規(guī)封裝方法實現(xiàn)的。并且，倒 裝芯片接合和引線接合這兩者都需要很大的覆蓋區(qū)，其占用了大片的面積。所以，需要更好 的封裝和連接方法。發(fā)明概述所公開的是用于封裝cMUT陣列的方法，其允許將多個cMUT陣列與可選擇的系統(tǒng) 組件封裝在被引入到該cMUT陣列的一面上的相同基底上。該基底是介電層，其上的開口被 圖案化用于沉淀導電層，以將cMUT陣列連接到與外部設備面接的I/O襯墊上。為了批量生 產(chǎn)，多個cMUT陣列能夠通過更大的支撐結(jié)構(gòu)被固定在適當位置。該支撐結(jié)構(gòu)能夠由廉價材 料以任何尺寸制成。根據(jù)本公開一個方面，所述方法首先提供cMUT陣列，在該cMUT陣列的第一面上引 入第一介電封裝基底層，并且在該第一介電封裝基底層中形成第一圖案。第一圖案具有在 cMUT陣列之上的第一開口。之后，所述方法引入在第一封裝基底層上圖案化的第一導電層， 以便通過第一開口連接cMUT陣列。第一導電層具有在I/O襯墊與cMUT陣列上的第一開口 之間的第一連接線。多個cMUT陣列能夠在相同批量中布置，并且使用相同方法同時處理。cMUT陣列 的第一面可以是在其上制造了 cMUT陣列的cMUT制造基底上面的頂面，或者可以是cMUT制 造基底的底面。在為底面的情況下，所述第一開口可以連接到cMUT陣列的貫穿晶片互連構(gòu) 件。典型地，每個cMUT陣列包括多個cMUT元件。能夠產(chǎn)生連接以連接cMUT陣列中的每個 元件。在一個實施方式中，第一介電封裝基底層是柔性的，這使所述封裝方法特別適用 于那些可能需要將cMUT設備折疊或包圍在設備支撐物周圍的應用。在一個實施方式中，所述方法提供具有cMUT陣列固定器的封裝支撐結(jié)構(gòu)，并且將 cMUT陣列連接到cMUT陣列固定器用于進一步封裝。cMUT陣列固定器可以用各種方式實現(xiàn)， 諸如在封裝支撐結(jié)構(gòu)中形成的凹槽，或者適合于將cMUT陣列緊固在其上的表面區(qū)域。凹槽 可以具有保持構(gòu)件，用于當cMUT陣列被放入凹槽時對其進行保持。兩個或多個介電封裝基底層和導電層可以被用于最復雜的封裝?？梢蕴峁┹o助系 統(tǒng)組件并將其與cMUT陣列一起封裝。所述輔助系統(tǒng)組件可以包含各種電子設備。本公開的另一個方面是一種用于制造特別適合于使用所公開的封裝方法來進行 封裝的薄cMUT陣列的方法。該方法提供cMUT制造基底，并且從cMUT制造基底的頂面形成 開口圖案以限定cMUT陣列的邊界。溝槽僅達到cMUT制造基底的部分深度。然后，所述方法 在cMUT制造基底的頂面上形成cMUT陣列，并且從底面除去cMUT制造基底中的底部部分， 使得cMUT制造基底的剩余部分形成用于第一 cMUT陣列的分離底部電極。所述開口圖案還 可以限定cMUT陣列中單獨cMUT元件的邊界以形成用于每個cMUT元件的分離底部電極。該 方法還可以用于從剩下的cMUT分離基底中完全地分離單獨cMUT陣列。cMUT制造基底的底 部部分可以用各種方式除去，諸如從底面使cMUT制造基底變薄以達到溝槽的最深端，或者 使用SOI晶片并除去SOI晶片的處理層。
本概述被提供以簡化的形式介紹選擇的概念，這些概念將在下面的詳述中進一步 描述。本概述無意于標識所要求主題的關鍵特性或本質(zhì)特性，也無意于被用作確定所要求 主題的范圍的輔助工具。附圖簡述本詳述關于附圖進行描述。在這些圖中，參考編號中最左邊的數(shù)字標識該參考標 號最先出現(xiàn)的那張圖。在不同的圖中使用了相同的編號指明相類似或相同的項目。

圖1示出第一示例性換能器的橫截面視圖，所述第一示例性換能器是使用所公開 的封裝方法來封裝的。圖2示出第二示例性換能器的橫截面視圖，所述第二示例性換能器是使用所公開 的封裝方法來封裝的。圖3示出多個1維cMUT換能器的頂視圖，所述多個1維cMUT換能器在批量制造 過程中被封裝到封裝基底上。圖4示出多個2維cMUT換能器的頂視圖，所述多個2維cMUT換能器在批量制造 過程中被封裝到封裝基底上。圖5示出第三示例性換能器的橫截面視圖，所述第三示例性換能器是使用所公開 的封裝方法來封裝的，并帶有多個介電層和多個導電層。圖6示出兩個示例性類型的傳輸線的橫截面視圖，所述傳輸線是由兩個導電層和 兩個介電層形成的。圖7示出電感器結(jié)構(gòu)的橫截面視圖，所述電感器結(jié)構(gòu)是由兩個導電層和兩個介電 層形成的。圖8示出多個1維cMUT換能器和額外電子設備的頂視圖，所述多個1維cMUT換 能器和額外電子設備在批量制造過程中被封裝到封裝基底上。圖9示出第四示例性換能器的橫截面視圖，所述第四示例性換能器是使用所公開 的封裝方法來封裝的。圖10示出第五示例性換能器的橫截面視圖，所述第五示例性換能器是使用所公 開的封裝方法來封裝的。圖11示出多個1維cMUT換能器和輔助系統(tǒng)組件的頂視圖，所述多個1維cMUT換 能器和輔助系統(tǒng)組件在批量制造過程中被封裝到封裝基底上。圖12示出第一示例性封裝過程，其直接在換能器制造基底上形成封裝基底。圖13示出第二示例性封裝過程，其使用封裝支撐結(jié)構(gòu)封裝換能器。圖14示出第三示例性封裝過程，其使用封裝支撐結(jié)構(gòu)封裝換能器。圖15示出第四示例性封裝過程，其使用封裝支撐結(jié)構(gòu)封裝換能器。圖16示出第五示例性封裝過程，其使用封裝支撐結(jié)構(gòu)封裝換能器。圖17示出第六示例性封裝過程，其使用封裝支撐結(jié)構(gòu)封裝換能器。圖18示出第七示例性封裝過程，其直接在制造基底上封裝換能器和輔助系統(tǒng)組 件。圖19示出第八示例性封裝過程，其使用封裝支撐結(jié)構(gòu)封裝換能器和輔助系統(tǒng)組 件。圖20示出第一示例性保持構(gòu)件，其用于固定cMUT和系統(tǒng)組件。
圖21示出第二示例性保持構(gòu)件，其用于固定cMUT和系統(tǒng)組件。圖22A和22B示出示例性的被封裝換能器系統(tǒng)。圖23示出用于制作帶有薄基底的cMUT的第一示例性制造過程，所述cMUT用于使 用了所公開的封裝方法的封裝。圖24示出使cMUT陣列的制造基底變薄的第一可供選擇的方法。圖25示出使cMUT陣列的制造基底變薄的第二可供選擇的方法。圖26示出用于制作帶有薄基底的cMUT的第二示例性制造過程，所述cMUT用于使 用了所公開的封裝方法的封裝。詳述所公開的是用于靜電換能器陣列特別是用于cMUT陣列的封裝和互連的新方法。 本公開方法特別適用于在批量制造過程中同時封裝多個換能器。換能器可以與額外電路一 起封裝。在本描述中，介電材料是不導電物質(zhì)，即絕緣體。適用于本公開的介電材料的例 子包括但不限于聚二甲基硅氧烷、聚對二甲苯、氮化膜、氧化膜、RistoruKapton、光致抗蝕 劑、其他聚合物、以及聚酰亞胺。被用來制造使用了 MEMS或者半導體制造過程的換能器(例如，cMUT陣列)的基 底被稱為制造基底。該制造基底通常為硅晶片或者玻璃晶片。被用來封裝或者裝配換能器的基底被稱為封裝基底，所述換能器帶有所需金屬圖 案或其他電子組件。除了封裝基底之外還被使用的一種結(jié)構(gòu)被稱為支撐結(jié)構(gòu)，其在封裝期間將分離的 換能器和其他電子組件固定在適當位置上。在本描述中，常選擇示例性1維換能器陣列來演示不同的封裝方法。然而，要了解 的是相同方法能夠被用于2維陣列、1. 5維陣列、環(huán)形陣列或者任何其他類型的陣列。圖1示出第一示例性換能器的橫截面視圖，所述第一示例性換能器是使用所公開 的封裝方法來封裝的。在圖中僅顯示一個被封裝的換能器101，但封裝部件能夠具有多個換 能器101，如圖3-4所示，這些換能器在同一批量過程中被封裝到相同的封裝基底130上。 圖1被用來示出所述封裝過程，該封裝過程用來生產(chǎn)被封裝的換能器101。首先在制造基 底120的正面(或頂面)制造cMUT陣列110。然后介電材料層(130)被引入到換能器陣 列110上以形成封裝基底130。任何適當?shù)姆椒梢员挥脕硇纬苫蛞敕庋b基底130。示 例性方法包括旋涂、沉淀、接合以及層壓。開口 160形成在cMUT陣列110上方的封裝基底 130上以提供到導電部分，諸如cMUT陣列110的電極上的導電接入。開口 160可以是封裝 基底130上形成的全部圖案中的一部分。導電層140在封裝基底層130上圖案化以提供互連中的至少一部分，該互連用于 通過開口 160將cMUT陣列110連接到外部。導電層140能夠是金屬或多晶硅層，其使用適 當?shù)姆椒ㄖT如沉淀、濺射、電鍍以及電鑄被形成在介電層130上。導電層140形成電連接 以通過開口 160連接到cMUT陣列110。在所示出的實施方式中，導電層140還形成I/O襯 墊140a。該導電層140形成I/O襯墊140a與開口 160之間的連接線(140)以建立在cMUT 110與外部間的互連中的至少一部分。如將要顯示的，額外的連接或組件可以被置入連接線 (140)。I/O襯墊140a能夠使用帶有所需圖案的導電層140來簡單地形成。如下面將要顯示的，如果使用多個導電層，則第一導電層可以不需要形成I/O襯墊，而僅需要連接到形成 了 I/O襯墊的隨后的導電層。
封裝基底130能夠是柔性的、剛性的、或者柔性_剛性的。封裝基底130能夠由帶 有所需金屬圖案的玻璃或其他介電材料制成。圖2示出第二示例性換能器的橫截面視圖，所述第二示例性換能器是使用所公開 的封裝方法來封裝的。在圖中僅顯示一個被封裝的換能器201，但封裝部件能夠具有多個換 能器201，如圖3-4所示，這些換能器在同一批量過程中被封裝到相同的封裝基底130上。 代替如圖1中所示的在制造基底120的換能器面(正面)上形成封裝基底130，在圖2中， 封裝基底230在制造基底220的非換能器面(背面)上形成。因此，形成貫穿晶片互連零 件210a，以便從制造基底220的背面接入換能器210。介電材料層(230)在換能器制造基 底220的背面形成為封裝基底230。導電層240則在介電層230上形成。開口 260在介電 層230上形成，使得導電層240能夠與貫穿晶片互連零件210a連接以形成電連接。I/O襯 墊240a能夠使用帶有所需圖案的導電層240簡單地形成。I/O襯墊(140a、240a)能夠使用任何可用技術由帶有所需圖案的導電層組成，并 且涉及實施方式的相類似的I/O襯墊可以從描述中省略。此外，除了一些特殊情況之外，所 述方法可使用在制造基底的正面形成封裝基底(130、230)的例子來描述。然而要了解的 是，能夠使用在制造基底的正面上演示的方法，在帶有貫穿晶片互連零件的制造基底的背 面上形成封裝基底(130、230)。在現(xiàn)有cMUT封裝技術中，電連接使用引線接合、直接焊接或不同的倒裝芯片接合 方法來完成。引線接合和焊接一次完成一個電連接，并且倒裝芯片接合通常一次完成一個 換能器、一個芯片或者一個組件。相比之下，本公開技術直接在被封裝的換能器(例如， cMUT換能器)上制造或者引入封裝基底(130、230)。一旦適當?shù)姆庋b替代物(130、230)被 制造或者引入，則對于多個換能器(或換能器陣列)和封裝基底(130、230)的電連接或互 連可以通過半導體制造過程或PCB制造過程完成。所以，本公開封裝技術不需要一次封裝 一個換能器或換能器陣列。另外，其不必要求常規(guī)的裝配/封裝方法(諸如引線接合、焊接 或任何種類的倒裝芯片方法)以完成在換能器與封裝基底之間的電連接。完成的封裝基底(130、230)還能夠包括與外部如PCB板進行面接的所需電路。封 裝基底上的電路可以簡單至僅具有與換能器連接的所需金屬圖案或襯墊，而沒有任何其他 電子組件(例如，簡單的扇出板)。該電路還可以具有與換能器和其他電子組件諸(如IC 芯片)連接的所需金屬圖案或襯墊。在一個實施方式中，其他電子組件諸如IC芯片還可以與換能器封裝到一起以建 立換能器系統(tǒng)。在這種情況下，將封裝基底(130、230)直接制造或引入到換能器和其他電 子組件，使得換能器或換能器陣列、電子組件與封裝基底之間的所有電連接可以通過半導 體制造過程或者PCB制造過程完成，而不必要求常規(guī)的裝配/封裝方法。更加重要地，多個換能器、多個其他電子組件和多個I/O襯墊能夠使用所公開的 方法，在一個批量過程中被封裝到多個換能器系統(tǒng)(例如，cMUT系統(tǒng))內(nèi)。在多個換能器 系統(tǒng)(cMUT系統(tǒng))中的換能器、其他電子組件以及I/O襯墊之間的連接和互連能夠在一個 制造過程中完成。并且，所公開封裝方法的覆蓋區(qū)是通過光刻過程限定的，其能夠遠小于其他IC封裝方法諸如引線接合、焊接和倒裝芯片接合的覆蓋區(qū)。并且，因為沒有接合引線或焊球的最 小襯墊尺寸限制，所以連接之間的管腳間距能夠設計得更小。因此，此處公開的封裝方法有 可能產(chǎn)生更高密度的互連。如將要進一步顯示的，帶有多個介電層和導電層(諸如金屬層)的封裝基底能夠 直接制造在換能器和/或其他電子組件上。這不僅增加了互連的密度和靈活性，而且還增 加了封裝基底的功能。例如，一些電子組件或設備(例如，電容、電感、變壓器、開關、以及壓 力傳感器)能夠在封裝基底制造過程中被直接制造或整合，而不是使用外部組件來提供。所公開的技術還可以使被封裝設備的鈍化或絕緣更加容易，這是因為在封裝中沒 有懸空引線和高的焊球，而且能夠容易地添加絕緣層。并且，在所公開的封裝方法中，如果選擇硅晶片或玻璃晶片作為支撐結(jié)構(gòu)，則可以 將額外的半導體處理步驟整合到封裝過程中，以在封裝程序期間或在封裝程序之后進一步 限定cMUT換能器的結(jié)構(gòu)。如果cMUT換能器被封裝到常規(guī)PCB或IC封裝上的話，則這種額 外的半導體處理或許是沒有可能的。通過使用一種支撐結(jié)構(gòu)，所公開的技術還使得有可能在相同批量過程運行中同時 將多個換能器或多個換能器陣列封裝到相同基底上。所述支撐結(jié)構(gòu)能夠由換能器制造基底 提供，或者由分離的結(jié)構(gòu)或基底提供。這種優(yōu)勢能夠顯著降低每個被封裝換能器的價格。出于簡化的目的，圖1和圖2僅顯示了一個換能器或換能器陣列110或210。然 而，如下面將要顯示的，能夠使用所述方法封裝任何數(shù)量的換能器或換能器陣列。在圖1和 2中顯示出的方法最顯著優(yōu)勢中的一個是，使用相同批量封裝制造過程生產(chǎn)能夠同時完成 許多換能器陣列的封裝。這能夠顯著降低換能器封裝的成本。圖3顯示多個1維cMUT換能器的頂視圖，所述多個1維cMUT換能器使用圖1或 2中顯示的方法在批量制造過程中被封裝到封裝基底上。在圖3中，封裝部件300顯示總 共六個被封裝cMUT換能器(或換能器陣列)310，但是任何數(shù)量的換能器310，可能遠多于 六個，能夠在相同的封裝部件300中被封裝到一起。每個被封裝cMUT換能器301包括具有 多個cMUT元件310-1的一維(1維)陣列310、至少一個絕緣層330 (其用作封裝基底)，以 及至少一個金屬層340。每個1維cMUT陣列310都被封裝到封裝基底330上，其相類似于 圖1-2中所示的封裝基底(130、230)。介電層330中的開口、用于多個換能器封裝的導電層 340的圖案、以及多個被封裝cMUT換能器陣列301中的連接或互連能夠在相同的光刻步驟 和蝕刻步驟中完成。導電層340提供了連接線(340)和I/O襯墊340a這兩者。在所示出 的實施方式中，在每個被封裝換能器陣列310中的換能器元件310-1被單獨地訪問，這是通 過它們中的每一個都具有分離的連接線(340)和I/O襯墊340a實現(xiàn)的。圖4顯示多個2維cMUT換能器的頂視圖，所述多個2維cMUT換能器使用圖1或2 中顯示的方法在批量制造過程中被封裝到封裝基底上。在圖4中，被封裝的cMUT封裝部件 400顯示總共四個被封裝cMUT換能器(或換能器陣列)401，但是任何數(shù)量的換能器410，可 能遠多于四個，能夠被封裝在一起。每個被封裝的cMUT換能器401包括具有多個cMUT元 件410-1的二維(2維)陣列410、至少一個絕緣層430 (其用作封裝基底)，以及至少一個 金屬層440。封裝基底430類似于如圖1-2中所示的封裝基底130或230。介電層430中 的開口、用于多個換能器封裝的導電層440的圖案、以及多個被封裝cMUT換能器陣列401 中的連接或互連能夠在相同的光刻步驟和蝕刻步驟中完成。在所示出的實施方式中，在每個被封裝換能器陣列410中的換能器元件410-1單獨地訪問，這是通過其具有分離的連接 線(440)和I/O襯墊440a實現(xiàn)的。圖5示出第三示例性換能器的橫截面視圖，所述第三示例性換能器是使用所公開 的封裝方法來封裝的，并且?guī)в卸鄠€介電層和多個導電層。在圖5中，多個介電材料和金屬 材料的層被用來形成這個實施方式中的封裝基底。在引入了第一封裝基底層530、制造基底520上所制造的cMUT陣列510上面的開 口 560、以及帶有所需圖案的第一導電層540之后，第二封裝基底層531被引入到第一封裝 基底層530和第一導電層540上。包括開口 561的其他圖案在cMUT陣列510上的第二介電 封裝基底層531中形成。第二導電層541在第二封裝基底層531上圖案化以通過開口 561 連接到cMUT陣列510。第一導電層540可具有第一 I/O襯墊，并且第二導電層541可具有 第二 I/O襯墊。出于簡化目的，未顯示這些I/O襯墊。第二 I/O襯墊可連接到第一 I/O襯 墊用作單個連接圖案，或者被彼此分離用作分離的連接襯墊。第二導電層541形成了在第 二 I/O襯墊與cMUT陣列510上的第二開口 561之間的連接線，類似于第一導電層540形成 了第一 I/O襯墊與第一開口 560之間的連接線。開口 562建立第一導電層540與第二導電 層541之間的連接。鈍化層或隔離層590能夠可選擇地添加到封裝基底上以完成換能器封 裝 501。額外的功能或設備545 (例如，傳輸線、電容器、電感器、壓力傳感器、以及開關)能 夠使用多個導電層(諸如金屬層)和介電層來形成。舉例說明如下。圖6是兩個示例性類型的傳輸線的橫截面視圖，所述傳輸線是由兩個導電層640 和641以及兩個介電層630和631形成的。導電層641形成信號線，并且導電層640或者 兩個導電層640與641的組合形成地線。圖7是電感器結(jié)構(gòu)的橫截面視圖，所述電感器結(jié)構(gòu)由兩個導電層740和741以及 兩個介電層730和731形成?？蛇x擇的磁芯780在金屬線圈內(nèi)形成以增強電感。其他額外的電子設備諸如電容器能夠通過多個導電層和介電層容易地形成。這些 設備可以用來提供各種功能。例如，電容結(jié)構(gòu)還能夠用來形成壓力傳感器或開關。圖8顯示多個1維cMUT換能器和額外電子設備的頂視圖，所述多個1維cMUT換 能器和額外電子設備使用圖5-7中所示方法在批量制造過程中被封裝到封裝基底上。cMUT 封裝部件800包括多個被封裝cMUT換能器801。每個被封裝cMUT換能器801包括帶有多 個cMUT元件810-1的一個1維cMUT陣列810、至少一個額外電子設備(或功能)845、絕緣 層830/831以及導電層840/841。被封裝cMUT 801與額外的電子設備和功能845封裝，其 在批量制造過程中被制造在封裝基底830/831上。介電層830/831中的開口、多個被封裝 cMUT換能器801中的導電層840/841的圖案、以及多個換能器810中的連接和互連，全部都 能夠用相同的光刻步驟和蝕刻步驟完成。本封裝技術還能夠用來將換能器和輔助系統(tǒng)組件，諸如被分離制成的IC芯片，封 裝到多個被封裝cMUT系統(tǒng)內(nèi)。如下面所示出的，能夠使用相同的批量封裝制造過程，將多 個cMUT系統(tǒng)中的換能器和輔助系統(tǒng)組件封裝到相同的封裝基底上以形成帶有更多功能和 增強性能的系統(tǒng)。圖9示出第四示例性換能器的橫截面視圖，所述第四示例性換能器是使用所公開 的封裝方法來封裝的。除此處提供了輔助系統(tǒng)組件970以及被放置鄰近換能器(cMUT陣
12列)910之外，被封裝換能器系統(tǒng)901類似于圖1中的換能器封裝101。介電層930在cMUT 陣列910和輔助系統(tǒng)組件(例如，IC芯片)970上形成為封裝基底930。導電層940在介電 層930上形成并圖案化。開口 960、961和962在介電層930上形成，使得導電層940能接觸 換能器910和輔助系統(tǒng)組件970以形成電連接。導電層940在介電層930上圖案化以形成 I/O襯墊940a以及兩條連接線940b與940c。兩條連接線940b和940c通常位于cMUT陣 列910與I/O襯墊之間，以直接地或經(jīng)由任何中間系統(tǒng)組件(例如970)連接這兩個組件。 在所示出的實現(xiàn)中，第一連接線940b將cMUT陣列910上面的第一開口 960連接到輔助系 統(tǒng)組件970上面的第二開口 961，同時第二連接線940b將I/O襯墊940a連接到輔助系統(tǒng)組 件970上面的第三開口 962。圖10示出第五示例性換能器的橫截面視圖，所述第五示例性換能器是使用所公 開的封裝方法來封裝的，并帶有多層導電和絕緣材料。除此處提供了輔助系統(tǒng)組件970以 及被放置鄰近換能器(cMUT陣列)910之外，被封裝換能器系統(tǒng)1001類似于圖5中的被封 裝換能器501。圖10顯示了作為封裝基底在cMUT換能器1010上形成的多個介電層1030 和1031，和輔助系統(tǒng)組件1070。與介電層1030和1031相夾的多個導電層1040和1041被 形成并圖案化。多個開口諸如1060、1061和1062在介電層1030和1031中形成，使得導電 層1040和1041能夠接觸換能器1010和電子組件1070，或者相互接觸以形成所需電連接。 多個介電層1030和1031以及多個導電層1040和1041還能夠在封裝期間形成其他額外的 功能或電子組件。此外，鈍化層或絕緣層1090能夠被可選擇地添加到封裝基底上。圖11顯示多個1維cMUT換能器和輔助系統(tǒng)組件的頂視圖，所述多個1維cMUT換 能器和輔助系統(tǒng)組件使用圖9或10中所示的方法在批量制造過程中被封裝到封裝基底上。 除輔助系統(tǒng)組件1170與換能器1110封裝到一起之外，換能器封裝部件1100類似于圖3中 的換能器封裝部件300。圖11顯示的是，在制造基底1120上制造的多個換能器1110 (陣 列)和多個輔助系統(tǒng)組件1170被封裝到封裝基底1130/1131上，形成多個被封裝cMUT系 統(tǒng)1101。在每個被封裝cMUT系統(tǒng)1101中，如所示出的，換能器陣列1110與兩個輔助系統(tǒng) 組件1170封裝在一起，但是能夠使用任意組合。在所示出的實施方式中，每個換能器陣列 1110具有包括多個換能器元件1110-1的1維陣列。帶有多個被封裝CMUT系統(tǒng)1101的整 個換能器部件1100的封裝能夠在相同批量過程生產(chǎn)中完成。例如，介電層1130/1131中的 開口、多個被封裝cMUT系統(tǒng)1101中的導電層1140/1141的圖案能夠通過相同的光刻步驟 和蝕刻步驟完成。圖5-8和圖10-11中，僅使用了兩層導電層和絕緣層來示出使用了封裝基底的多 層封裝過程。然而，導電層和絕緣層中的更多層能夠在所公開的封裝方法中使用。在所有實施方式中，聲窗(acoustic windows)可以通過除去封裝基底材料而在 cMUT換能器的作用區(qū)域上可選擇地打開。這種方法的一個優(yōu)勢是，帶有換能器和其他電子組件(例如，IC芯片)的多個換 能器系統(tǒng)能夠同時在單個批量制造過程生產(chǎn)中被封裝。這顯著地降低了封裝復雜換能器系 統(tǒng)的成本。此外，系統(tǒng)中的所有組件(例如，換能器、電子組件和IC芯片)能夠被緊密地整 合在一起以節(jié)省空間。封裝過程在下面使用多個例子描述了封裝換能器的過程。除非另有說明，所示出的封裝結(jié)構(gòu)全部為橫截面視圖。在這份描述里，在其中描述的過程順序無意于被解釋為限制性的，并 且可以用任意順序來組合任何數(shù)量的被描述過程塊以實現(xiàn)所述方法，或可供選擇的方法。圖12示出第一示例性封裝過程，其直接在換能器制造基底上形成封裝基底。在步驟一(圖12. 1)，帶有所需零件的cMUT或cMUT陣列1210被制造在基底(例 如，硅、玻璃)1220上。cMUT 1210可以是任何適當?shù)腸MUT或cMUT陣列，其帶有多個使用適 當方法生產(chǎn)的cMUT元件。這種制造過程先于封裝完成。在步驟二(圖12. 2)，材料層1230被放置在具有cMUT 1210的基底1220的頂部。 層1230優(yōu)選地是介電材料(例如，聚二甲基硅氧烷、聚對二甲苯、氮化膜、氧化膜、聚酰亞 胺、RistoruKapton、光致抗蝕劑、以及其他聚合物)。所述介電材料能夠被沉淀、涂覆、層壓 或者接合在基底1220上。開口 1260可以在材料層1230上形成以接入cMUT 1210的電極。在步驟三(圖12.3)，導電層1240(例如，鋁、金、銅或多晶硅)被形成并圖案化以 電連接cMUT或cMUT陣列1210。導電層1240也能夠圖案化以形成用于其它功能或組件的 I/O襯墊或電極。導電層1240能夠以各種方法形成諸如沉淀、濺射或電鍍?？蛇x擇地，如果 需要得到多層封裝基底(諸如圖5中所示)，則能夠重復步驟二(圖12. 2)和步驟三(圖
12.3)。下一步驟就是一個例子。在步驟四(圖12. 4)，第二介電層1231形成并圖案化。開口 1261能夠被形成用于 導電層與換能器之間互連，或者用于不同導電層之間的互連。在步驟五(圖12. 5)，第二導電層1241形成并圖案化。類似于上面的步驟四(圖
12.4)和步驟五(圖12.5)，如果需要得到多層封裝基底，則能可選擇地多次重復步驟二 (圖12. 2)和步驟三(圖12. 3)。在步驟六(圖12. 6)，鈍化層或隔離層1290被可選擇地添加到封裝基底的頂部。 優(yōu)選地，鈍化層或隔離層1290為介電材料諸如聚二甲基硅氧烷、聚對二甲苯、氮化膜、氧化 膜、Riston, Kapton、光致抗蝕劑、其他聚合物、以及聚酰亞胺。在步驟七(圖12. 7)，窗1295被可選擇地打開以改進換能器性能。例如，可以為了 更好的聲波傳輸和接收，將cMUT 1210作用區(qū)域的正面上的材料除去。還可以同時形成溝 槽1296，用于在下一個步驟中容易分離被封裝換能器。在最后一個步驟(圖12. 8)，如果需要的話，能夠可選擇地將換能器基底1220圖案 化為所需形狀。隨后，cMUT換能器1201A和1201B的封裝完成。在上面示出的封裝過程中，封裝基底被引入并制造在換能器的制造基底上。然而， 換能器可以用任何方式制造，分離到要封裝的換能器設備(諸如單獨換能器陣列)中，并且 裝配入另一個(第三)基底，諸如下面示出的分離支撐結(jié)構(gòu)中。圖13示出第二示例性封裝過程，其使用封裝支撐結(jié)構(gòu)來封裝換能器。在步驟一(圖13. 1)，帶有所需零件的cMUT或cMUT陣列1310被制造在制造基底 1320 上。在步驟二(圖13. 2)，cMUT陣列1310從剩余的制造基底上分離開(例如，被蝕刻 或切割)。此時，每個cMUT陣列1310可以是分立件。在步驟三(圖13. 3)，第三基底1380作為支撐結(jié)構(gòu)使用，以接納要封裝的cMUT陣 列1310。封裝支撐結(jié)構(gòu)為每個cMUT陣列1310提供cMUT陣列固定器。cMUT陣列被連接到 cMUT陣列固定器且cMUT陣列的第一面朝上，之后，將第一介電封裝基底層引入到cMUT陣列的第一面上。圖13. 3示出示例性cMUT陣列固定器。在第三基底1380中打開具有所需尺 寸的凹槽1381，所述第三基底1380可作為用于封裝的支撐結(jié)構(gòu)來使用。在每個凹槽1381 中，可形成保持構(gòu)件1382(例如，彈簧結(jié)構(gòu)或閂鎖結(jié)構(gòu))以幫助固定在下一個步驟中要被添 加的cMUT陣列。第三基底1380能夠是硅基底/晶片、玻璃基底或金屬基底、或者任何其他 適當?shù)牟牧?，以便為封裝提供支撐。 要注意的是在一些實施方式中，第三基底1380可僅作為機械支撐物使用，并且不 要求提供其他功能諸如形成設備。在這些實施方式中，第三基底1380可以由非常廉價的材 料組成，以及由任何可控制尺寸的材料組成(且不限于在半導體處理中已知的晶片尺寸)。在步驟四(圖13. 4)，將帶有相應的制造基底1320的分離cMUT 1310放入凹槽 1381。如果需要的話，可添加材料(例如，聚二甲基硅氧烷、光致抗蝕劑、聚酰亞胺、以及蠟) 以粘合cMUT基底1320與基底1380。在步驟五(圖13. 5)，將被用作封裝基底的介電層1330放置到cMUT1310的頂部 上，所述cMUT 1310在制造基底1320和支撐基底1380中。開口 1360可以在材料層1330 上形成以接入cMUT 1310上的電極。這個步驟之后，隨后的過程可與圖12中從圖12. 3至 圖12. 7所示的過程相同。圖13. 6顯示在執(zhí)行了從圖12. 3至圖12. 7的過程之后的制造結(jié)果。圖13. 6中 的cMUT封裝包括帶有其制造基底1320的cMUT換能器1310、介電層1330和1331、導電層 1340和1341、支撐基底1380、絕緣/鈍化層1390以及溝槽1396。在最后一個步驟(圖13. 7)，如果需要的話，可除去支撐基底1380以獲得被封裝的 cMUT 1301A和1301B。被除去的支撐基底1380可以是能重復使用的。如上面所示的，封裝支撐基底(1380)提供cMUT陣列固定器以固定cMUT陣列。 cMUT陣列固定器可以用各種方法提供。上面使用了在封裝支撐結(jié)構(gòu)中形成的凹槽的方法僅 為一個例子。下面關于圖14-17描述了更多例子，圖14-17顯示了將換能器放置在被用作 封裝支撐結(jié)構(gòu)的第三基底上的不同方法。當換能器被牢固地放入第三基底之后，隨后的過 程類似于圖13所示的過程。圖14示出第三示例性封裝過程，其使用封裝支撐結(jié)構(gòu)來封裝換能器。在這個實施 方式中，步驟一到步驟四(圖14. 1至圖14. 4)與圖13中的步驟一到步驟四(圖13. 1至圖 13.4)相同。制造基底1420中的cMUT 1410被放入第三基底1480中的容器(凹槽)1481。 然而，在裝配了換能器1410之后，換能器1410的頂部表面與第三基底1480的頂部表面不 在相同的高度上。在步驟五(圖14. 5)，將第一介電層1430層壓或者粘合到換能器表面上。在第一 介電層1430形成后，本過程與圖13所示過程相同。在這個過程中，凹槽1481和換能器閂 鎖結(jié)構(gòu)1482是可選擇的。圖15示出第四示例性封裝過程，其使用封裝支撐結(jié)構(gòu)來封裝換能器。圖15的過 程中開始的兩個步驟(圖15. 1和圖15. 2)與圖13的過程中開始的兩個步驟(圖13. 1和 圖13. 2)相同。在制造基底1520上制造cMUT陣列1510，并且為了將cMUT陣列1510放置 到封裝支撐結(jié)構(gòu)中而將其從制造基底1520分離出來。在步驟三(圖15. 3)，緊固構(gòu)件1581在第三基底1580上被形成并圖案化。代替使 用凹槽，使用緊固構(gòu)件1581作為cMUT固定器。緊固構(gòu)件1581可以是粘附結(jié)構(gòu)、帶有機械緊固器的結(jié)構(gòu)、或者自裝配襯墊。在步驟四(圖15. 4)，cMUT陣列1510被放置并緊固在緊固構(gòu)件1581上。在步驟五(圖15. 5)，換能器表面上引入介電層1530。在該介電層1530上形成帶 有開口 1560的圖案。當介電層1530形成之后，隨后的過程與圖13所示的過程相同。圖16示出第五示例性封裝過程，其使用封裝支撐結(jié)構(gòu)封裝換能器。在這個實施方 式中，cMUT陣列固定器是由補充支撐層形成的接納凹槽，所述補充支撐層被放置在封裝支 撐結(jié)構(gòu)的基礎支撐層的頂部表面上。圖16的過程中開始的兩個步驟(圖16. 1和圖16. 2)與圖13的過程中開始的兩 個步驟相同。在步驟三(圖16. 3)，第三基底1680中打開具有所需尺寸和厚度的貫穿晶片孔或 者凹槽1681。在每個凹槽中，可以形成保持構(gòu)件1682(例如，彈簧結(jié)構(gòu)或閂鎖結(jié)構(gòu))以幫助 固定在下一個步驟中被添加的cMUT。第三基底1680能夠是硅基底/晶片、玻璃基底或者金
屬基底。在步驟四(圖16. 4)，將圖案化的第三基底1680放置在帶有平整表面的第四基底 1685上。可選擇地，圖16. 4中的結(jié)構(gòu)在SOI晶片上形成，且凹槽1681被蝕刻到SOI晶片的 絕緣層為止。該絕緣層則形成了平整的表面。在步驟五(圖16. 5)，將帶有其制造基底1620的cMUT 1610放入凹槽1681。在示 出的例子中，cMUT 1610被正面向下安裝到凹槽1681。如果需要的話，可添加粘合材料(例 如，聚二甲基硅氧烷、光致抗蝕劑、聚酰亞胺、樹脂、以及蠟)以粘合cMUT制造基底1620與 第三基底1680。和第三基底1680的厚度相比，換能器制造基底1620的厚度可以較厚、較薄 或者與之相等。在步驟六(圖16. 6)，如果經(jīng)過步驟五之后所得到的結(jié)構(gòu)的表面不平整的話，則可 以對其進行研磨或拋光。在步驟七(圖16. 7)，除去第四基底1685以暴露cMUT陣列1610的正面，以便能 夠在換能器正表面上完成進一步處理。圖16. 7中，翻轉(zhuǎn)包含了 cMUT陣列1610的第三基底 1680，以使cMUT陣列正面朝上。在步驟八(圖16. 8)，將介電層1630放置到帶有cMUT 1610的基底1620的頂部 上。可在材料層1630上形成開口 1660以接入cMUT 1610上的電極。在第一介電層1630 形成之后，隨后的過程與圖13中所示的過程相同。圖17示出第六示例性封裝過程，其使用封裝支撐結(jié)構(gòu)來封裝換能器。在這個實施 方式中，在換能器的制造基底1720的背面上制造封裝基底1730。在步驟一(圖17. 1)，在cMUT制造基底1720上制造帶有所需零件的cMUT或cMUT 陣列1710。將貫穿晶片互連零件1710a添加到換能器1710中以提供從背面接入到換能器 1710的連接。圖17. 1中，所示cMUT陣列1710朝上。在步驟二(圖17. 2)，制造基底1720被圖案化或切割以從剩余的制造基底1720上 分離被制造的cMUT陣列1710。在步驟三(圖17. 3)，第三基底1780中打開帶有所需尺寸的凹槽1781。在每個 凹槽中，可形成保持構(gòu)件1782以幫助固定在下一個步驟中被添加的cMUT 1710。第三基底 1780能夠是硅基底/晶片、玻璃基底或金屬基底。
在步驟四(圖17. 4)，帶有cMUT制造基底1720的cMUT 1710被面朝下放入凹槽 1781。如果需要的話，可添加粘合劑材料或者填充材料以粘合cMUT基底1720與第三基底 1780，并且還可以填充基底1720與1780之間的縫隙。在步驟五(圖17. 5)，如果經(jīng)過步驟四的處理之后，(面朝上的)CMUT1710的底部 平面與第三基底1780的頂部不齊平，則可對其進行研磨和拋光使cMUT 1710變薄，并與第 三基底1780的頂部平面齊平。而且，包括了 cMUT 1710的底部平面以及第三基底1780的 頂部平面的整個平面能夠被研磨和拋光得更薄以實現(xiàn)平整的表面。這為在下一步驟中添加 封裝基底(介電層1730)給出了更多的過程靈活性。圖17.5中，所示cMUT 1710具有朝上 的底部平面。在步驟六(圖17. 6)，將第一介電層1730放置到帶有cMUT 1710的基底1720上。 開口 1760可以在介電層1730上形成以接入cMUT 1710上的貫穿晶片互連零件1710a。在 第一介電層1730 (步驟六，圖17. 6)形成之后，該過程與圖13所示的過程相同。圖18示出第七示例性封裝過程，其將換能器和輔助系統(tǒng)組件直接封裝在制造 基底上以形成被封裝的cMUT系統(tǒng)。在這個實施方式中，將換能器1810和輔助系統(tǒng)組件 1870 (例如，換能器系統(tǒng)的IC芯片或任何其他電子組件)封裝在封裝基底上。也可以在封 裝期間形成額外的電路。CMUT1810與系統(tǒng)組件1870之間的所有電連接可以在封裝基底制 造期間完成。在步驟一(圖18. 1)，在制造基底1871上制造系統(tǒng)組件1870，并隨后將其從該制 造基底1871上剪切出來(切割或蝕刻)。在步驟二(圖18. 2)，cMUT或cMUT陣列1810可在其制造基底1820上制造。換能 器制造基底1820中打開帶有所需尺寸的凹槽1821。在每個凹槽中，可形成保持構(gòu)件1822 以幫助固定在下一個步驟中被添加的系統(tǒng)組件1870。在步驟三(圖18. 3)，系統(tǒng)組件1870被放入凹槽1821。如果需要的話，可添加粘 合材料以粘合組件1870與基底1820。在步驟四(圖18. 4)，將介電層1830作為封裝基底層放置在cMUT 1810和系統(tǒng)組 件1870的頂部上。開口 1860可在介電層1830上形成以接入cMUT 1810和系統(tǒng)組件1870 上的電極。在步驟五(圖18. 5)，導電層1840(例如，鋁、金、銅或多晶硅)被形成并圖案化以 電連接cMUT或cMUT陣列1810與系統(tǒng)組件1870。還能夠?qū)щ妼訄D案化以形成用于其它 功能或組件的I/O襯墊或電極?？蛇x擇地，如果像下面所示的其他情況一樣需要多層封裝 基底，則可重復步驟四和步驟五。在步驟六(圖18. 6)，另一個介電層1831能夠可選擇地被形成并圖案化。開口 1861能夠被形成用于在導電層與換能器之間、導電層與系統(tǒng)組件之間或者不同導電層之間 的互連。在步驟七(圖18. 7)，另一個導電層1841能夠可選擇地被形成并圖案化。類似于 步驟六和七，如果需要多層封裝基底則能可選擇地多次重復步驟四和五。在步驟八(圖18.8)，鈍化層或隔離層1890可以添加到封裝基底的頂部上。窗 1895被可選擇地打開以改進換能器性能。例如，可以為了更好的聲波傳輸和接收，將cMUT 1810作用區(qū)域的前面的材料除去。當蝕刻窗1895時，能夠在被封裝cMUT系統(tǒng)1801之間打開額外的溝槽，以便之后能夠容易地分離單個被封裝系統(tǒng)1801。在最后一個步驟(圖18. 9)，如果需要的話，能夠可選擇地將換能器基底1820圖案 化為所需形狀以獲得被封裝的cMUT系統(tǒng)1801。雖然在圖18中僅顯示了一個cMUT系統(tǒng)，但 是使用相同方法能夠在封裝基底上完成多個cMUT系統(tǒng)1801的封裝。圖19示出第八示例性封裝過程，其使用封裝支撐結(jié)構(gòu)將換能器和輔助系統(tǒng)組件 封裝在被封裝cMUT系統(tǒng)中。與圖18中的封裝過程一樣，換能器1810和輔助系統(tǒng)組件1870 這兩者被封裝在封裝基底上。而不同于圖18中的方法的是，圖19所示的封裝制造方法是 在用作封裝支撐結(jié)構(gòu)的第三基底1980上，而不是在換能器制造基底1920上完成的。在步驟一(圖19. 1)，cMUT或cMUT陣列1910從其制造基底1920分離，并且系統(tǒng) 組件1970從其制造基底1971分離。這種分離可使用任何適當?shù)姆椒ㄖT如切割或蝕刻來完 成。在步驟二(圖19. 2)，第三基底1980中打開帶有所需尺寸的凹槽1981。在每個凹 槽1981中，可形成保持構(gòu)件1982以幫助固定在下一個步驟中添加的芯片。在步驟三(圖19. 3) JfcMUT 1910和系統(tǒng)組件1970放入凹槽1981中。如果需要 的話，可添加粘合材料將cMUT 1910和組件1970粘合到基底1980。在步驟四(圖19. 4)，將介電層1930放置到cMUT 1910和系統(tǒng)組件1970的頂部 上。開口 1960可以在材料層1930上形成以接入cMUT 1910和系統(tǒng)組件1970上的電極。在 步驟四之后，該處理步驟與圖18中的處理步驟五到八(圖18. 5至圖18. 8)相同。圖19. 5 中所示為在這些步驟之后完成的系統(tǒng)。在最后一個步驟(圖19. 6)，第三基底1980被可選擇地除去。被除去的第三基底 1980可以是能重復使用的。完成封裝以獲得被封裝的cMUT系統(tǒng)1901。多個換能器系統(tǒng)1801/1901能夠使用圖12至圖19中所示方法，在相同的過程生 產(chǎn)中同時批量制造以節(jié)省成本和時間。在圖14-17中所示將cMUT放入第三基底(封裝支 撐基底)中的方法能夠用來在圖18-19中引入封裝基底之前，將cMUT 1810/1910與系統(tǒng)組 件1870/1970這兩者放入封裝支撐基底中。圖20示出用于保持cMUT和系統(tǒng)組件的第一示例性保持構(gòu)件。閂鎖零件2082在基 底2080的凹槽2081中形成。該閂鎖零件2082能夠作為保持構(gòu)件(例如，圖19中的1982) 使用，用于將cMUT和系統(tǒng)組件固定在第三基底2080的凹槽2081中。閂鎖零件2082可為 類似彈簧的結(jié)構(gòu)，即可朝著凹槽2081的壁壓縮。這些結(jié)構(gòu)可以被分離地或一起使用。圖21示出用于固定cMUT和系統(tǒng)組件的第二示例性保持構(gòu)件。閂鎖零件2182在 基底2180的凹槽2181中形成。該閂鎖零件2182可以是被定位在凹槽2181壁上的結(jié)構(gòu)。 這些結(jié)構(gòu)可以被分離地或一起使用。使用所公開的封裝方法，能夠封裝任何數(shù)量的換能器或換能器陣列，以及任何換 能器和輔助系統(tǒng)組件的組合。多個換能器系統(tǒng)能夠在相同批量生產(chǎn)中被封裝到一起，并在 封裝之后被分離。依賴于系統(tǒng)設計，每個被封裝換能器系統(tǒng)可具有換能器和輔助系統(tǒng)組件 的任意組合。圖22A和22B示出示例性的被封裝換能器系統(tǒng)。被封裝換能器系統(tǒng)2201A具有換 能器2210和三個輔助系統(tǒng)組件2270，在封裝基底2230上將它們封裝到一起作為單個系統(tǒng)。 換能器2210可以是cMUT陣列。每個輔助系統(tǒng)組件2270可以具有電子設備諸如IC芯片。系統(tǒng)2201A可以在相同的批量生產(chǎn)中被分離地封裝，或者與多個其他系統(tǒng)(相似或不相似) 封裝到一起，并隨后從其他系統(tǒng)分離。在一個實施方式中，封裝基底2230是柔性的，并且如圖22B中所示，換能器2210 和輔助系統(tǒng)組件2270能夠被彎曲或折疊成被緊密封裝的換能器系統(tǒng)2201B。這種實現(xiàn)對于 諸如血管內(nèi)超聲(IVUS)和心腔內(nèi)超聲心動圖檢查(ICE)以及使用2維cMUT陣列的3維成 像之類的應用是很重要的。如果在此處描述的封裝過程中使用了柔性介電材料，則封裝基 底2230能夠是柔性的。并且，可由兩層或多層不同材料組成的柔性封裝基底能夠被設計成建立所需內(nèi)部 應力圖(諸如雙壓電晶片結(jié)構(gòu))以控制完成設備的曲率，這通過為不同的層選擇適當材料 實現(xiàn)。如果柔性基底是由兩層或多層帶有不同熱膨脹特性的材料組成，則完成設備的曲率 也可以通過溫度改變來控制。完成設備的曲率也能夠使用形狀記憶合金控制。本公開中所示過程能夠使用半導體工藝、MEMS工藝以及PCB制造工藝來批量制 造。特別地，如果選擇適當?shù)牡谌鬃鳛榉庋b基底，則封裝制造過程能夠在常規(guī)PCB或柔 性PCB制造設備中進行，這顯著地減小了被封裝換能器的成本。使用了上面所描述封裝方法的例子在被交叉引用的國際(PCT)專利申請中公開，
其為與本申請在同一日期提交的、標題為“_”的第_號國際(per)專利
申請(律師文案號K01-0004PCT2)。要注意的是，雖然示出的方法使用了微機械超聲換能器，尤其是電容式微機械超 聲換能器(cMUT)，但此處所公開的封裝方法能夠應用到任何靜電換能器，并且也能夠用于 制造任何其他換能器或傳感器。適用于封裝的cMUT的制造此處公開的封裝方法能夠用來封裝各種cMUT陣列。需要封裝的cMUT或cMUT陣列 可使用任何適當?shù)闹圃旆椒▉碇圃?。然而，當要使用此處公開的封裝方法來封裝cMUT時， 某些cMUT特別可能特別令人感興趣。例如，要封裝的cMUT陣列可能需要具有用于不同cMUT元件的分離的底部電極。 這些cMUT陣列可使用貫穿晶片互連方法制造，而所述貫穿晶片互連方法在于2006年5月 18 日提交的、標題為 “THROUGH WAFERINTERCONNECTION"的第 PCT/IB2006/051566 號國際 (PCT)申請；以及于 2006 年 6 月 19 日提交的、標題為“FLEXIBLEMICRO-ELECTRO-MECHANICA L TRANSDUCER”的第11/425，128號美國專利申請中被公開，此處通過引用其全部公開內(nèi)容 而將這些專利申請并入。
上面公開的貫穿晶片互連方法的基本想法是從換能器正面(包含有換能器的一 面)將第一圖案(例如，溝槽或開口)蝕刻到所需厚度、用填充材料可選擇地填充所述第一 圖案、并隨后從背面蝕刻第二圖案(例如，溝槽或開口)以達到所述第一圖案的底部。此外，上面所描述被用來分離cMUT陣列中cMUT元件的底部電極的方法，還能夠用 來從其基底分離cMUT陣列。然后，被分離的cMUT陣列能夠使用圖13-17和圖19中所示的 方法來封裝。在cMUT陣列的一些應用中，可能需要較薄的cMUT陣列厚度，以便能夠?qū)⒈环庋b cMUT陣列或系統(tǒng)封裝到一些應用所要求的非常小的空間中。在這種情況下，貫穿晶片互連 方法中的第二蝕刻能夠簡單地為將晶片變薄以達到第一被蝕刻圖案底部的過程。
下面描述了制造帶有薄基底的cMUT陣列的若干示例性制造過程。依賴于此處描 述的溝槽的圖案，所描述的制造過程可以用于分離在相同cMUT陣列中單獨cMUT元件的底 部電極；分離不同cMUT陣列的底部電極；從制造基底完全分離單獨的cMUT陣列；或其任意 組合。在大多數(shù)應用中，多個限定了 cMUT陣列的cMUT元件被用來執(zhí)行所需功能。通常 cMUT陣列中的每個元件被從其兩個電極中的一個訪問(即，連接到信號線)，并且另一電極 連接到通常由陣列中的多個cMUT元件或所有cMUT元件共享的公用電極。然而，還有可能 的是，cMUT元件的兩個電極被分離地訪問。cMUT電極能夠從cMUT制造基底的正面或背面 接入。則需要貫穿晶片互連零件以從基底背面接入cMUT。圖23顯示了制造帶有薄基底的被分離cMUT陣列的第一示例性制造過程，其用于 使用了此處所公開封裝技術的封裝。被封裝的薄cMUT陣列能夠用來形成諸如圖22所示的 cMUT系統(tǒng)。柔性膜cMUT被用來演示圖23中的方法。然而，其他cMUT設計，尤其是嵌入彈 簧的cMUT(EScMUT)，也能夠使用圖23中的相同方法制造或處理。為簡單起見，在橫截面視圖中顯示三個相鄰的cMUT陣列2310、2310A和2310B。要 明白的是實際的制造過程可包含在相同基底上建立的任意數(shù)量的cMUT陣列。要注意的是， 每個cMUT陣列2310可以具有任何數(shù)量的cMUT元件，其能夠以1維陣列或2維陣列布置。下面示出的過程用來分離單獨的cMUT陣列2310、2310A和2310B的底部電極。 然而，相同的過程可以用來從剩余的制造基底完全分離單獨的cMUT陣列2310、2310A和 2310B。被分離的cMUT陣列2310、2310A和2310B能夠被隨后裝配入用作封裝支撐結(jié)構(gòu)的 第三基底。如果溝槽的圖案被相應地限定，還可用相同過程來分離cMUT陣列23010、2310A 與2310B內(nèi)的單獨cMUT元件2310-1和2310-2的底部電極。例如，除限定了單獨cMUT陣 列邊界的溝槽(或開口圖案)2375之外，還可添加更精細的溝槽2370來限定cMUT元件的 邊界以制造用于cMUT元件的分離底部電極。如圖23中所示，每個cMUT陣列(2310、2310A或2310B)具有柔性膜2311、頂部電 極2313、凹槽2316、膜固著點2314、絕緣層2318以及cMUT制造基底2320。基底2320能夠 由導電材料組成以用作底部電極。圖23中的左側(cè)圖顯示了在相同基底2320上制造的多個 cMUT陣列2310、2310A和2310B。圖23中的右側(cè)圖是從左圖中cMUT陣列2310的一部分放 大而來的，其顯示了在如左側(cè)圖一樣的相同過程步驟中cMUT陣列2310的cMUT元件2310-1 和2310-2的詳細結(jié)構(gòu)。在步驟一(圖23. 1)，從cMUT制造基底2320的頂面形成第一圖案(例如，溝槽或 開口)2370、2375。該第一圖案包括溝槽(或開口)2375和溝槽(或開口)2370，所述溝槽 2375可限定每個cMUT陣列2310、2310A或2310B的邊界，所述溝槽2370則可限定cMUT陣 列2310中每個cMUT元件的邊界。該溝槽的最深端僅達到cMUT制造基底2320的部分深度。 在cMUT制造期間，第一圖案2370/2375的形成能夠被統(tǒng)一到cMUT結(jié)構(gòu)中。例如，第一圖案 2370/2375可以在形成cMUT結(jié)構(gòu)(包括柔性膜2311、頂部電極2313、膜固著點2314以及凹 槽2316)之前被形成?？晒┻x擇地，第一圖案2370/2375能夠在cMUT制造之后貫穿cMUT 2300的頂部表面來形成。在步驟二(圖23. 2)，第一圖案可用所需材料填充。該填充材料通常為絕緣材料諸 如聚對二甲苯、聚酰亞胺、聚合物、聚二甲基硅氧烷、氧化物、以及氮化物。
在步驟三(圖23. 3)，晶片從基底2320的背面變薄至第一圖案2370/2375的底部， 以便每個cMUT陣列中cMUT元件2310-1和2310-2的底部電極被相互電分離；并且進一步， 在基底2320上的cMUT陣列2310、23IOA和23IOB的底部電極在不同cMUT陣列之間被電分 離。此外，如果溝槽或開口 2750被適當?shù)卦O計，則cMUT陣列2310、23IOA和23IOB能夠被 分離，并且從基底2320上脫離。然后，被分離的cMUT陣列能夠用于使用了此處公開的封裝 方法(例如，圖13-17和圖19)的封裝。如上面示出的，將cMUT制造基底2320的底部部分從cMUT 2300的底面除去，以便 使cMUT制造基底2320的剩余部分形成用于相鄰的cMUT陣列2310、23IOA和23IOB的底部 電極，以及每個陣列中cMUT元件的底部電極(如果有可能限定了開口圖案2370的話)。對 cMUT制造基底2320的底部部分的移除使處理能夠達到圖案2370/2375的底部。在上面示 出的實施方式中，這是通過直接使晶片(基底2320)變薄完成的。然而，相同的結(jié)果能夠使 用如下面描述的各種其他方式完成。圖24顯示使cMUT陣列的制造基底變薄的第一可供選擇的方法。除使用了不同 的制造基底外，cMUT 2400類似于圖23的cMUT 2300。使用SOI晶片，而不是原始晶片，作 為用于cMUT 2400的cMUT制造基底。SOI晶片包括設備層2421、絕緣層2422和處理晶片 2423。蝕刻第一圖案(例如，溝槽或開口)2470以達到SOI晶片的絕緣層2422。第一圖案 2470限定單獨換能器元件2410-1和2410-2的邊界。第一圖案還可包括類似于溝槽或開 口 2375的圖案以限定在相同晶片上的單獨換能器陣列的邊界。在制造過程中，除去SOI晶 片的處理晶片2423和絕緣層2422以使cMUT 2400的基底變薄，并且分離相鄰的cMUT陣列 2401和2402的底部電極。CMUT2400的厚度是通過SOI晶片的設備層2421明確限定的。圖25顯示使cMUT陣列的制造基底變薄的第二可供選擇的方法。除使用了不同的 制造基底外，cMUT 2500類似于圖23的cMUT 2300。在所需位置帶有嵌入式凹槽2525的晶 片被用來代替圖23中過程的原始晶片。在這個實施方式中，蝕刻第一圖案2570以達到凹 槽2525。第一圖案2570限定單獨換能器元件2510-1和2510-2的邊界。第一圖案還可以 包括類似于溝槽或開口 2375的圖案以限定在相同晶片上的單獨換能器陣列的邊界。在制 造過程中，將基底2520在凹槽2525以下的一部分除去以使cMUT2500的基底變薄，并且分 離相鄰的cMUT陣列2501和2502的底部電極。cMUT 2500的厚度是通過基底2520在凹槽 2525上面的一部分明確限定的。在上面描述的過程中，cMUT結(jié)構(gòu)被制造之后，第一圖案2370/2375可以被形成貫 穿cMUT陣列2300的正面至所需深度。絕緣材料可選擇地涂覆在cMUT 2300 (例如，在電極 2313上)的正面上。第一圖案2370的溝槽或開口可以用絕緣材料填充。圖26顯示制造帶有薄基底的cMUT的第二示例性制造過程，其用于使用了此處公 開的封裝技術的封裝。在步驟一(圖26. 1)，SOI晶片的設備層2601上制造了 cMUT 2600。設備層2601 的厚度限定cMUT 2600的厚度。柔性膜cMUT設計被用來演示圖26中的方法。cMUT 2600 具有多個cMUT陣列，它們每個都包括柔性膜2611、頂部電極2613、凹槽2616、以及膜固著 點2618，所述多個cMUT陣列在設備層2601上建立，設備層2601則是基底的一部分，并構(gòu)成 CMUT2600的底部電極。在步驟二(圖26. 2)，蝕刻圖案2670 (例如，溝槽或開口)貫穿設備層2601以達
21到SOI晶片的絕緣層2602。第一圖案2670限定單獨換能器元件2610-1和2610-2的邊界。 第一圖案還可以包括類似于溝槽或開口 2375的圖案以限定在相同晶片上的換能器陣列的 邊界。因此，第一圖案2670分離cMUT陣列中的cMUT元件2610-1和2610-2。可供選擇地， 可在步驟一(圖26. 1)的cMUT制造期間形成溝槽2670。在步驟三(圖26. 3)，絕緣材料2672被可選擇地填充入溝槽2670，并且還可以涂 覆到晶片上并圖案化。在步驟四(圖26. 4)，除去SOI晶片2600的處理晶片(未顯示)和絕緣層2602以 形成 帶有底部電極的cMUT元件2610-1和2610-2，它們被互相電分離。如圖23中所描述 的，相同的過程可以用來形成被互相電分離的cMUT陣列2610。這個工序也可以用來將cMUT 陣列2610相互完全分離，以便可以從cMUT制造晶片上取下單獨cMUT陣列2610。分離的 cMUT陣列2610可以被裝配到封裝基底上，用于之后的封裝。在這些圖中，僅顯示了一個cMUT陣列2610的詳細結(jié)構(gòu)?；?620中多個cMUT 陣列的配置類似于圖23中的左側(cè)圖。上面已經(jīng)用多個實施方式描述了換能器封裝方法。要明白的是，此處所討論的可 能益處與優(yōu)勢不被解釋為對附加權(quán)利要求范圍的限制和約束。雖然已經(jīng)用具體到結(jié)構(gòu)特性和/或方法學行動的語言對本主題進行了描述，但要 理解的是在附加權(quán)利要求中所限定的主題不必限于所描述的具體特性或行動。相反地，所 述具體特性和行動被公開作為實現(xiàn)所述權(quán)利要求的示例性形式。
權(quán)利要求
一種用于封裝微機械超聲換能器(cMUT)陣列的方法，所述方法包括提供cMUT陣列；在所述cMUT陣列的第一面上引入第一介電封裝基底層；在所述第一介電封裝基底層中形成第一圖案，所述第一圖案具有在所述cMUT陣列上的第一開口；以及引入在所述第一封裝基底層上被圖案化的第一導電層以至少提供互連的第一部分，所述互連用于將所述cMUT陣列通過所述第一開口連接到外部。
2.如權(quán)利要求1所述的方法，其中所述cMUT陣列具有多個cMUT元件，所述封裝基底層 中的第一圖案具有多個第一開口，所述第一開口每個在所述多個cMUT元件中相應的一個 上，并且由導電層提供的所述互連包括將每個cMUT元件連接到外部的多個互連。
3.如權(quán)利要求1所述的方法，其中所述cMUT陣列的第一面是其上制造了所述cMUT陣 列的cMUT制造基底的底面。
4.如權(quán)利要求3所述的方法，其中所述第一開口連接到所述cMUT陣列的貫穿晶片互連 構(gòu)件。
5.如權(quán)利要求1所述的方法，其中所述cMUT陣列的第一面是其上制造了所述cMUT陣 列的cMUT制造基底的頂面。
6.如權(quán)利要求1所述的方法，其中提供cMUT陣列包括提供cMUT制造基底；從所述cMUT制造基底的頂面形成開口圖案以限定所述cMUT陣列的邊界，其中所述開 口圖案僅達到所述cMUT制造基底的部分深度；在所述cMUT制造基底的頂面上形成所述cMUT陣列；以及從底面除去所述cMUT制造基底的底部部分，使得所述cMUT制造基底的剩余部分形成 用于所述第一 cMUT陣列的分離的底部電極。
7.如權(quán)利要求6所述的方法，其中所述cMUT陣列包括多個cMUT元件。
8.如權(quán)利要求7所述的方法，其中所述開口圖案還限定所述多個cMUT元件中每一個的 邊界，并且除去所述cMUT制造基底的底部部分形成多個分離底部電極，所述底部電極每個 用于所述多個cMUT元件中相應的一個。
9.如權(quán)利要求6所述的方法，其中除去所述cMUT制造基底的底部部分使得所述cMUT 陣列能夠與所述cMUT制造基底的剩余部分完全分離。
10.如權(quán)利要求6所述的方法，其中除去所述cMUT制造基底的底部部分包括從所述底面使cMUT制造基底變薄以達到溝槽的最深端。
11.如權(quán)利要求6所述的方法，其中所述cMUT制造基底是SOI晶片，該SOI晶片包括設 備層、所述設備層下面的絕緣層，以及所述絕緣層下面的處理層，并且所述開口圖案達到所 述絕緣層，并且其中除去所述cMUT制造基底的底部部分包括除去所述處理層。
12.如權(quán)利要求6所述的方法，其中所述cMUT制造基底包括設備層、所述設備層下面的 嵌入式凹槽、以及所述嵌入式凹槽下面的支撐層，并且所述開口圖案達到所述嵌入式凹槽， 并且其中除去所述cMUT制造基底的底部部分包括除去所述支撐層。
13.如權(quán)利要求6所述的方法，還包括用介電填充材料至少部分地填充所述開口圖案。
14.如權(quán)利要求6所述的方法，其中所述開口圖案的形成先于所述cMUT陣列的形成發(fā)生。
15.如權(quán)利要求6所述的方法，其中所述開口圖案的形成在所述cMUT陣列的形成之后 發(fā)生，并且形成所述開口圖案還包括貫穿所述cMUT陣列的頂部層。
16.如權(quán)利要求1所述的方法，其中所述第一介電封裝基底層是柔性的。
17.如權(quán)利要求1所述的方法，還包括提供具有cMUT陣列固定器的封裝支撐結(jié)構(gòu)；以及將所述cMUT陣列連接到所述cMUT陣列固定器。
18.如權(quán)利要求17所述的方法，其中所述cMUT陣列固定器包括在所述封裝支撐結(jié)構(gòu)中 形成的凹槽。
19.如權(quán)利要求18所述的方法，其中所述凹槽具有保持構(gòu)件，用于當所述cMUT陣列被 放入所述凹槽時固定所述cMUT陣列。
20.如權(quán)利要求17所述的方法，其中所述cMUT陣列具有能夠從所述cMUT陣列背面接 入的貫穿晶片互連，并且將所述cMUT陣列連接到所述cMUT陣列固定器包括將所述cMUT陣 列面向下放置到所述cMUT陣列固定器上，同時所述cMUT陣列的背面面朝所述封裝支撐結(jié) 構(gòu)的頂面以使得能夠從所述封裝支撐結(jié)構(gòu)的頂面接入所述貫穿晶片互連。
21.如權(quán)利要求17所述的方法，其中所述封裝支撐結(jié)構(gòu)包括基礎支撐層，并且所述 cMUT陣列固定器包括由補充支撐層形成的接納凹槽，所述補充支撐層被放置在所述基礎支 撐層的頂部表面上。
22.如權(quán)利要求1所述的方法，其中用于將所述cMUT陣列連接到外部的所述互連中的 第一部分包括以下中的至少一個所述cMUT陣列與I/O襯墊之間的連接、所述cMUT陣列與 另一個cMUT之間的連接、以及所述cMUT陣列與另一個系統(tǒng)組件之間的連接。
23.如權(quán)利要求1所述的方法，其中用于將所述cMUT陣列連接到外部的所述互連的第 一部分包括I/O襯墊以及所述cMUT陣列與該I/O襯墊之間的至少一個連接。
24.如權(quán)利要求1所述的方法，還包括在所述第一介電封裝基底層和所述第一導電層上引入第二介電封裝基底層；在所述第二介電封裝基底中形成第二圖案；以及引入在所述第二介電封裝基底層上被圖案化的第二導電層以至少提供用于將所述 cMUT陣列連接到外部的所述互連的第二部分。
25.如權(quán)利要求24所述的方法，其中用于將所述cMUT陣列連接到外部的所述互連中的 第二部分包括以下中的至少一個所述cMUT陣列與I/O襯墊之間的連接、所述cMUT陣列與 另一個cMUT之間的連接、所述cMUT陣列與另一個系統(tǒng)組件之間的連接、以及所述第一導電 層與所述第二導電層之間的連接。
26.如權(quán)利要求24所述的方法，其中用于將所述cMUT陣列連接到外部的所述互連的第 二部分包括I/O襯墊以及所述cMUT陣列與該I/O襯墊之間的至少一個連接。
27.如權(quán)利要求24所述的方法，其中所述第二介電封裝基底中的第二圖案至少具有在 所述cMUT陣列上的第二開口，并且用于將所述cMUT陣列連接到外部的所述互連的第二部 分包括到所述第二開口的連接。
28.如權(quán)利要求1所述的方法，還包括提供輔助系統(tǒng)組件；以及鄰近所述cMUT陣列放置所述輔助系統(tǒng)組件，使得所述第一介電封裝基底層被引入到 所述輔助系統(tǒng)組件的第一面上，所述第一介電封裝替代層中的第一圖案至少具有在所述輔 助電子組件之上的第二開口，并且所述第一導電層在所述第一介電封裝基底層上被圖案 化，以提供用于通過所述cMUT陣列上的所述第一開口和所述輔助系統(tǒng)組件上的所述第二 開口將所述cMUT陣列連接到外部的互連的至少一部分。
29.如權(quán)利要求1所述的方法，還包括在所述第一導電層被引入到所述第一封裝基底層上之后，在所述第一導電層上制造額 外的電子組件，其中所述額外的電子組件是傳輸線、電容器、電感器、壓力傳感器、開關以及 IC芯片中的一個或其組合。
30.一種用于封裝微機械超聲換能器(cMUT)陣列的方法，所述方法包括提供多個cMUT陣列；在所述多個cMUT陣列的第一面上引入第一介電封裝基底層；在所述介電封裝基底層中形成多個第一圖案，每個第一圖案對應于所述多個cMUT陣 列中相應的一個，并且在所述相應的cMUT陣列之上具有相應的第一開口 ；以及引入在所述第一介電封裝基底層上被圖案化的第一導電層，以通過所述第一介電封裝 基底層中的多個第一圖案的第一開口連接到所述多個cMUT陣列，所述第一導電層包括多 個第一導電層圖案，所述多個第一導電層圖案每個對應于所述多個cMUT陣列中相應的一 個，并且每個至少提供用于通過所述相應的第一開口將所述相應的cMUT陣列連接到外部 的互連的一部分。
31.如權(quán)利要求30所述的方法，還包括提供具有多個cMUT陣列固定器的封裝支撐結(jié)構(gòu)；以及將所述多個cMUT陣列連接到所述多個cMUT陣列固定器中相應的一個。
32.如權(quán)利要求31所述的方法，其中每個cMUT陣列固定器包括在所述封裝支撐結(jié)構(gòu)中 形成的凹槽。
33.如權(quán)利要求31所述的方法，其中所述多個cMUT陣列每個具有能夠從所述cMUT陣 列背面接入的貫穿晶片互連，并且將所述多個cMUT陣列連接到所述cMUT陣列固定器包括 將每個cMUT陣列面向下放置到相應的cMUT陣列固定器上，同時所述cMUT陣列的背面面 朝所述封裝支撐結(jié)構(gòu)的頂面，以使得能夠從所述封裝支撐結(jié)構(gòu)的頂面接入所述貫穿晶片互 連。
34.如權(quán)利要求31所述的方法，其中所述封裝支撐結(jié)構(gòu)包括基礎支撐層，并且所述多 個cMUT陣列固定器每個都包括由補充支撐層形成的接納凹槽，所述補充支撐層被放置在 所述基礎支撐層的頂部表面上。
35.如權(quán)利要求31所述的方法，還包括在所述第一介電封裝基底層和所述第一導電層上引入第二介電封裝基底層；在所述第二介電封裝基底中形成多個第二圖案，每個第二圖案對應于所述多個cMUT 陣列中相應的一個；以及引入在所述第二介電封裝基底層上被圖案化的第二導電層，所述第二導電層具有多個 第二導電層圖案，所述多個第二導電層圖案每個對應于所述多個cMUT陣列中相應的一個，并且每個都至少提供用于將相應cMUT陣列連接到外部的互連的第二部分。
36.如權(quán)利要求35所述的方法，其中用于將相應的cMUT陣列連接到外部的所述互連的 每個第二部分包括以下中的至少一個所述相應的cMUT陣列與I/O襯墊之間的連接、所述 相應的cMUT陣列與另一個cMUT之間的連接、所述相應的cMUT陣列與另一個系統(tǒng)組件之間 的連接，以及所述第一導電層與所述第二導電層之間的連接。
37.如權(quán)利要求31所述的方法，還包括提供多個輔助系統(tǒng)組件；以及將每個輔助系統(tǒng)組件放置到所述多個cMUT陣列中相應的一個的鄰近處，使得所述第 一介電封裝基底層被引入到所述多個輔助系統(tǒng)組件的第一面上。
38.一種用于封裝微機械超聲換能器(cMUT)陣列的方法，所述方法包括提供cMUT陣列和輔助系統(tǒng)組件；在所述cMUT陣列和所述輔助系統(tǒng)組件的第一面上引入介電封裝基底層；在所述介電封裝基底層中形成圖案，所述圖案具有在所述cMUT陣列上的第一開口和 在所述輔助系統(tǒng)組件上的第二開口 ；以及引入在所述介電封裝基底層上被圖案化的導電層，以至少提供用于通過所述第一開口 和所述第二開口連接所述cMUT陣列和所述輔助系統(tǒng)組件的互連的一部分。
39.如權(quán)利要求38所述的方法，還包括提供具有cMUT陣列固定器和系統(tǒng)組件固定器的封裝支撐結(jié)構(gòu)；以及將所述cMUT陣列連接到所述cMUT陣列固定器，并且將所述輔助系統(tǒng)組件連接到所述 系統(tǒng)組件固定器。
全文摘要
用于封裝cMUT陣列的方法的實施方式，其允許在cMUT陣列一面上被引入的相同封裝基底上封裝多個cMUT陣列。該封裝基底是介電層，其上的開口被圖案化用于沉淀導電層以將cMUT陣列連接到與外部設備面接的I/O襯墊上。輔助系統(tǒng)組件可以與cMUT陣列封裝到一起。為了批量生產(chǎn)，多個cMUT陣列和可選擇的多個輔助系統(tǒng)組件通過更大的支撐結(jié)構(gòu)被固定在適當?shù)奈恢?。所述支撐結(jié)構(gòu)能夠使用廉價材料以任何尺寸制成。
文檔編號H02N1/00GK101874343SQ200880118678
公開日2010年10月27日 申請日期2008年12月3日 優(yōu)先權(quán)日2007年12月3日
發(fā)明者黃勇力 申請人:科隆科技公司