專(zhuān)利名稱：電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種從諸如電池之類(lèi)的DC電源向其輸入DC電壓、和從 其輸出受控DC電壓的電源，更具體地講，涉及電源中的軟啟動(dòng)技術(shù)。
背景技術(shù)：
諸如包括與負(fù)載串聯(lián)的電壓控制設(shè)備的串聯(lián)調(diào)節(jié)器系統(tǒng)和包括開(kāi)關(guān) 設(shè)備的開(kāi)關(guān)調(diào)節(jié)器系統(tǒng)之類(lèi)的電源轉(zhuǎn)換系統(tǒng)被用于電源。為了使電源向負(fù) 載提供穩(wěn)定的輸出DC電壓，兩種系統(tǒng)的共同之處在于檢測(cè)和反饋其輸出 DC電壓。在電源中，當(dāng)其輸出DC電壓低于目標(biāo)值時(shí)，其供電增加，而 當(dāng)輸出DC電壓高于目標(biāo)值時(shí)，其供電降低。為此，在電源啟動(dòng)時(shí)，在輸 出DC電壓達(dá)到目標(biāo)值期間，將供電增加到容量的極限。結(jié)果是，存在著 從電源的輸入DC電源產(chǎn)生涌入(inrush)電流的問(wèn)題。此外，由于以在 輸出DC電壓超過(guò)目標(biāo)值后降低供電的方式來(lái)配置電源，存在著產(chǎn)生向負(fù) 載提供超過(guò)目標(biāo)值的過(guò)量供電的尖頭信號(hào)(overshoot)的問(wèn)題。
在啟動(dòng)時(shí)使用限制供電的軟啟動(dòng)技術(shù)來(lái)抑制啟動(dòng)時(shí)產(chǎn)生的涌入電流。 圖11是顯示日本專(zhuān)利申請(qǐng)公開(kāi)No.2005—269838公開(kāi)的、具有軟啟動(dòng)功 能的傳統(tǒng)電源的配置電路圖。
參考圖11，諸如電池之類(lèi)的輸入DC電源201產(chǎn)生并輸出輸入DC電 壓Vi。被稱為降壓轉(zhuǎn)換器的電壓轉(zhuǎn)換部分包括幵關(guān)晶體管202， 二極管203， 電感器204和輸出電容器205。該電壓轉(zhuǎn)換部分將輸入DC電壓Vi轉(zhuǎn)換成 輸出DC電壓Vo，并將輸出DC電壓Vo從輸出電容器205提供給負(fù)載206。 基準(zhǔn)電壓源207產(chǎn)生基準(zhǔn)電壓，作為輸出DC電壓Vo的目標(biāo)。誤差放大 器208放大輸出DC電壓Vo與基準(zhǔn)電壓之間的差電壓，并輸出誤差信號(hào) Ve。比較器電路209將輸出DC電壓Vo與預(yù)定值進(jìn)行比較。該預(yù)定值被 設(shè)定為，例如，基準(zhǔn)電壓的95%。PWM (脈寬調(diào)制)電路產(chǎn)生并輸出驅(qū)動(dòng)脈沖信號(hào)，所述驅(qū)動(dòng)脈沖信
號(hào)的脈沖寬度基于輸入至此的誤差信號(hào)Ve。開(kāi)關(guān)晶體管202根據(jù)從PWM 電路210輸出的驅(qū)動(dòng)脈沖信號(hào)重復(fù)ON/OFF操作。由于開(kāi)關(guān)晶體管202重 復(fù)ON/OFF操作，使用二極管203對(duì)輸入DC電壓Vi進(jìn)行斬波和整流， 使用電感器204和輸出電容器205進(jìn)行平滑，從而將輸出DC電壓Vo提 供給負(fù)載206。當(dāng)開(kāi)關(guān)晶體管202的開(kāi)關(guān)周期中的ON時(shí)間的比值(下文 稱之為"占空比值")較大時(shí)，輸出DC電壓Vo變高。比較器電路209的 輸出被輸入到箝位電路2U。在輸出DC電壓Vo未達(dá)到預(yù)定值的時(shí)段期間， 箝位電路211抑制誤差信號(hào)Ve上升，從而將誤差信號(hào)Ve限制到預(yù)定值。
另外，參考圖ll，當(dāng)輸出DC電壓Vo低于基準(zhǔn)電壓時(shí)，誤差放大器 208產(chǎn)生的誤差信號(hào)Ve的電壓升高，而當(dāng)輸出DC電壓Vo高于基準(zhǔn)電壓 時(shí)，誤差放大器208產(chǎn)生的誤差信號(hào)Ve的電壓降低。在正常操作期間， 箝位電路211不工作，誤差放大器208產(chǎn)生的誤差信號(hào)Ve被直接輸入到 PWM電路210。從PWM電路210輸出的驅(qū)動(dòng)脈沖信號(hào)的脈沖寬度隨著誤 差信號(hào)Ve的升高而變大。換句話說(shuō)，當(dāng)輸出DC電壓Vo低于基準(zhǔn)電壓時(shí)， 誤差信號(hào)Ve的電壓升高，開(kāi)關(guān)晶體管202的占空比值變得更大，并且輸 出DC電壓Vo變得更高。相反，當(dāng)輸出DC電壓Vo高于基準(zhǔn)電壓時(shí)，誤 差信號(hào)Ve的電壓降低，開(kāi)關(guān)晶體管202的占空比值變小，輸出DC電壓 Vo變低。通過(guò)該反饋操作，控制輸出DC電壓Vo，以使其等于基準(zhǔn)電壓。
另一方面，在啟動(dòng)過(guò)程中，由于輸出DC電壓Vo未達(dá)到預(yù)定值(基 準(zhǔn)電壓的95%)，箝位電路211工作，以將輸入到PWM電路210的誤差 信號(hào)Ve的電壓限制到箝位電壓。實(shí)際上，由于將低于具有高電位的誤差 信號(hào)Ve的電壓的箝位電壓輸入到PWM電路210，開(kāi)關(guān)晶體管202的占空 比值變小，并且限制了供電。結(jié)果是，在傳統(tǒng)電源中防止了涌入電流的產(chǎn) 生。當(dāng)輸出DC電壓Vo達(dá)到電源中的預(yù)定值(基準(zhǔn)電壓的95%)時(shí)，釋 放對(duì)供電的限制，操作轉(zhuǎn)變到將輸出DC電壓Vo調(diào)整到基準(zhǔn)電壓的正常 操作。
然而，雖然在具有傳統(tǒng)軟啟動(dòng)功能并被如上所述配置的電源中能夠限 制涌入電流，當(dāng)輸出DC電壓Vo達(dá)到預(yù)設(shè)電壓之后釋放對(duì)供電的限制時(shí)， 在負(fù)載206較輕的情況下，在輸出DC電壓Vo中產(chǎn)生尖頭信號(hào)。為了解決該問(wèn)題，有一種在啟動(dòng)之后持續(xù)供電限制以限制涌入電流的方法。然而， 在用于抑制尖頭信號(hào)的供電限制等級(jí)低于用于限制涌入電流的供電的限 制等級(jí)的情況下，該方法存在著不能充分抑制尖頭信號(hào)的問(wèn)題。
本發(fā)明的一個(gè)方面是提供一種能夠確保執(zhí)行軟啟動(dòng)操作的電源，更具 體地講，提供一種具有軟啟動(dòng)功能的電源，即使在啟動(dòng)時(shí)設(shè)置負(fù)載較輕時(shí)， 也能夠升高輸出DC電壓，而不產(chǎn)生尖頭信號(hào)。

發(fā)明內(nèi)容
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明第一方面的電源，用于將輸入DC電
壓轉(zhuǎn)換成輸出DC電壓，并向負(fù)載供電，包括
誤差放大器，用于輸出與所述輸出DC電壓和所述輸出DC電壓的目標(biāo)
值之間的誤差相對(duì)應(yīng)的誤差信號(hào)，
控制部分，用于根據(jù)所述誤差信號(hào)調(diào)整向所述負(fù)載的供電，和 限幅電路，用于在啟動(dòng)過(guò)程中所述輸出DC電壓超過(guò)被設(shè)置為低于所
述目標(biāo)值的預(yù)定值之后，將所述誤差信號(hào)的電壓限制到預(yù)定電平達(dá)預(yù)定時(shí)間。
通過(guò)如上所述配置的電源，當(dāng)在啟動(dòng)時(shí)設(shè)置負(fù)載狀況較輕時(shí)，輸出DC 電壓能夠升高，而不產(chǎn)生尖頭信號(hào)。
根據(jù)本發(fā)明第二方面的電源可以被配置成使得根據(jù)第一方面的限幅 電路將誤差信號(hào)的電壓限制到第一預(yù)定電平，直到輸出DC電壓在啟動(dòng)過(guò) 程中達(dá)到被設(shè)置為低于目標(biāo)值的預(yù)定值，和在輸出DC電壓在啟動(dòng)過(guò)程中 超過(guò)被設(shè)置為低于目標(biāo)值的預(yù)定值之后，將誤差信號(hào)的電壓限制為第二預(yù) 定電平達(dá)預(yù)定時(shí)間。
根據(jù)本發(fā)明第三方面的電源可以被配置成使得根據(jù)第二方面的限幅 電路包括比較器電路，用于將所述輸出DC電壓與被設(shè)置為低于目標(biāo)值的 所述預(yù)定值進(jìn)行比較；第一箝位電路，用于根據(jù)所述比較器電路的輸出， 將所述誤差信號(hào)的電壓限制到第一預(yù)定電平，直到所述輸出DC電壓在啟 動(dòng)過(guò)程中達(dá)到被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值；和第二箝位電路， 用于在所述輸出DC電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所述目標(biāo)值的所 述預(yù)定值之后，根據(jù)所述比較器電路的輸出，將所述誤差信號(hào)的電壓限制
9到第二預(yù)定電平達(dá)預(yù)定時(shí)間。
根據(jù)本發(fā)明第四方面的電源可以被配置成使得根據(jù)第三方面的第二
箝位電路在啟動(dòng)時(shí)的輸出DC電壓超過(guò)被設(shè)置為低于目標(biāo)值的預(yù)定值之后，
根據(jù)比較器電路的輸出，將誤差信號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù)定時(shí)
間，和當(dāng)輸出DC電壓在啟動(dòng)過(guò)程中與目標(biāo)值之間的誤差變成基準(zhǔn)電壓或 更低時(shí)，釋放到第二預(yù)定電平的限制。
根據(jù)本發(fā)明第五方面的電源可以被配置成使得根據(jù)第二方面的限幅 電路包括第一比較器電路，用于將輸出DC電壓與被設(shè)置為低于目標(biāo)值的 第一值進(jìn)行比較；第二比較器電路，用于將輸出DC電壓與被設(shè)置為低于 目標(biāo)值且高于第一值的第二值進(jìn)行比較；第一箝位電路；用于根據(jù)第一比 較器電路的輸出，將誤差信號(hào)的輸出限制到第一預(yù)定電平，直到輸出DC 電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè)置為低于目標(biāo)值的第一值；和第二箝位電路， 用于在輸出DC電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于目標(biāo)值的第一值之后， 根據(jù)第一比較器電路的輸出，將誤差信號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù) 定時(shí)間，根據(jù)第二比較器電路的輸出釋放到第二預(yù)定電平的限制。
根據(jù)本發(fā)明第六方面的電源可以被配置成使得根據(jù)第一和第二方面 的預(yù)定時(shí)間被設(shè)置為在所述輸出DC電壓超過(guò)被設(shè)置為低于所述目標(biāo)值的 所述預(yù)定值之后和直到所述輸出DC電壓達(dá)到所述目標(biāo)值所經(jīng)過(guò)的時(shí)段。
根據(jù)本發(fā)明第七方面的電源可以被配置成使得根據(jù)第一至第五方面 的控制部分包括具有開(kāi)關(guān)，整流器和電感器的電壓轉(zhuǎn)換部分；和P麗電路， 用于根據(jù)誤差信號(hào)控制開(kāi)關(guān)0N/0FF。
根據(jù)本發(fā)明第八方面的電源可以被配置成使得根據(jù)第七方面的P麗電 路包括電流檢測(cè)器，用于檢測(cè)流過(guò)電壓轉(zhuǎn)換部分的電流；和定時(shí)設(shè)置電路， 用于根據(jù)電流檢測(cè)器的輸出和誤差信號(hào)，設(shè)置開(kāi)關(guān)的ON/OFF定時(shí)。
由于以剛好在輸出DC電壓達(dá)到目標(biāo)值之前限制供電的方式配置本發(fā) 明，能夠提供即使在輕負(fù)載下啟動(dòng)時(shí)也能夠確保抑制輸出尖頭信號(hào)的電 源。
雖然在所附權(quán)利要求中特別指出了本發(fā)明的新特征，從下面結(jié)合附圖 所做的詳細(xì)描述，將會(huì)更好地理解作為組織和內(nèi)容二者的本發(fā)明，以及本 發(fā)明的其它目的和特征。


圖1是顯示根據(jù)本發(fā)明第一實(shí)施例的電源配置的電路圖2A至2F是顯示根據(jù)第一實(shí)施例，在啟動(dòng)過(guò)程中電源操作的波形圖;
圖3是顯示根據(jù)本發(fā)明第二實(shí)施例的電源配置的電路圖4A至4F是顯示根據(jù)第二實(shí)施例，在啟動(dòng)過(guò)程中電源操作的波形圖5是顯示根據(jù)本發(fā)明第三實(shí)施例的電源配置的電路圖6A至6G是顯示根據(jù)第三實(shí)施例，在啟動(dòng)過(guò)程中電源操作的波形
圖7是顯示根據(jù)本發(fā)明第四實(shí)施例的電源配置的電路圖8是顯示根據(jù)第四實(shí)施例在電源中的電流檢測(cè)電路的配置的電路
圖9是顯示根據(jù)第四實(shí)施例在電源中的定時(shí)器電路的配置的電路圖； 圖IOA至IOG是顯示根據(jù)第四實(shí)施例，在啟動(dòng)過(guò)程中電源操作的波 形圖11是顯示傳統(tǒng)電源配置的電路圖。
應(yīng)該認(rèn)識(shí)到， 一些或所有附圖只是為了圖示的目的而示意性地表示， 而不必描繪實(shí)際的相對(duì)尺寸或所示元件的位置。
具體實(shí)施例方式
下面參照附圖描述根據(jù)本發(fā)明的電源的優(yōu)選實(shí)施例。
第一實(shí)施例
下面參考圖1和2描述根據(jù)本發(fā)明第一實(shí)施例的電源。圖1是顯示根 據(jù)本發(fā)明第一實(shí)施例的電源配置的電路圖。圖2A至2F是顯示在圖1所示 的電源啟動(dòng)過(guò)程中，各部分的操作的波形圖。
參考圖1，諸如電池之類(lèi)的輸入DC電源1產(chǎn)生并輸出輸入DC電壓 Vi。被稱為降壓轉(zhuǎn)換器的電壓轉(zhuǎn)換部分包括開(kāi)關(guān)晶體管2， 二極管3，電 感器4和輸出電容器5。該電壓轉(zhuǎn)換部分將輸入DC電壓Vi轉(zhuǎn)換成輸出 DC電壓Vo，并將輸出DC電壓Vo從輸出電容器5提供給負(fù)載6。基準(zhǔn)電 壓源7產(chǎn)生作為輸出DC電壓Vo的目標(biāo)的基準(zhǔn)電壓。誤差放大器8放大輸出DC電壓Vo與基準(zhǔn)電壓之間的差電壓，輸出誤差信號(hào)Ve。比較器電 路9包括比較器90和兩個(gè)電阻器91和92，比較器90將輸出DC電壓Vo 與預(yù)定值比較。通過(guò)使用電阻器91和92對(duì)基準(zhǔn)電壓分壓獲得使用比較器 90比較的預(yù)定值。預(yù)定值被設(shè)置在基準(zhǔn)值的例如95%。誤差信號(hào)Ve被輸 入到PWM電路10， PWM電路10根據(jù)輸入至此的誤差信號(hào)Ve，輸出具 有脈沖寬度的驅(qū)動(dòng)脈沖信號(hào)Vg。開(kāi)關(guān)晶體管2根據(jù)從PWM電路10輸出 的驅(qū)動(dòng)脈沖信號(hào)Vg重復(fù)ON/OFF操作。由于開(kāi)關(guān)晶體管2重復(fù)ON/OFF 操作，使用二極管3對(duì)輸入DC電壓Vi進(jìn)行斬波和整流，并使用電感器4 和輸出電容器5平滑，從而將輸出DC電壓Vo提供給負(fù)載6。當(dāng)開(kāi)關(guān)晶體 管2的開(kāi)關(guān)周期中的ON時(shí)間的比值(下文稱之為"占空比")較大時(shí)， 輸出DC電壓Vo變高。在根據(jù)第一實(shí)施例的電源中。包括開(kāi)關(guān)晶體管2， 二極管3，電感器4和輸出電容器5，以及PWM電路10的降壓轉(zhuǎn)換器構(gòu) 成控制部分。
作為限幅電路的第一箝位電路11包括使用比較器電路9的輸出信號(hào) 驅(qū)動(dòng)的晶體管110，電阻器lll，向電阻器111提供恒定電流的恒定電流源 112，和使用在電阻器111與恒定電流源112的連接點(diǎn)產(chǎn)生的電壓驅(qū)動(dòng)的 晶體管113。當(dāng)晶體管110為ON時(shí)，把在晶體管110的源-柵極電壓Vt 與在電阻器111兩端產(chǎn)生的恒定電壓Vr的相加電壓(Vt+Vr)施加到晶體 管113的柵極，并且晶體管113導(dǎo)通。另一方面，當(dāng)晶體管111為OFF時(shí)， 將輸入電壓Vi施加到晶體管113的柵極，晶體管113截止。
作為限幅電路的第二箝位電路12包括集成電路，該集成電路包括用 于對(duì)比較器電路9的輸出信號(hào)積分的電阻器120和電容器121，對(duì)電容器 121的輸出反相的反相器122，用于輸出反相器122的輸出信號(hào)和比較器 電路9的輸出信號(hào)的與非運(yùn)算的NAND(與非)電路123，和使用NAND電 路123的輸出驅(qū)動(dòng)的晶體管124。
接下來(lái)，描述根據(jù)如上所述配置的第一實(shí)施例的電源的操作。首先， 描述正常操作期間根據(jù)第一實(shí)施例的電源的操作。
參考圖1，當(dāng)輸出DC電壓Vo低于基準(zhǔn)電壓時(shí)，由誤差放大器8產(chǎn)生 的誤差信號(hào)Ve的電壓升高，而當(dāng)輸出DC電壓Vo高于基準(zhǔn)電壓時(shí)，誤差 信號(hào)Ve的電壓降低。在正常操作期間，第一箝位電路11和第二箝位電路12不工作，由誤差放大器8產(chǎn)生的誤差信號(hào)Ve直接輸入到PWM電路10， 如后面所述。從PWM電路IO輸出的驅(qū)動(dòng)脈沖信號(hào)Vg的脈沖寬度隨著誤 差信號(hào)Ve的電壓升高而變大。換句話說(shuō)，當(dāng)輸出DC電壓Vo低于基準(zhǔn)電 壓時(shí)，誤差信號(hào)Ve的電壓升高，開(kāi)關(guān)晶體管2的占空比變得更大，輸出 DC電壓Vo變得更高。
相反，當(dāng)輸出DC電壓Vo高于基準(zhǔn)電壓時(shí)，誤差信號(hào)Ve的電壓降低， 開(kāi)關(guān)晶體管2的占空比變得更小，輸出DC電壓Vo變得更低。通過(guò)該反 饋操作，控制輸出DC電壓Vo以使其變得等于基準(zhǔn)電壓。在第一箝位電 路ll中，使用輸入至此的比較器電路9的H電平(高電平)輸出信號(hào)使 晶體管IIO截止，由此也使晶體管13截止。此外，在第二箝位電路12中， 使用輸入至此的比較器電路9的H電平輸出信號(hào)對(duì)電容器121充電，反相 器122輸出L電平(低電平)信號(hào)。結(jié)果是，NAND電路123輸出H電 平信號(hào)，并且晶體管124截止。
下面參考圖2A至2F描述電源在啟動(dòng)過(guò)程中的操作。圖2A至2F是 顯示圖1所示的電源的各個(gè)部分在啟動(dòng)過(guò)程中的操作波形圖。
圖2A示出了輸出DC電壓Vo的波形，圖2B示出了比較器電路9的 輸出信號(hào)V9的波形，圖2C示出了第二箝位電路12的電容器121的電壓 波形，即，反相器122的輸入信號(hào)V121。另外，圖2D示出了第二箝位電 路12的反相器122的輸出信號(hào)V122的波形，圖2E示出了誤差信號(hào)Ve 的波形，圖2F示出了驅(qū)動(dòng)脈沖信號(hào)Vg，即用于驅(qū)動(dòng)開(kāi)關(guān)晶體管2的PWM 電路的輸出的波形。
首先，在輸出DC電壓Vo未達(dá)小于目標(biāo)值的預(yù)定值(基準(zhǔn)電壓的95 %)的啟動(dòng)過(guò)程，比較器電路9的輸出信號(hào)V9為L(zhǎng)電平，輸入到PWM 電路10的誤差信號(hào)Ve的電壓被限制在第一箝位電路11的晶體管110的 源-柵極電壓Vt、電阻器11兩端的電壓Vr和晶體管113的源-柵極電壓Vt 的相加電壓(2Vt+Vr)。實(shí)際上，由于升高到高電位的誤差信號(hào)Ve的電壓 被限制到第一箝位電壓(2Vt+Vr)，并被輸入到PWM電路10，開(kāi)關(guān)晶體 管2的占空比變小，限制了供電。結(jié)果是，根據(jù)第一實(shí)施例的電源能夠防 止涌入電流的產(chǎn)生。在該時(shí)段期間，在第二箝位電路12中，NAND電路 123借助輸入至此的比較器電路9的L電平輸出信號(hào)來(lái)輸出H電平信號(hào)，晶體管124截止。由于電容器121放電到L電平，反相器122的輸出信號(hào) V122為H電平。
當(dāng)在圖2A至2F中的時(shí)間tl，輸出DC電壓Vo達(dá)到預(yù)定值(基準(zhǔn)電 壓的95。/0時(shí)，比較器電路9的輸出電壓V9為H電平，釋放使用第一箝 位電路ll的箝位限制，在第二箝位電路12中，由于反相器122的輸出信 號(hào)V122為H電平，并且比較器電路9的輸出信號(hào)變?yōu)镠電平，NAND電 路123的輸出變?yōu)長(zhǎng)電平。結(jié)果是，晶體管124導(dǎo)通，誤差信號(hào)Ve的電 壓被限制到晶體管124的源-柵極電壓Vt。由于誤差信號(hào)Ve被輸入到PWM 電路10，開(kāi)關(guān)晶體管2的占空比變得更小，進(jìn)一步抑制了輸出DC電壓 Vo的升高速度，并且防止產(chǎn)生尖頭信號(hào)，其中誤差信號(hào)Ve的電壓被限制 到第二箝位電壓(Vt)，而不是如上所述的第一箝位電壓(2Vt+Vr)。該限 制持續(xù)，直到電容器121的充電經(jīng)由電阻器120繼續(xù)進(jìn)行，并且反相器122 的輸出反相到L電平。在圖2A至2F中的時(shí)間t2，反相器122的輸入信 號(hào)V121升高到輸出信號(hào)V122從H電平切換到L電平的閾值之上，并且 反相器122的輸出信號(hào)V122變?yōu)長(zhǎng)電平。因此，NAND電路123的輸出 變?yōu)镠電平，并且晶體管124截止。當(dāng)晶體管124截止時(shí)，釋放使用誤差 信號(hào)Ve進(jìn)行的限制，該操作轉(zhuǎn)變到將輸出DC電壓Va控制到基準(zhǔn)電壓的 正常操作，在限幅過(guò)程中誤差信號(hào)Ve的電壓被限制到第二箝位電壓(Vt)。
如上所述，在根據(jù)第一實(shí)施例的電源中，在輸出DC電壓Vo未達(dá)到 低于目標(biāo)值的預(yù)定值的輕負(fù)載啟動(dòng)過(guò)程中，誤差信號(hào)Ve的電壓被限制到 第一箝位電壓(2Vt+Vr)，并限制供電，由此防止涌入電流。此外，對(duì)于 輸出DC電壓Vo已達(dá)到預(yù)定值之后的預(yù)定時(shí)段，誤差信號(hào)Ve的電壓被限 制到第二箝位電壓(Vt)，并進(jìn)一步抑制了輸出DC電壓Vo的升高速度。 結(jié)果是，可靠地防止尖頭信號(hào)的產(chǎn)生。
第二實(shí)施例
下面參考附圖3和4描述根據(jù)本發(fā)明第二實(shí)施例的電源。圖3是顯示 根據(jù)本發(fā)明第二實(shí)施例的電源配置的電路圖。圖4A至4F是顯示在圖3 所示的電源啟動(dòng)時(shí)，各部分的操作的波形圖。在根據(jù)圖4A至4F所示的第 二實(shí)施例的電源中，與上述根據(jù)第一實(shí)施例的電源的部件具有相同功能和配置的部件由相同參考數(shù)字表示，在此省略對(duì)其的描述。根據(jù)第二實(shí)施例 的電源與根據(jù)第一實(shí)施例的電源的區(qū)別在于電阻器80連接到誤差放大器
8的輸出端，誤差放大器8的輸出(Ve)經(jīng)由電阻器80輸入到PWM電路 10，作為輸入(Ve2)，以及作為限幅電路的第二箝位電路12a的配置與第 二箝位電路12的配置不同。根據(jù)第二實(shí)施例的電源的第二箝位電路12a 由數(shù)字12a指定，以便區(qū)別于根據(jù)圖1所示第一實(shí)施例的第二箝位電路12。
如圖3所示，第二箝位電路12a包括NAND電路123，晶體管124， 電壓源125和比較器126。 NAND電路123和晶體管1.24的配置與圖1所 示第二箝位電路12的NAND電路123和晶體管124的相同。比較器126 把從誤差放大器8輸出的第一誤差信號(hào)Ve的電壓與電壓饋送125的電壓 V125進(jìn)行比較。將電壓饋送125的電壓V125設(shè)置在比晶體管124的源-柵極電壓Vt略高的電平。
由于在正常操作時(shí)間期間，根據(jù)如上所述配置的第二實(shí)施例的電源的 操作與根據(jù)上述第一實(shí)施例的電源的配置類(lèi)似，在此省略對(duì)其的描述。
下面參考圖4A至4F描述在啟動(dòng)過(guò)程中根據(jù)第二實(shí)施例的電源的操 作。圖4A至4F是顯示在根據(jù)圖4A至4F所示的第二實(shí)施例的電源的各 個(gè)部分在啟動(dòng)時(shí)的操作波形圖。
圖4A示出了輸出DC電壓Vo的波形，圖4B示出了比較器電路9的 輸出信號(hào)V9的波形，圖4C示出了第一誤差信號(hào)Ve的波形，圖4D示出 比較器126的輸出信號(hào)V126的波形，圖4E示出了輸入到PWM電路10 的第二誤差信號(hào)Ve2的波形，圖4F示出了驅(qū)動(dòng)脈沖信號(hào)Vg，即用于驅(qū)動(dòng) 開(kāi)關(guān)晶體管2的PWM電路的輸出的波形。 '
首先，在輸出DC電壓Vo未達(dá)到預(yù)定值(基準(zhǔn)電壓的95%)的啟動(dòng) 過(guò)程，由誤差放大器8產(chǎn)生的第一誤差信號(hào)Ve具有高電位。然而，比較 器電路9的輸出信號(hào)V9為L(zhǎng)電平，輸入到PWM電路10的第二誤差信號(hào) Ve的電壓被限幅在第一箝位電路11的晶體管110的源-柵極電壓Vt、電阻 器11兩端的電壓Vr和晶體管113的源-柵極電壓Vt的相加電壓(2Vt+Vr)。 因此，開(kāi)關(guān)晶體管2的占空比變小，并且限制供電。結(jié)果是，在根據(jù)第二 實(shí)施例的電源中能夠防止涌入電流的產(chǎn)生。在該時(shí)段期間，在第二箝位電 路12a中，由于第一誤差信號(hào)Ve的電壓比電壓饋送125的電壓V125高，比較器電路126的輸出信號(hào)V126為H電平。此外，由于比較器電路9的 輸出信號(hào)V9為L(zhǎng)電平，NAND電路123輸出H電平信號(hào)，晶體管124截 止。
當(dāng)在圖4A至4F中的時(shí)間tl，輸出DC電壓Vo達(dá)到預(yù)定值(基準(zhǔn)電 壓的95%)時(shí)，比較器電路9的輸出電壓V9為H電平，使用第一箝位電 路11釋放箝位限幅。與此同時(shí)，在第二箝位電路12a中，由于比較器126 輸出H電平信號(hào)，并且比較器電路9的輸出信號(hào)V9變?yōu)镠電平，NAND 電路123的輸出變?yōu)長(zhǎng)電平。結(jié)果是，晶體管124導(dǎo)通，第二誤差信號(hào) Ve2的電壓被限幅到晶體管124的源-柵極電壓Vt。由于第二誤差信號(hào)Ve 被輸入到PWM電路IO，開(kāi)關(guān)晶體管2的占空比變得更小，其中第二誤差 信號(hào)Ve的電壓被限制到第二箝位電壓(Vt)，而不是如上所述的第一箝位 電壓(2Vt+Vr)。結(jié)果是，抑制了根據(jù)第二實(shí)施例的電源的輸出DC電壓 Vo的升高速度，并且防止產(chǎn)生尖頭信號(hào)。輸出DC電壓Vo馬上達(dá)到基準(zhǔn) 電壓源7的基準(zhǔn)電壓，即目標(biāo)值，并且第一誤差信號(hào)Ve的電壓降低。由 于其前提是負(fù)載在啟動(dòng)過(guò)程較輕，第一誤差信號(hào)Ve的電壓降低到比電壓 饋送125的電壓V125低的電平。當(dāng)?shù)谝徽`差信號(hào)Ve的電壓降低到比在圖 4A至4F中的時(shí)間t2的電壓饋送125的電壓V125低的電平時(shí)，比較器126 的輸出信號(hào)V126反相為L(zhǎng)電平。結(jié)果是，NAND電路123的輸出變?yōu)镠 電平，并且晶體管124截止，由此釋放第二誤差信號(hào)Ve2的電壓被限制到 第二箝位電壓(Vt)的限制狀態(tài)。然后，在根據(jù)第二實(shí)施例的電源中，該 操作轉(zhuǎn)變到將輸出DC電壓Vo控制到基準(zhǔn)電壓的正常操作。
如上所述，在根據(jù)第二實(shí)施例的電源中，設(shè)置電阻器80以使來(lái)自誤 差放大器8的輸出電平(Ve)從輸入電平(Ve2)分開(kāi)到PWM電路10。 此外，依據(jù)來(lái)自誤差放大器8的輸出電平(Ve)做出關(guān)于輸出DC電壓Vo 是否已經(jīng)達(dá)到目標(biāo)值的判斷，由此能夠使用第二箝位電壓設(shè)置限幅時(shí)段。 由于第一箝位電路11和第二箝位電路12在正常操作時(shí)間期間不執(zhí)行箝位 操作，來(lái)自誤差放大器8的輸出電平等于到PWM電路10的輸入電平。
如上所述，在根據(jù)第二實(shí)施例的電源中，在輸出DC電壓Vo未達(dá)到 低于目標(biāo)值的預(yù)定值的輕負(fù)載啟動(dòng)過(guò)程中，第二誤差信號(hào)Ve2的電壓被限 制到第一箝位電壓(2Vt+Vr)，并限制供電，由此防止涌入電流的產(chǎn)生。此外，對(duì)于輸出DC電壓VO己達(dá)到預(yù)定值之后的預(yù)定時(shí)段，第二誤差信
號(hào)Ve2的電壓被限制到第二箝位電壓(Vt)，并進(jìn)一步抑制了輸出DC電 壓Vo的升高速度。結(jié)果是，可靠地防止尖頭信號(hào)的產(chǎn)生。
第三實(shí)施例
下面參考附圖5和6描述根據(jù)本發(fā)明第三實(shí)施例的電源。圖5是顯示 根據(jù)本發(fā)明第三實(shí)施例的電源配置的電路圖。圖6A至6G是顯示在圖5 所示的電源啟動(dòng)時(shí)，各部分的操作的波形圖。在根據(jù)第三實(shí)施例的電源中， 與上述根據(jù)第一和第二實(shí)施例的電源的部件具有相伺功能和配置的部件 由相同參考數(shù)字表示，在此省略對(duì)其的描述。根據(jù)第三實(shí)施例的電源與根 據(jù)第一實(shí)施例的電源的區(qū)別在于附加設(shè)置了第二比較器電路9a。在根據(jù)第 三實(shí)施例的電源中，第二比較器電路9a的輸出被輸入到第二箝位電路12a 的比較器126的非反相輸入端。
根據(jù)第三實(shí)施例的電源設(shè)置有第一比較器電路9，和第二比較器電路 9a。第一比較器電路9的輸出信號(hào)輸入到第一箝位電路11和第二箝位電 路12a。第二比較器電路9a的輸出信號(hào)輸入到第二箝位電路12a。根據(jù)第 三實(shí)施例的第一比較器電路9的配置與根據(jù)第一實(shí)施例的比較器電路9的 配置大致相同。第一比較器電路9設(shè)置有比較器90和兩個(gè)電阻器91和92， 比較器90將輸出DC電壓Vo與第一預(yù)定值比較。由比較器90比較的第 一預(yù)定值是通過(guò)使用電阻器91和92對(duì)基準(zhǔn)電壓分壓形成的。例如，第一 預(yù)定值形成為基準(zhǔn)電壓的95%。根據(jù)第三實(shí)施例的電源中的第二比較器電 路9a設(shè)置有比較器90a和兩個(gè)電阻器91a和92a，比較器90a將輸出DC 電壓Vo與第二預(yù)定值比較。由比較器90a比較的第二預(yù)定值是通過(guò)使用 電阻器91a和92a對(duì)基準(zhǔn)電壓分壓形成的。例如，第二預(yù)定值形成為基準(zhǔn) 電壓的99%。
由于根據(jù)如上所述配置的第三實(shí)施例的電源在正常操作時(shí)間期間的 操作與根據(jù)上述第一實(shí)施例的電源的操作相同，在此省略對(duì)其的描述。
下面參考參考圖6A至6G描述在啟動(dòng)過(guò)程中根據(jù)第三實(shí)施例的電源 的操作。圖6A至6G是顯示在根據(jù)圖6A至6G所示的第三實(shí)施例的電源 的各個(gè)部分在啟動(dòng)時(shí)的操作波形圖。圖6A示出了輸出DC電壓Vo的波形，圖6B示出了第一比較器電路 9的輸出信號(hào)V9的波形，圖6C第二比較器電路9a的輸出信號(hào)V9a的波 形，圖6D示出了從誤差放大器8輸出的第一誤差信號(hào)Ve的波形，圖6E 示出比較器126的輸出信號(hào)V126的波形，圖6F示出了輸入到PWM電路 10的第二誤差信號(hào)Ve2的波形，圖6G示出了驅(qū)動(dòng)脈沖信號(hào)Vg，即用于 驅(qū)動(dòng)開(kāi)關(guān)晶體管2的PWM電路10的輸出的波形。
首先，在輸出DC電壓Vo未達(dá)到第一預(yù)定值(基準(zhǔn)電壓的95%)的 啟動(dòng)過(guò)程，由誤差放大器8產(chǎn)生的第一誤差信號(hào)Ve具有高電位。第一比 較器電路9的輸出信號(hào)V9為L(zhǎng)電平。因此，輸入到PWM電路10的第二 誤差信號(hào)Ve的電壓被限制在第一箝位電路11的晶體管110的源-柵極電壓 Vt、電阻器111兩端的電壓Vr和晶體管113的源一柵極電壓Vt的相加電 壓(2Vt+Vr)。因此，開(kāi)關(guān)晶體管2的占空比變小，并且限制供電。結(jié)果 是，在根據(jù)第三實(shí)施例的電源中能夠防止涌入電流的產(chǎn)生。在該時(shí)段期間， 在第二箝位電路12a中，由于輸出DC電壓Vo低于第二預(yù)定值(基準(zhǔn)電 壓的99%)，第二比較器電路9a的輸出信號(hào)V9a為H電平，第一比較器 電路9的輸出信號(hào)V9為L(zhǎng)電平，NAND電路123輸出H電平信號(hào)。因此， 晶體管124截止。
當(dāng)在圖6A至6G中的時(shí)間tl ，輸出DC電壓Vo達(dá)到低于目標(biāo)值的預(yù) 定值(基準(zhǔn)電壓的95%)時(shí)，第一比較器電路9的輸出信號(hào)V9為變H電
平，釋放使用第一箝位電路11進(jìn)行的箝位限制。與此同時(shí)，在第二箝位 電路12a中，由于比較器126輸出H電平信號(hào)，并且第一比較器電路9的 輸出信號(hào)V9變?yōu)镠電平，NAND電路123的輸出變?yōu)長(zhǎng)電平。結(jié)果是， 晶體管124導(dǎo)通，第二誤差信號(hào)Ve2的電壓被限幅到晶體管124的源-柵 極電壓Vt。其電壓被限制到第二箝位電壓(Vt)而不是如上所述的第一箝 位電壓(2Vt+Vr)的第二誤差信號(hào)Ve2輸入到PWM電路10。為此，開(kāi)關(guān) 晶體管2的占空比進(jìn)一步變小，進(jìn)一步抑制了輸出DC電壓Vo的升高速 度。結(jié)果是，防止產(chǎn)生尖頭信號(hào)。輸出DC電壓Vo進(jìn)一步升高到第二預(yù) 定值(基準(zhǔn)電壓的99%)。當(dāng)輸出DC電壓Vo在圖6A至6G中的時(shí)間t2 升高到第二預(yù)定值(基準(zhǔn)電壓的99%)以上時(shí)，比較器126的輸出信號(hào) V126反相到L電平。因此，NAND電路123的輸出變?yōu)镠電平，并且晶體管124截止。結(jié)果是，由此釋放第二誤差信號(hào)Ve2的電壓被限制到第二 箝位電壓(Vt)的限幅狀態(tài)，并且該操作轉(zhuǎn)移到將輸出DC電壓Vo控制 到基準(zhǔn)電壓的正常操作。
如上所述，在根據(jù)第三實(shí)施例的電源中，提供第二比較器電路9a，并 對(duì)輸出DC電壓Vo是否已達(dá)到該目標(biāo)值進(jìn)行判斷，從而能夠使用第二箝 位電壓設(shè)置限幅時(shí)段。由于第一箝位電路11和第二箝位電路12在正常操 作時(shí)間期間不執(zhí)行箝位操作，來(lái)自誤差放大器8的輸出電平(Ve)等于到 PWM電路10的輸入電平(Ve)。
第四實(shí)施例
下面參考附圖7至10描述根據(jù)本發(fā)明第四實(shí)施例的電源。圖7是顯
示根據(jù)本發(fā)明第四實(shí)施例的電源的配置的電路圖。圖8和9是顯示根據(jù)第
四實(shí)施例的電源中的電流檢測(cè)電路的實(shí)例和定時(shí)器電路的實(shí)例的電路圖。
圖10A至10G是顯示在圖7所示的電源啟動(dòng)時(shí)，各部分的操作的波形圖。
在根據(jù)第四實(shí)施例的電源中，與上述根據(jù)第一至第三實(shí)施例的電源的部件
具有相同功能和配置的部件由相同參考數(shù)字表示，在此省略對(duì)其的描述。 根據(jù)第四實(shí)施例的電源與根據(jù)第一實(shí)施例的電源的區(qū)別在于提供并配置
了電流檢測(cè)電路13，比較器14，脈沖形成電路15， RS鎖存電路16和定
時(shí)器電路17，以便設(shè)置開(kāi)關(guān)晶體管2的工作時(shí)序，并根據(jù)該工作時(shí)序驅(qū)動(dòng)
晶體管。在根據(jù)第四實(shí)施例的電源中，配置包括比較器14、脈沖形成電路
15、 RS鎖存電路16和定時(shí)器電路17的時(shí)序設(shè)置電路，以便設(shè)置開(kāi)關(guān)晶
體管2的工作時(shí)序。
根據(jù)本發(fā)明第一至第三實(shí)施例的電源采用電壓模式控制，其中使用通
過(guò)將輸出DC電壓Vo與基準(zhǔn)電壓比較獲得的誤差信號(hào)Ve來(lái)改變開(kāi)關(guān)晶體
管2的占空比，以便控制輸出DC電壓Vo使其變得等于基準(zhǔn)電壓。另一
方面，根據(jù)第四實(shí)施例的電源采用電流模式控制，其中將通過(guò)把輸出DC
電壓Vo與基準(zhǔn)電壓比較而獲得的誤差信號(hào)Ve與和流過(guò)電感器4的電流成
比例的電壓V13比較，并調(diào)整流過(guò)電感器4的電流，以便控制輸出DC電
壓Vo使其變得等于基準(zhǔn)電壓。在第四實(shí)施例中，用流過(guò)二極管3的電流
替代流過(guò)電感器4的電流。在根據(jù)第四實(shí)施例的電源中，當(dāng)輸出DC電壓Vo低于基準(zhǔn)電壓時(shí)，
由誤差放大器8產(chǎn)生的第一誤差信號(hào)Ve的電壓升高，當(dāng)輸出DC電壓Vo 高于基準(zhǔn)電壓時(shí)，第一誤差信號(hào)Ve的電壓降低。在正常工作期間，第一 箝位電路11和第二箝位電路12不工作，由誤差放大器8產(chǎn)生的第一誤差 信號(hào)Ve經(jīng)電阻器輸入到比較器14。
如圖8所示，例如，電流檢測(cè)電路13包括電阻器131， 132和138， 晶體管133，構(gòu)成電流鏡像電路的晶體管134和137，恒定電流源136，和 二極管135，其正向電壓等于晶體管133的基極-射極電壓。電流檢測(cè)電路 13使用連接在二極管3的陽(yáng)極和地之間的電阻器131來(lái)檢測(cè)流過(guò)二極管3 的電流，即在開(kāi)關(guān)晶體管2截止時(shí)流過(guò)電感器4的電流，然后將電流轉(zhuǎn)換 成電壓，并輸出該電壓。電流檢測(cè)電路13的輸出和經(jīng)電阻器80從誤差放 大器8得到的輸出(第二誤差信號(hào)Ve2)輸入到比較器14。當(dāng)電流檢測(cè)電 路13的輸出電平變?yōu)榈陀趶恼`差放大器8得到的輸出電平(Ve2)時(shí)，比 較器14輸出H電平信號(hào)。脈沖形成電路15包括集成電路，將比較器14 的H電平信號(hào)形成為脈沖信號(hào)，并輸出該脈沖信號(hào)，集成電路包括電阻器 150和電容器151，用于集成比較器14、反相器152和AND電路153的 輸出信號(hào)。
如圖9所示，例如，定時(shí)器電路17包括反相器172，晶體管171和 173,恒定電流源174，電容器175，電壓源176和比較器177。在定時(shí)器 電路17中，當(dāng)H電平信號(hào)輸入到反相器172時(shí)，晶體管171導(dǎo)通，電容 器175開(kāi)始以恒定電流充電，電容器175的電壓升高。當(dāng)電容器175的電 壓變得高于電壓源176的電壓時(shí)，比較器177輸出H電平信號(hào)。
當(dāng)從脈沖形成電路15輸入H電平信號(hào)，以設(shè)置RS鎖存電路16的(S) 端時(shí)，RS鎖存電路16輸出H電平信號(hào)。當(dāng)H電平信號(hào)輸入到定時(shí)器電 路17時(shí)，在經(jīng)過(guò)由電容器175的容量、來(lái)自恒定電流源174的恒定電流 和電壓源176的電壓確定的預(yù)定時(shí)間之后，定時(shí)器電路17輸出H電平信 號(hào)。
當(dāng)定時(shí)器電路17的H電平信號(hào)輸入RS鎖存電路16的復(fù)位(R)端 時(shí)，RS鎖存電路16輸出L電平信號(hào)。換言之，使用脈沖形成電路15、 RS鎖存電路16和定時(shí)器電路17以預(yù)定時(shí)間設(shè)置開(kāi)關(guān)晶體管2的導(dǎo)通時(shí)
20段。
下面描述根據(jù)如上所述配置的第四實(shí)施例的電源的操作。 首先，描述在正常工作期間根據(jù)第四實(shí)施例的電源的操作。 在根據(jù)第四實(shí)施例的電源中，當(dāng)輸出DC電壓Vo低于基準(zhǔn)電壓時(shí)，
由誤差放大器8產(chǎn)生的第一誤差信號(hào)Ve的電壓升高，而當(dāng)輸出DC電壓 Vo高于基準(zhǔn)電壓時(shí)，第一誤差信號(hào)Ve的電壓降低。此外，電流檢測(cè)電路 13的輸出與流過(guò)電感器4的電流成比例地升高和降低。因此，當(dāng)經(jīng)由電阻 器80從第一誤差信號(hào)Ve得到的第二誤差信號(hào)Ve2具有高電位時(shí)，比較器 14輸出H電平信號(hào)，同時(shí)大量電流流過(guò)電感器4。另一方面，當(dāng)?shù)诙`差 信號(hào)Ve2具有低電位時(shí)，比較器14輸出H電平信號(hào)，同時(shí)少量電流流過(guò) 電感器4。當(dāng)比較器14輸出H電平信號(hào)時(shí)，開(kāi)關(guān)晶體管2導(dǎo)通，從而增 加流過(guò)電感器4的電流。結(jié)果是，流過(guò)電感器4的電流量與第一誤差信號(hào) Ve的電位成比例。換言之，當(dāng)輸出DC電壓Vo低于基準(zhǔn)電壓時(shí)，第一誤 差信號(hào)Ve的電壓升高，流過(guò)電感器4的電流變大，輸出DC電壓Vo變高。 相反，當(dāng)輸出DC電壓Vo高于基準(zhǔn)電壓時(shí)，第一誤差信號(hào)Ve的電壓降低， 流過(guò)電感器4的電流變小，輸出DC電壓Vo變低。該反饋操作控制了輸 出DC電壓Vo，以使其變得等于基準(zhǔn)電壓。
在正常工作期間，在第一箝位電路11中，使用輸入至此的比較器電 路9的H電平信號(hào)使第一箝位電路11的晶體管110截止。另外，在第二 箝位電路12a中，由于第一誤差信號(hào)Ve的電壓低于電壓源125的電壓 V125,比較器126的輸出信號(hào)為L(zhǎng)電平。此外，由于比較器電路9的輸出 為H電平信號(hào)，NAND電路123輸出H電平信號(hào)，晶體管124截止。
下面參考圖10A至10G描述在啟動(dòng)過(guò)程中電源的操作。圖10A至10G 是顯示在根據(jù)圖7所示的電源的各個(gè)部分在啟動(dòng)時(shí)的操作波形圖。
圖10A示出了輸出DC電壓Vo的波形，圖10B示出了比較器電路9 的輸出信號(hào)V9的波形，圖10C示出了第一誤差信號(hào)Ve的波形，圖10D 示出比較器126的輸出信號(hào)V126的波形，圖10E示出了輸入到比較器14 的第二誤差信號(hào)Ve2的波形，圖10F示出了電流檢測(cè)電路13的輸出信號(hào) V13的波形，圖10G示出了從RS鎖存電路16輸出的、用于驅(qū)動(dòng)開(kāi)關(guān)晶 體管2的驅(qū)動(dòng)脈沖信號(hào)Vg的波形。在輸出DC電壓Vo未達(dá)到預(yù)定值(基準(zhǔn)電壓的95%)的啟動(dòng)過(guò)程中， 由誤差放大器8產(chǎn)生的第一誤差信號(hào)Ve具有高電位，比較器電路9的輸 出信號(hào)V9為L(zhǎng)電平。因此，輸入到比較器14的第二誤差信號(hào)Ve的電壓 被限制在第一箝位電路11的晶體管110的源-柵極電壓Vt、電阻器111兩 端的電壓Vr和晶體管113的源-柵極電壓Vt的相加電壓(2Vt+Vr)。因此， 電感器4的電流被限制。結(jié)果是，在根據(jù)第四實(shí)施例的電源中能夠防止涌 入電流的產(chǎn)生。在該時(shí)段期間，在第二箝位電路12a中，由于第二誤差信 號(hào)Ve的電壓高于電壓源125的電壓V125，比較器126的輸出信號(hào)V126 為H電平，比較器電路9的輸出信號(hào)V9為L(zhǎng)電平。因此，NAND電路 123輸出H電平信號(hào)，晶體管124截止。
當(dāng)在圖IOA至10G中的時(shí)間tl，輸出DC電壓Vo達(dá)到預(yù)定值(基準(zhǔn) 電壓的95%)時(shí)，比較器電路9的輸出信號(hào)V9為變H電平，釋放使用第 一箝位電路11的箝位限幅。與此同時(shí)，在第二箝位電路12a中，由于比 較器126輸出H電平信號(hào)，并且比較器電路9的輸出信號(hào)V9變?yōu)镠電平， NAND電路123的輸出變?yōu)長(zhǎng)電平。結(jié)果是，晶體管124導(dǎo)通，第二誤差 信號(hào)Ve2的電壓被限幅到晶體管124的源-柵極電壓Vt。由于其電壓被限 幅到第二箝位電壓(Vt)而不是第一箝位電壓(2Vt+Vr)的第二誤差信號(hào) Ve2輸入到比較器14，對(duì)流過(guò)電感器4的電流限幅以使其變得更低，進(jìn)一 步抑制輸出DC電壓Vo的升高速度，并防止產(chǎn)生尖頭信號(hào)。不久，輸出 DC電壓Vo達(dá)到基準(zhǔn)電壓源7的基準(zhǔn)電壓，即，目標(biāo)值，第一誤差信號(hào) Ve的電壓降低。在啟動(dòng)過(guò)程中負(fù)載6較輕的前提下，第一誤差信號(hào)Ve的 電壓降低到比電壓源125的電壓V125低的電平。當(dāng)?shù)谝徽`差信號(hào)Ve的電 壓在圖10A至10G的時(shí)間t2降低到比電壓源125的電壓V125低的電平 時(shí)，比較器126的輸出信號(hào)V126反相到L電平。結(jié)果是，NAND電路123 輸出變?yōu)镠電平，晶體管124截止。當(dāng)晶體管124截止時(shí)，釋放第一誤差 信號(hào)Ve的電壓到第二箝位電壓(Vt)的限制，該操作轉(zhuǎn)移到將輸出DC 電壓Vo控制到基準(zhǔn)電壓的正常操作。
如上所述，即使在根據(jù)采用電流模式控制的第四實(shí)施例的電源中，在 輸出DC電壓Vo達(dá)到目標(biāo)值之間對(duì)供電限幅，由此能夠抑制在啟動(dòng)過(guò)程 中輕負(fù)載的情況下輸出尖頭信號(hào)。在電流模式控制的情況下，由于被限制的誤差信號(hào)直接對(duì)應(yīng)于流過(guò)電感器4的電流，即，提供給輸出的電流，該 電源具有能夠設(shè)置涌入電流的抑制電平和能夠快速地響應(yīng)諸如輸出尖頭 信號(hào)之類(lèi)的瞬態(tài)現(xiàn)象的優(yōu)秀特征。
雖然己經(jīng)就本發(fā)明的優(yōu)選實(shí)施例描述了本發(fā)明，應(yīng)該理解，該揭示并 不能解釋為對(duì)本發(fā)明的限制。在閱讀上面的揭示之后，本發(fā)明所涉及的各 種替換和改變對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。因此，其意圖是由所 附權(quán)利要求覆蓋落入本發(fā)明精神和范圍內(nèi)的所有替換和改變。
本發(fā)明用于從諸如電池之類(lèi)的DC電源向其輸入DC電壓，并從其輸 出受控DC電壓的電源。
權(quán)利要求
1. 一種電源，用于將輸入直流電壓轉(zhuǎn)換成輸出直流電壓，并向負(fù)載供 電，包括誤差放大器，用于輸出與所述輸出直流電壓和所述輸出直流電壓的目標(biāo)值之間的誤差相對(duì)應(yīng)的誤差信號(hào)，控制部分，用于根據(jù)所述誤差信號(hào)調(diào)整向所述負(fù)載的供電，和 限幅電路，用于在啟動(dòng)過(guò)程中所述輸出直流電壓超過(guò)被設(shè)置為低于所述目標(biāo)值的預(yù)定值之后，將所述誤差信號(hào)的電壓限制到預(yù)定電平達(dá)預(yù)定時(shí)間。
2. 根據(jù)權(quán)利要求1所述的電源，其中所述限幅電路將所述誤差信號(hào)的 電壓限制到第一預(yù)定電平，直到所述輸出直流電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè) 置為低于所述目標(biāo)值的所述預(yù)定值，和在所述輸出直流電壓在啟動(dòng)過(guò)程中 超過(guò)被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值之后，將所述誤差信號(hào)的電壓 限制為第二預(yù)定電平達(dá)預(yù)定時(shí)間。
3. 根據(jù)權(quán)利要求2所述的電源，其中所述限幅電路包括比較器電路，用于將所述輸出直流電壓與被設(shè)置為低于目標(biāo)值的所述預(yù)定值進(jìn)行比較； 第一箝位電路，用于根據(jù)所述比較器電路的輸出，將所述誤差信號(hào)的電壓 限制到第一預(yù)定電平，直到所述輸出直流電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè)置為 低于所述目標(biāo)值的所述預(yù)定值；和第二箝位電路，用于在所述輸出直流電 壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值之后，根據(jù)所 述比較器電路的輸出，將所述誤差信號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù)定 時(shí)間。
4. 根據(jù)權(quán)利要求3所述的電源，其中所述第二箝位電路在所述輸出直 流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值之后，根 據(jù)所述比較器電路的輸出，將所述誤差信號(hào)的電壓限制到第二預(yù)定電平達(dá) 預(yù)定時(shí)間，和當(dāng)在啟動(dòng)過(guò)程中所述輸出直流電壓與所述目標(biāo)值之間的誤差 變成基準(zhǔn)電壓或更低時(shí)，釋放到所述第二預(yù)定電平的限制。
5. 根據(jù)權(quán)利要求2所述的電源，其中所述限幅電路包括第一比較器電路，用于將所述輸出直流電壓與被設(shè)置為低于所述目標(biāo)值的第一值進(jìn)行比 較；第二比較器電路，用于將所述輸出直流電壓與被設(shè)置為低于所述目標(biāo) 值且高于所述第一值的第二值進(jìn)行比較；第一箝位電路；用于根據(jù)所述第 一比較器電路的輸出，將所述誤差信號(hào)的電壓限制到第一預(yù)定電平，直到 所述輸出直流電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè)置為低于所述目標(biāo)值的所述第 一值；和第二箝位電路，用于在所述輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè) 置為低于所述目標(biāo)值的所述第一值之后，根據(jù)所述第一比較器電路的輸 出，將所述誤差信號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù)定時(shí)間，根據(jù)所述第 二比較器電路的輸出釋放到所述第二預(yù)定電平的限制。
6. 根據(jù)權(quán)利要求1所述的電源，其中所述預(yù)定時(shí)間被設(shè)置為在所述輸 出直流電壓超過(guò)被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值之后和直到所述 輸出直流電壓達(dá)到所述目標(biāo)值所經(jīng)過(guò)的時(shí)段。
7. 根據(jù)權(quán)利要求2所述的電源，其中所述預(yù)定時(shí)間被設(shè)置為在所述輸 出直流電壓超過(guò)被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值之后和直到所述 輸出直流電壓達(dá)到所述目標(biāo)值所經(jīng)過(guò)的時(shí)段。
8. 根據(jù)權(quán)利要求1所述的電源，其中所述控制部分包括具有開(kāi)關(guān)、整 流器和電感器的電壓轉(zhuǎn)換部分；和脈寬調(diào)制電路，用于根據(jù)所述誤差信號(hào) 控制所述開(kāi)關(guān)接通/斷開(kāi)。
9. 根據(jù)權(quán)利要求1所述的電源，其中所述限幅電路將所述誤差信號(hào)的電壓限制到第一預(yù)定電平，直到所述 輸出直流電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值， 和在所述輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所述目標(biāo)值的所 述預(yù)定值之后，將所述誤差信號(hào)的電壓限制為第二預(yù)定電平達(dá)預(yù)定時(shí)間， 和所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)。
10. 根據(jù)權(quán)利要求2所述的電源，其中所述限幅電路包括比較器電路，用于將所述輸出直流電壓與被設(shè)置為 低于所述目標(biāo)值的所述預(yù)定值進(jìn)行比較；第一箝位電路，用于根據(jù)所述比 較器電路的輸出，將所述誤差信號(hào)的電壓限制到第一預(yù)定電平，直到所述輸出直流電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值； 和第二箝位電路，用于在所述輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低 于所述目標(biāo)值的所述預(yù)定值之后，根據(jù)所述比較器電路的輸出，將所述誤 差信號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù)定時(shí)間，和所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)。
11. 根據(jù)權(quán)利要求3所述的電源，其中所述第二箝位電路在所述輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為 低于所述目標(biāo)值的所述預(yù)定值之后，根據(jù)所述比較器電路的輸出，將所述 誤差信號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù)定時(shí)間，和當(dāng)在啟動(dòng)過(guò)程中所述 輸出直流電壓與所述目標(biāo)值之間的誤差變成基準(zhǔn)電壓或更低時(shí)，釋放到所 述第二預(yù)定電平的限制，和所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)。
12. 根據(jù)權(quán)利要求2所述的電源，其中所述限幅電路包括第一比較器電路，用于將所述輸出直流電壓與被設(shè) 置為低于所述目標(biāo)值的第一值進(jìn)行比較；第二比較器電路，用于將所述輸 出直流電壓與被設(shè)置為低于所述目標(biāo)值且高于所述第一值的第二值進(jìn)行 比較；第一箝位電路；用于根據(jù)所述第一比較器電路的輸出，將所述誤差 信號(hào)的電壓限制到第一預(yù)定電平，直到所述輸出直流電壓在啟動(dòng)過(guò)程中達(dá) 到被設(shè)置為低于所述目標(biāo)值的所述第一值；和第二箝位電路，用于在所述 輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所述目標(biāo)值的所述第一值 之后，根據(jù)所述第一比較器電路的輸出，將所述誤差信號(hào)的電壓限制到第 二預(yù)定電平達(dá)預(yù)定時(shí)間，根據(jù)所述第二比較器電路的輸出釋放到所述第二 預(yù)定電平的限制，和所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)。
13. 根據(jù)權(quán)利要求1所述的電源，其中所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)，和所述脈寬調(diào)制電路包括電流檢測(cè)器，用于檢測(cè)流過(guò)所述電壓轉(zhuǎn)換部分的電流；和定時(shí)設(shè)置電路，用于根據(jù)所述電流檢測(cè)器的輸出和所述誤差信 號(hào)來(lái)設(shè)置所述開(kāi)關(guān)的接通/斷開(kāi)定時(shí)。
14. 根據(jù)權(quán)利要求1所述的電源，其中所述限幅電路將所述誤差信號(hào)的電壓限制到第一預(yù)定電平，直到所述 輸出直流電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值， 和在所述輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所述目標(biāo)值的所 述預(yù)定值之后，將所述誤差信號(hào)的電壓限制為第二預(yù)定電平達(dá)預(yù)定時(shí)間，所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)，和所述脈寬調(diào)制電路包括電流檢測(cè)器，用于檢測(cè)流過(guò)所述電壓轉(zhuǎn)換部分 的電流；和定時(shí)設(shè)置電路，用于根據(jù)所述電流檢測(cè)器的輸出和所述誤差信 號(hào)來(lái)設(shè)置所述開(kāi)關(guān)的接通/斷開(kāi)定時(shí)。
15. 根據(jù)權(quán)利要求2所述的電源，其中所述限幅電路包括比較器電路，用于將所述輸出直流電壓與被設(shè)置為 低于目標(biāo)值的所述預(yù)定值進(jìn)行比較；第一箝位電路，用于根據(jù)所述比較器 電路的輸出，將所述誤差信號(hào)的電壓限制到第一預(yù)定電平，直到所述輸出 直流電壓在啟動(dòng)過(guò)程中達(dá)到被設(shè)置為低于所述目標(biāo)值的所述預(yù)定值；和第 二箝位電路，用于在所述輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所 述目標(biāo)值的所述預(yù)定值之后，根據(jù)所述比較器電路的輸出，將所述誤差信 號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù)定時(shí)間，所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)，和所述脈寬調(diào)制電路包括電流檢測(cè)器，用于檢測(cè)流過(guò)所述電壓轉(zhuǎn)換部分 的電流；和定時(shí)設(shè)置電路，用于根據(jù)所述電流檢測(cè)器的輸出和所述誤差信 號(hào)來(lái)設(shè)置所述開(kāi)關(guān)的接通/斷開(kāi)定時(shí)。
16. 根據(jù)權(quán)利要求3所述的電源，其中所述第二箝位電路在所述輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為 低于所述目標(biāo)值的所述預(yù)定值之后，根據(jù)所述比較器電路的輸出，將所述 誤差信號(hào)的電壓限制到第二預(yù)定電平達(dá)預(yù)定時(shí)間，和當(dāng)在啟動(dòng)過(guò)程中的所述輸出直流電壓與所述目標(biāo)值之間的誤差變成基準(zhǔn)電壓或更低時(shí)，釋放到 所述第二預(yù)定電平的限制，所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)，和所述脈寬調(diào)制電路包括電流檢測(cè)器，用于檢測(cè)流過(guò)所述電壓轉(zhuǎn)換部分 的電流；和定時(shí)設(shè)置電路，用于根據(jù)所述電流檢測(cè)器的輸出和所述誤差信 號(hào)來(lái)設(shè)置所述開(kāi)關(guān)的接通/斷開(kāi)定時(shí)。
17.根據(jù)權(quán)利要求2所述的電源，其中所述限幅電路包括第一比較器電路，用于將所述輸出直流電壓與被設(shè) 置為低于所述目標(biāo)值的第一值進(jìn)行比較；第二比較器電路，用于將所述輸 出直流電壓與被設(shè)置為低于所述目標(biāo)值且高于所述第一值的第二值進(jìn)行 比較；第一箝位電路；用于根據(jù)所述第一比較器電路的輸出，將所述誤差 信號(hào)的電壓限制到第一預(yù)定電平，直到所述輸出直流電壓在啟動(dòng)過(guò)程中達(dá) 到被設(shè)置為低于所述目標(biāo)值的所述第一值；和第二箝位電路，用于在所述 輸出直流電壓在啟動(dòng)過(guò)程中超過(guò)被設(shè)置為低于所述目標(biāo)值的所述第一值 之后，根據(jù)所述第一比較器電路的輸出，將所述誤差信號(hào)的電壓限制到第 二預(yù)定電平達(dá)預(yù)定時(shí)間，根據(jù)所述第二比較器電路的輸出釋放到所述第二 預(yù)定電平的限制，所述控制部分包括具有開(kāi)關(guān)、整流器和電感器的電壓轉(zhuǎn)換部分；和脈 寬調(diào)制電路，用于根據(jù)所述誤差信號(hào)控制所述開(kāi)關(guān)接通/斷開(kāi)，和所述脈寬調(diào)制電路包括電流檢測(cè)器，用于檢測(cè)流過(guò)所述電壓轉(zhuǎn)換部分 的電流；和定時(shí)設(shè)置電路，用于根據(jù)所述電流檢測(cè)器的輸出和所述誤差信 號(hào)來(lái)設(shè)置所述開(kāi)關(guān)的接通/斷開(kāi)定時(shí)。
全文摘要
本發(fā)明提供一種具有軟啟動(dòng)功能的電源，即使當(dāng)其負(fù)載條件在啟動(dòng)時(shí)被設(shè)置得較輕的條件下也能夠升高其輸出DC電壓，而不產(chǎn)生尖頭信號(hào)。電源包括誤差放大器，用于輸出與輸出直流電壓和輸出直流電壓的目標(biāo)值之間的誤差相對(duì)應(yīng)的誤差信號(hào)，控制部分，用于根據(jù)該誤差信號(hào)調(diào)整向所述負(fù)載的供電，和限幅電路，用于在啟動(dòng)過(guò)程中輸出直流電壓超過(guò)被設(shè)置為低于所述目標(biāo)值的預(yù)定值之后，將所述誤差信號(hào)的電壓限制到預(yù)定電平達(dá)預(yù)定時(shí)間。
文檔編號(hào)H02M3/156GK101312327SQ20081010915
公開(kāi)日2008年11月26日 申請(qǐng)日期2008年5月23日 優(yōu)先權(quán)日2007年5月23日
發(fā)明者明石裕樹(shù), 石井卓也 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社