專利名稱：Mos型fet、及配有它的電機(jī)驅(qū)動(dòng)裝置和電機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由MOS型FET構(gòu)成逆變器電路的電機(jī)驅(qū)動(dòng)裝置、MOS型FET、以及具備MOS型FET的電機(jī)。特別是，MOS型FET具有不會(huì)引起雪崩擊穿、閉鎖(latch up)擊穿以及短路擊穿等的電流容量。
背景技術(shù)：
近年來(lái)，通常使用MOS型FET作為電機(jī)驅(qū)動(dòng)裝置中的逆變器電路的輸出用開關(guān)元件。在電機(jī)負(fù)荷的情況下，由于存在大的電感分量而在相切換時(shí)發(fā)生反電動(dòng)勢(shì)引起的噪聲，或者在電機(jī)減速時(shí)或停止時(shí)再生能量回流等可能引起輸出用開關(guān)元件擊穿。特別是在使用了MOS型FET的情況下，被認(rèn)為由于在其結(jié)構(gòu)上開關(guān)速度快或存在寄生晶體管存在等而引起雪崩容量擊穿、鎖存容量擊穿。此外，防止由于噪聲等引起的誤動(dòng)作，逆變器電路的上支路(arm)的MOS型FET和下支路的MOS型FET同時(shí)導(dǎo)通，不流過(guò)由此引起的貫通電流。
從而，采用各種防止作為這些逆變器電路的輸出用開關(guān)元件使用的MOS型FET的擊穿的對(duì)策。例如，日本專利申請(qǐng)?zhí)亻_2003-333883號(hào)公報(bào)公開了在逆變器電路的相切換時(shí)設(shè)置休止期間的方法。即，在使通電相的開關(guān)元件截止并確保規(guī)定時(shí)間之后，使下一個(gè)開關(guān)元件導(dǎo)通，從而防止上支路、下支路的開關(guān)元件同時(shí)導(dǎo)通而流過(guò)貫通電流。
此外，例如日本專利申請(qǐng)?zhí)亻_2003-174791號(hào)公報(bào)中公開了抑制逆變器電路的相切換時(shí)的電機(jī)的反電動(dòng)勢(shì)引起的噪聲的發(fā)生的技術(shù)。包括檢測(cè)具有比電源電壓大的電壓值的反電動(dòng)勢(shì)的比較器和檢測(cè)具有比接地電壓小的電壓值的反電動(dòng)勢(shì)的比較器，檢測(cè)出它們的反電動(dòng)勢(shì)時(shí)，對(duì)應(yīng)的上支路或下支路的開關(guān)元件導(dǎo)通，噪聲被抑制。
另一方面，由于半導(dǎo)體技術(shù)的進(jìn)步，特別MOS型FET能夠細(xì)微化，從成本的觀點(diǎn)出發(fā)，向減少芯片面積，同時(shí)降低導(dǎo)通電阻并減少導(dǎo)通時(shí)的損失的方向發(fā)展，但同時(shí)，將元件的單位面積的電流密度提高。此外，結(jié)構(gòu)上也從以前使用的平面結(jié)構(gòu)轉(zhuǎn)移到溝道結(jié)構(gòu)。由此，如果元件的選擇錯(cuò)誤，則容易引起破壞等危險(xiǎn)性增加。
上述兩件專利文獻(xiàn)所示的現(xiàn)有技術(shù)對(duì)構(gòu)成電機(jī)驅(qū)動(dòng)裝置的主體的逆變器電路的外部附加專用電路而防止MOSFET的擊穿。從而，成為電路的復(fù)雜化引起的成本增加原因。

發(fā)明內(nèi)容
本發(fā)明提供不附加如現(xiàn)有的專用電路而防止構(gòu)成逆變器電路的MOS型FET的擊穿的技術(shù)。
本發(fā)明的電機(jī)驅(qū)動(dòng)裝置包括多個(gè)在直流電源的正負(fù)端子之間串聯(lián)連接兩個(gè)MOS型FET而構(gòu)成的串聯(lián)電路，將兩個(gè)MOS型FET的連接點(diǎn)連接到電機(jī)的驅(qū)動(dòng)線圈，該電機(jī)驅(qū)動(dòng)裝置如下構(gòu)成。MOS型FET的特征在于由FET本體和寄生元件組構(gòu)成，在將MOS型FET導(dǎo)通時(shí)流過(guò)FET本體的電流設(shè)為第一電流，將MOS型FET從導(dǎo)通切換為截止的過(guò)渡時(shí)流過(guò)寄生元件組的電流設(shè)為第二電流的情況下，MOS型FET具有作為第一電流的最大值和第二電流的最大值之和的電流容量。而且，該寄生元件組包括與FET本體并聯(lián)連接的晶體管；連接在晶體管的集電極、基極間的齊納二極管；與齊納二極管并聯(lián)連接的電容器；連接在晶體管的基極、發(fā)射極間的電阻器。
而且更詳細(xì)地說(shuō)，第二電流是電容器中流過(guò)的第三電流和齊納二極管中流過(guò)的第四電流之和。第三電流是MOS型FET的漏極、源極間的電壓變化率乘以電容器的電容所得的值。電容器的電容是MOS型FET的漏極、源極間的電壓為0V時(shí)的值。
而且更詳細(xì)地說(shuō)，第二電流流過(guò)電阻器時(shí)，電阻器的兩端電壓小于等于晶體管的基極、發(fā)射極間的閾值電壓。該電阻值小于等于晶體管的基極、發(fā)射極間的閾值電壓除以第一電流的最大值所得的值。
而且，在本發(fā)明的其它實(shí)施方式中，MOS型FET還具有由直流電源短路了規(guī)定時(shí)間時(shí)的短路容量，該短路容量是直流電源的電壓除以MOS型FET的漏極、源極間的導(dǎo)通電阻所得的值，該規(guī)定的時(shí)間是構(gòu)成串聯(lián)電路的兩個(gè)MOS型FET同時(shí)導(dǎo)通的最大時(shí)間。
此外，本發(fā)明的MOS型FET具有上述結(jié)構(gòu)。此外，本發(fā)明的電機(jī)包含轉(zhuǎn)子、驅(qū)動(dòng)該轉(zhuǎn)子的驅(qū)動(dòng)線圈、控制該驅(qū)動(dòng)線圈的MOS型FET，該MOS型FET具有上述結(jié)構(gòu)。
本發(fā)明通過(guò)上述結(jié)構(gòu)，可以不對(duì)構(gòu)成電機(jī)驅(qū)動(dòng)裝置的主體的逆變器電路的外部附加專用電路而防止MOS型FET的擊穿。從而，可以提供一種不因由電路的復(fù)雜化而造成成本增加的電機(jī)驅(qū)動(dòng)裝置。


圖1是本發(fā)明的實(shí)施方式1中的電機(jī)驅(qū)動(dòng)裝置的整體電路圖。
圖2是本發(fā)明的實(shí)施方式1中的MOS型FET的等效電路圖。
圖3是本發(fā)明的實(shí)施方式1中的MOS型FET的電流容量的測(cè)定電路圖。
圖4A、圖4B以及圖4C是表示本發(fā)明的實(shí)施方式1中的MOS型FET的擊穿模式的波形圖。
圖5是使本發(fā)明的實(shí)施方式1中的MOS型FET的柵極截止后的詳細(xì)波形圖。
圖6是表示MOS型FET的寄生電容的說(shuō)明圖。
圖7是本發(fā)明的實(shí)施方式2中的MOS型FET的短路容量的測(cè)定電路圖。
具體實(shí)施例方式
(實(shí)施方式1)以下，參照

本發(fā)明的電機(jī)驅(qū)動(dòng)裝置的實(shí)施方式1。圖1表示本發(fā)明的實(shí)施方式1中的電機(jī)驅(qū)動(dòng)裝置的整體電路圖。
在圖1中，兩個(gè)MOS型FETQ1、Q2的串聯(lián)電路15連接在直流電源11的正負(fù)端子間。同樣，兩個(gè)MOS型FETQ3、Q4的串聯(lián)電路16以及兩個(gè)MOS型FETQ5、Q6的串聯(lián)電路17都分別連接在直流電源11的正負(fù)端子間。在這6個(gè)MOS型FET的源極、漏極間分別連接續(xù)流二極管(fly wheel diode)D1、D2、D3、D4、D5、D6。通過(guò)這6個(gè)MOS型FET和6個(gè)續(xù)流二極管構(gòu)成三相逆變器電路。另外，也有對(duì)6個(gè)續(xù)流二極管使用MOS型FET寄生元件的情況。
通過(guò)MOS型FETQ1、Q2的連接點(diǎn)PU連接到電機(jī)的U相驅(qū)動(dòng)線圈LU，通過(guò)MOS型FETQ3、Q4的連接點(diǎn)PV連接到電機(jī)的V相驅(qū)動(dòng)線圈LV，通過(guò)MOS型FETQ5、Q6的連接點(diǎn)PW連接到電機(jī)的W相驅(qū)動(dòng)線圈LW。
電機(jī)是所謂無(wú)刷直流電機(jī)，包括驅(qū)動(dòng)線圈LU、LV、LW被星型連接的定子線圈12和具有永磁鐵的轉(zhuǎn)子13。具有用于檢測(cè)轉(zhuǎn)子13的磁極位置的三個(gè)位置傳感器18。該位置傳感器18的各個(gè)輸出連接到控制電路14?？刂齐娐?4具有基于來(lái)自位置傳感器18的位置信號(hào)生成換流信號(hào)的功能，并連接到6個(gè)MOS型FET的柵極。
接著，對(duì)于上述結(jié)構(gòu)的本實(shí)施方式說(shuō)明其動(dòng)作?？刂齐娐?4基于來(lái)自位置傳感器18的位置信號(hào)生成換流信號(hào)，基于該換流信號(hào)使6個(gè)MOS型FET依次導(dǎo)通、截止來(lái)驅(qū)動(dòng)電機(jī)。各驅(qū)動(dòng)線圈LU、LV、LW中，依次以電角每60度從LU向LV、從LU向LW、從LV向LW、從LV向LU、從LW向LU、從LW向LV對(duì)電機(jī)電流進(jìn)行換流，從而使轉(zhuǎn)子13向規(guī)定的方向旋轉(zhuǎn)。該驅(qū)動(dòng)方式為公知的，稱作三相120度通電方式。
此時(shí)，在MOS型FETQ1和Q4導(dǎo)通，其它的MOS型FET全部截止的時(shí)刻，流過(guò)圖示的電機(jī)電流Im，通過(guò)驅(qū)動(dòng)線圈LU對(duì)LV通電。在下一個(gè)時(shí)刻，MOS型FETQ4截止時(shí)，電機(jī)電流Im通過(guò)續(xù)流二極管D3而成為環(huán)流。在下一個(gè)時(shí)刻，MOS型FETQ6導(dǎo)通時(shí)，電機(jī)電流Im通過(guò)驅(qū)動(dòng)線圈LU向LW換流。這樣，6個(gè)MOS型FET依次反復(fù)導(dǎo)通、截止，從而向一定的方向旋轉(zhuǎn)電機(jī)。
另外，以上的說(shuō)明一般以三相120度通電進(jìn)行了說(shuō)明，但對(duì)于進(jìn)行PWM驅(qū)動(dòng)的情況，進(jìn)行正弦波驅(qū)動(dòng)的情況等也同樣。
接著，圖2表示從各MOS型FETQ1到Q6的等效電路。各MOS型FET可以區(qū)分為作為本來(lái)功能的FET本體21和結(jié)構(gòu)上可以寄生的寄生元件組22。寄生元件組22包括與FET本體21并聯(lián)連接的晶體管25、連接在該晶體管25的集電極、基極間的齊納二極管24、與該齊納二極管24并聯(lián)連接的電容器23、連接在晶體管25的基極、發(fā)射極間的電阻器26。
接著，圖3表示MOS型FET30的電流容量的測(cè)定電路。測(cè)定用MOS型FET30相當(dāng)于圖1所示的Q1到Q6，分離為圖2中說(shuō)明的FET本體21和寄生元件組22而表示等價(jià)電路。此外，對(duì)直流電源27并聯(lián)連接電容大的電容器28而降低電源阻抗。從直流電源27經(jīng)由電感負(fù)載29對(duì)測(cè)定用MOS型FET30通電。
在圖1所示的實(shí)用的電機(jī)驅(qū)動(dòng)裝置中，對(duì)于各MOS型FET作為寄生元件在各MOS型FET的內(nèi)部形成續(xù)流二極管D1到D6，或者在外部連接續(xù)流二極管D1到D6。由此，通過(guò)與成為截止的MOS型FET的成對(duì)的MOS型FET連接的續(xù)流二極管確保電機(jī)的電流的連續(xù)性。成為截止的MOS型FET的漏極、源極間電壓Vd理想為不上升到大于等于電源電壓E和續(xù)流二極管的正向電壓和，但實(shí)際上由于續(xù)流二極管的響應(yīng)以及布線阻抗等的影響而瞬時(shí)上升。另一方面，在這里說(shuō)明的電流容量的測(cè)定電路中，沒(méi)有連接該續(xù)流二極管。從而，MOS型FET即使在截止后，也確保電感負(fù)載的電流持續(xù)性，因此漏極電流持續(xù)流過(guò)，擊穿極限可以容易地測(cè)定。
圖4A、圖4B以及圖4C分別概念性地表示上述測(cè)定用MOS型FET的柵極、源極間電壓Vg、漏極、源極間電壓Vd、漏極電流Imos。說(shuō)明該測(cè)定用MOS型FET的擊穿模式和擊穿極限。另外，這里為了簡(jiǎn)化說(shuō)明，基于下面兩點(diǎn)的假定給予說(shuō)明。即，漏極、源極間電壓Vd以某一斜率上升，但作為瞬時(shí)上升的波形。此外，在柵極截止后，也仍繼續(xù)流FET本體電流If，但假設(shè)立即成為0。
圖4A表示不引起MOS型FET擊穿的情況。在時(shí)刻T1給柵極導(dǎo)通信號(hào)，則漏極、源極間電壓Vd降低到大致0V，流過(guò)漏極電流Imos，該電流根據(jù)電感負(fù)載29的時(shí)間常數(shù)而增加。至?xí)r刻T2，如柵極信號(hào)截止，則FET本體電流If成為0，MOS型FET的漏極電流Imos流過(guò)寄生元件組。
另一方面，漏極、源極間電壓Vd超過(guò)電源電壓E，上升到齊納二極管24的擊穿電壓V0為止。至?xí)r刻T6，如漏極電流Imos成為0，則漏極、源極間電壓Vd小于等于齊納二極管24的擊穿電壓。在該情況下，晶體管25的基極、發(fā)射極間電壓未達(dá)到閾值電壓，而呈現(xiàn)原來(lái)的截止的狀態(tài)。
此時(shí)，將剛截止柵極信號(hào)的漏極電流Imos設(shè)為I0，將時(shí)刻T2到T6的時(shí)間設(shè)為t0時(shí)，MOS型FET的消耗能量為1/2(V0×I0×t0)，在該值不引起擊穿。
接著，圖4B表示測(cè)定用MOS型FET引起能量擊穿的情況。從給柵極導(dǎo)通信號(hào)的時(shí)刻T1到柵極剛截止的T2后，與所述圖4A的情況相同。將剛截止柵極信號(hào)的漏極電流Imos設(shè)為I0，然后該漏極電流Imos降低，但至?xí)r刻T5，在漏極電流Imos成為I1的時(shí)刻擊穿，由于MOS型FET成為短路狀態(tài)，所以漏極電流Imos再次上升。將時(shí)刻T2到T5的時(shí)間設(shè)為t1時(shí)，MOS型FET的消耗能量為1/2(V0×(I0+I1)×t1)，該消耗能量成為MOS型FET的擊穿極限。該擊穿模式一般稱作能量擊穿。
接著，圖4C表示測(cè)定用MOS型FET引起鎖存擊穿的情況。從給柵極導(dǎo)通信號(hào)的時(shí)刻T1到柵極剛截止的T2后，與所述圖4A的情況相同。柵極信號(hào)截止時(shí)，漏極電流Imos成為流過(guò)電容器23的電流Ic和流過(guò)齊納二極管24的電流Id，該電流流過(guò)電阻26。該電阻26間的電壓超過(guò)閾值電壓時(shí)，晶體管25導(dǎo)通，該測(cè)定用MOS型FET擊穿。該擊穿模式一般稱為鎖存擊穿。
接著，圖5概念地表示測(cè)定用MOS型FET的柵極截止的時(shí)刻T2以后的各部分波形。Vd是如前所述的漏極、源極間電壓，Imos是漏極電流。Coss是電容器23的電容，如圖6所示，其依賴于漏極、源極間電壓Vd，Vd越小則越具有大的電容。If表示流過(guò)FET本體的電流，Ic表示流過(guò)電容器23的電流(第三電流)，Id表示流過(guò)齊納二極管24的電流(第四電流)。
這里，在時(shí)刻T2，如使測(cè)定用MOS型FET的柵極截止，從時(shí)刻T3起，流過(guò)FET本體的電流If急速消失，并在時(shí)刻T4成為0。MOS型FET的漏極、源極間電壓Vd以某一斜率上升。該電壓變化率為dVd/dt。從而，流過(guò)電容器23的電流Ic可以用下式表示。
Ic＝Coss×dVd/dt這里，流過(guò)FET本體的電流If包含流過(guò)電容器的電流Ic。
即，電流Ic成為在時(shí)刻T2上升，之后依賴于電容器23的電容Coss而減少的波形。至?xí)r刻T3，通過(guò)MOS型FET的漏極、源極間電壓Vd達(dá)到齊納二極管24的擊穿電壓，開始流過(guò)電流Id，同時(shí)電流Ic成為0。
此外，一般相對(duì)于時(shí)刻T2到T4的時(shí)間而言，時(shí)刻T4到T6的時(shí)間足夠長(zhǎng)，圖5中，在說(shuō)明上，為了容易判斷而將電流Imos的變化記載得大，但對(duì)于時(shí)刻T2的電流Imos，時(shí)刻T4的電流Imos的變化也有時(shí)充分小。即，電流Ic的流動(dòng)時(shí)間很少，時(shí)刻T2的電流Imos的值與時(shí)刻T4的Id的值大致相等。
這里，通過(guò)該電流Ic和電流Id之和流過(guò)電阻26，該電流Ir產(chǎn)生的電阻26間的電壓超過(guò)晶體管25的基極、發(fā)射極間的閾值電壓(約0.6V)時(shí)，晶體管25導(dǎo)通，該測(cè)定用MOS型FET引起擊穿。從而，為了避免該鎖存擊穿，優(yōu)選將該電阻26的電阻值減小。
以上，詳細(xì)敘述了流過(guò)MOS型FET的各部分的電流，但這里，說(shuō)明本實(shí)施方式的具體內(nèi)容。本實(shí)施方式在圖1所示的電機(jī)驅(qū)動(dòng)裝置中，對(duì)MOS型FET的電流容量進(jìn)行規(guī)定。在決定電流容量時(shí)，首先應(yīng)打算的當(dāng)然是該MOS型FET導(dǎo)通時(shí)流過(guò)的電流(第一電流)的最大值、即電機(jī)的驅(qū)動(dòng)線圈中流過(guò)的電流的最大值。電流容量必需大于等于該第一電流的最大值，例如一般決定為30％增幅等適當(dāng)?shù)膶捲Ｂ省?br> 在本實(shí)施方式中，MOS型FET的電流容量為該第一電流的最大值和MOS型FET從導(dǎo)通切換到截止的過(guò)渡時(shí)在寄生元件組中流過(guò)的電流(第二電流)的最大值之和。從圖3可知，該第二電流是電容器中流過(guò)的電流(第三電流)和齊納二極管中流過(guò)的電流(第四電流)之和，與電阻26中流過(guò)的電流Ir相等。如前所述，該第三電流是MOS型FET的漏極、源極間電壓Vd的電壓變化率dVd/dt乘以電容器的電容Coss所得的值，在圖5中的時(shí)刻T2時(shí)刻成為最大值。從而，必需在該T2時(shí)刻不引起鎖存擊穿。
另外，MOS型FET在結(jié)構(gòu)上，有時(shí)電容器的電容Coss非常小。在該情況下，電容器中流過(guò)的電流(第三電流)小到可以忽略，所以第二電流與第三電流相等。即，在MOS型FET從導(dǎo)通切換為截止的過(guò)渡時(shí)在寄生元件組中流過(guò)的電流全部流過(guò)齊納二極管。在該情況下，也必需不引起能量擊穿。
此外，在MOS型FET從導(dǎo)通切換到截止的過(guò)渡時(shí)在寄生元件組中流過(guò)的電流(第二電流)不會(huì)超過(guò)在MOS型FET為導(dǎo)通狀態(tài)時(shí)在該MOS型FET中流過(guò)的電流的最大值。從而，MOS型FET的電流容量為第一電流的2倍。
(實(shí)施方式2)本實(shí)施方式涉及MOS型FET的短路容量。如圖1所示，在電機(jī)驅(qū)動(dòng)裝置中，MOS型FET被串聯(lián)連接并連接到電源，所以由于噪聲等的誤動(dòng)作而經(jīng)常有流過(guò)短路電流的危險(xiǎn)性。在MOS型FET短路時(shí)可以忍耐的短路電流為短路容量，當(dāng)然依賴于流過(guò)短路電流的時(shí)間。
圖7表示測(cè)定用MOS型FET的短路容量的測(cè)定電路。與測(cè)定用直流電源27并聯(lián)連接到電容大的電容器28，電源阻抗下降。對(duì)該直流電源直接連接測(cè)定用MOS型FET30。測(cè)定用MOS型FET的柵極連接到可以施加規(guī)定時(shí)間規(guī)定電壓的柵極驅(qū)動(dòng)電路(未圖示)。
由圖7的電路以規(guī)定電壓施加?xùn)艠O電壓時(shí)，測(cè)定用MOS型FET30流過(guò)短路電流Is。將電源電壓設(shè)為E，將測(cè)定用MOS型FET的漏極、源極間導(dǎo)通電阻設(shè)為Rds時(shí)，短路電流Is可以由下式表示。
Is＝E/Rds該柵極、源極間導(dǎo)通電阻為Rds，依賴于柵極施加電壓，成為柵極施加電壓越高則越小的值。從而，柵極電阻施加電壓越高則短路電流Is越大。
這里，將流過(guò)短路電流Is的時(shí)間(短路時(shí)間)設(shè)為ts時(shí)，MOS型FET的消耗能量為(E×Is×ts)，該值超過(guò)依賴于溫度的規(guī)定值時(shí)，MOS型FET擊穿。
基于該消耗能量的短路容量(短路時(shí)的電流容量)例如在ts＝10ms、占空因數(shù)小于等于1％等條件下規(guī)定，可以測(cè)定。從而，構(gòu)成電機(jī)驅(qū)動(dòng)裝置的逆變器電路的MOS型FET可以具有短路規(guī)定時(shí)間時(shí)的短路容量。弄清構(gòu)成圖1所示的串聯(lián)電路15、16、17的兩個(gè)MOS型FET同時(shí)導(dǎo)通的可能性，則該規(guī)定時(shí)間為其最大時(shí)間。由此，通過(guò)確保對(duì)于意料不到的噪聲、電涌(surge)等中的上下同時(shí)導(dǎo)通產(chǎn)生的貫通電流的容量，可以提供可靠性高的電機(jī)驅(qū)動(dòng)裝置。
權(quán)利要求
1.一種電機(jī)驅(qū)動(dòng)裝置，包括多組在直流電源的正負(fù)端子之間串聯(lián)連接兩個(gè)MOS型FET而構(gòu)成的串聯(lián)電路，將兩個(gè)所述MOS型FET的連接點(diǎn)連接到電機(jī)的驅(qū)動(dòng)線圈，其中，所述MOS型FET由FET本體和寄生元件組構(gòu)成，在將在所述MOS型FET導(dǎo)通時(shí)流過(guò)所述FET本體的電流設(shè)為第一電流，將在所述MOS型FET從導(dǎo)通切換為截止的過(guò)渡時(shí)流過(guò)所述寄生元件組的電流設(shè)為第二電流的情況下，所述MOS型FET具有所述第一電流的最大值和所述第二電流的最大值之和的電流容量。
2.如權(quán)利要求1所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述寄生元件組包括與所述FET本體并聯(lián)連接的晶體管；連接在所述晶體管的集電極、基極間的齊納二極管；與所述齊納二極管并聯(lián)連接的電容器；以及連接在所述晶體管的基極、發(fā)射極間的電阻器。
3.如權(quán)利要求2所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述第二電流是流過(guò)所述電容器的第三電流和流過(guò)所述齊納二極管的第四電流之和。
4.如權(quán)利要求3所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述第三電流是所述MOS型FET的漏極、源極間的電壓變化率乘以所述電容器的電容所得的值。
5.如權(quán)利要求4所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述電容器的電容是所述MOS型FET的漏極、源極間的電壓為0V時(shí)的電容。
6.如權(quán)利要求2所述的電機(jī)驅(qū)動(dòng)裝置，其中，在所述第二電流流過(guò)所述電阻器時(shí)，所述電阻器的兩端電壓小于等于所述晶體管的基極、發(fā)射極間的閾值電壓。
7.如權(quán)利要求3所述的電機(jī)驅(qū)動(dòng)裝置，其中，流過(guò)所述電容器的第三電流實(shí)質(zhì)上為0，所述第二電流與流過(guò)所述齊納二極管的第四電流相等。
8.如權(quán)利要求1所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述第二電流與所述第一電流相等。
9.如權(quán)利要求2所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述電阻器的電阻值小于等于所述晶體管的基極、發(fā)射極間的閾值電壓除以所述第一電流的最大值所得的值。
10.如權(quán)利要求1所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述MOS型FET還具有由所述直流電源短路規(guī)定時(shí)間時(shí)的短路容量。
11.如權(quán)利要求10所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述短路容量是所述直流電源的電壓除以所述MOS型FET的漏極、源極間的導(dǎo)通電阻所得的值。
12.如權(quán)利要求10所述的電機(jī)驅(qū)動(dòng)裝置，其中，所述規(guī)定時(shí)間是構(gòu)成所述串聯(lián)電路的兩個(gè)所述MOS型FET同時(shí)導(dǎo)通的最大時(shí)間。
13.一種MOS型FET，通過(guò)包括多組在直流電源的正負(fù)端子之間串聯(lián)連接兩個(gè)MOS型FET而構(gòu)成的串聯(lián)電路，將兩個(gè)所述MOS型FET的連接點(diǎn)連接到電機(jī)的驅(qū)動(dòng)線圈，從而控制所述驅(qū)動(dòng)線圈，其中，所述MOS型FET由FET本體和寄生元件組構(gòu)成，在將在所述MOS型FET導(dǎo)通時(shí)流過(guò)所述FET本體的電流設(shè)為第一電流，將在所述MOS型FET從導(dǎo)通切換為截止的過(guò)渡時(shí)流過(guò)所述寄生元件組的電流設(shè)為第二電流的情況下，所述MOS型FET具有所述第一電流的最大值和所述第二電流的最大值之和的電流容量。
14.如權(quán)利要求13所述的MOS型FET，其中，所述寄生元件組包括與所述FET本體并聯(lián)連接的晶體管；連接在所述晶體管的集電極、基極間的齊納二極管；與所述齊納二極管并聯(lián)連接的電容器；以及連接在所述晶體管的基極、發(fā)射極間的電阻器。
15.如權(quán)利要求14所述的MOS型FET，其中，所述第二電流是流過(guò)所述電容器的第三電流和流過(guò)所述齊納二極管的第四電流之和。
16.如權(quán)利要求15所述的MOS型FET，其中，所述第三電流是所述MOS型FET的漏極、源極間的電壓變化率乘以所述電容器的電容所得的值。
17.如權(quán)利要求16所述的MOS型FET，其中，所述電容器的電容是所述MOS型FET的漏極、源極間的電壓為0V時(shí)的電容。
18.如權(quán)利要求14所述的MOS型FET，其中，在所述第二電流流過(guò)所述電阻器時(shí)，所述電阻器的兩端電壓小于等于所述晶體管的基極、發(fā)射極間的閾值電壓。
19.如權(quán)利要求15所述的MOS型FET，其中，流過(guò)所述電容器的第三電流實(shí)質(zhì)上為0，所述第二電流與流過(guò)所述齊納二極管的第四電流相等。
20.如權(quán)利要求13所述的MOS型FET，其中，所述第二電流與所述第一電流相等。
21.如權(quán)利要求14所述的MOS型FET，其中，所述電阻器的電阻值小于等于所述晶體管的基極、發(fā)射極間的閾值電壓除以所述第一電流的最大值所得的值。
22.如權(quán)利要求13所述的MOS型FET，其中，所述MOS型FET還具有由所述直流電源短路規(guī)定時(shí)間時(shí)的短路容量。
23.如權(quán)利要求22所述的MOS型FET，其中，所述短路容量是所述直流電源的電壓除以所述MOS型FET的漏極、源極間的導(dǎo)通電阻的值。
24.如權(quán)利要求22所述的MOS型FET，其中，所述規(guī)定時(shí)間是構(gòu)成所述串聯(lián)電路的兩個(gè)所述MOS型FET同時(shí)導(dǎo)通的最大時(shí)間。
25.一種電機(jī)，包含轉(zhuǎn)子；驅(qū)動(dòng)所述轉(zhuǎn)子的驅(qū)動(dòng)線圈；以及包括多組在直流電源的正負(fù)端子之間串聯(lián)連接兩個(gè)MOS型FET而構(gòu)成的串聯(lián)電路，將兩個(gè)所述MOS型FET的連接點(diǎn)連接到電機(jī)的驅(qū)動(dòng)線圈，從而控制所述驅(qū)動(dòng)線圈的所述MOS型FET，其中，所述MOS型FET由FET本體和寄生元件組構(gòu)成，在將在所述MOS型FET導(dǎo)通時(shí)流過(guò)所述FET本體的電流設(shè)為第一電流，將在所述MOS型FET從導(dǎo)通切換為截止的過(guò)渡時(shí)流過(guò)所述寄生元件組的電流設(shè)為第二電流的情況下，所述MOS型FET具有所述第一電流的最大值和所述第二電流的最大值之和的電流容量。
26.如權(quán)利要求25所述的電機(jī)，其中，所述寄生元件組包括與所述FET本體并聯(lián)連接的晶體管；連接在所述晶體管的集電極、基極間的齊納二極管；與所述齊納二極管并聯(lián)連接的電容器；以及連接在所述晶體管的基極、發(fā)射極間的電阻器。
27.如權(quán)利要求26所述的電機(jī)，其中，所述第二電流是流過(guò)所述電容器的第三電流和流過(guò)所述齊納二極管的第四電流之和。
28.如權(quán)利要求27所述的電機(jī)，其中，所述第三電流是所述MOS型FET的漏極、源極間的電壓變化率乘以所述電容器的電容所得的值。
29.如權(quán)利要求28所述的電機(jī)，其中，所述電容器的電容是所述MOS型FET的漏極、源極間的電壓為0V時(shí)的電容。
30.如權(quán)利要求26所述的電機(jī)，其中，在所述第二電流流過(guò)所述電阻器時(shí)，所述電阻器的兩端電壓小于等于所述晶體管的基極、發(fā)射極間的閾值電壓。
31.如權(quán)利要求27所述的電機(jī)，其中，流過(guò)所述電容器的第三電流實(shí)質(zhì)上為0，所述第二電流與流過(guò)所述齊納二極管的第四電流相等。
32.如權(quán)利要求25所述的電機(jī)，其中，所述第二電流與所述第一電流相等。
33.如權(quán)利要求26所述的電機(jī)，其中，所述電阻器的電阻值小于等于所述晶體管的基極、發(fā)射極間的閾值電壓除以所述第一電流的最大值所得的值。
34.如權(quán)利要求25所述的電機(jī)，其中，所述MOS型FET還具有由所述直流電源短路規(guī)定時(shí)間時(shí)的短路容量。
35.如權(quán)利要求34所述的電機(jī)，其中，所述短路容量是所述直流電源的電壓除以所述MOS型FET的漏極、源極間的導(dǎo)通電阻所得的值。
36.如權(quán)利要求34所述的電機(jī)，其中，所述規(guī)定時(shí)間是構(gòu)成所述串聯(lián)電路的兩個(gè)所述MOS型FET同時(shí)導(dǎo)通的最大時(shí)間。
全文摘要
本發(fā)明提供一種具有MOS型FET的電機(jī)驅(qū)動(dòng)裝置、MOS型FET以及具有MOS型FET的電機(jī)。將在直流電源的正負(fù)端子間串聯(lián)連接兩個(gè)MOS型FET而構(gòu)成的三個(gè)串聯(lián)電路的各個(gè)連接點(diǎn)連接到電機(jī)的驅(qū)動(dòng)線圈。該MOS型FET由FET本體和寄生元件組構(gòu)成，將其電流容量設(shè)為該MOS型FET導(dǎo)通時(shí)流過(guò)FET本體的第一電流的最大值和MOS型FET從導(dǎo)通切換為截止的過(guò)渡時(shí)流過(guò)寄生元件組的第二電流的最大值之和。
文檔編號(hào)H02P6/12GK1777016SQ200510125428
公開日2006年5月24日 申請(qǐng)日期2005年11月17日 優(yōu)先權(quán)日2004年11月19日
發(fā)明者龜田晃史 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社