專利名稱:一種電路的制作方法
【專利摘要】本公開內(nèi)容的實(shí)施方式涉及電路。第一軟啟動信號指示在升壓整流器的加載階段中的操作并且第二軟啟動信號指示在該加載階段之后的脈沖驅(qū)動階段中的操作。整流晶體管響應(yīng)于第一軟啟動電路而在加載階段的持續(xù)時間內(nèi)被激勵以生成上升的輸出電壓。整流晶體管進(jìn)一步響應(yīng)于第二軟啟動電路而在脈沖驅(qū)動階段期間被反復(fù)激勵以生成升壓的輸出電壓。在加載階段期間，耦合在整流晶體管的第一導(dǎo)通端子和本體端子之間的第一晶體管被激勵，并且耦合在整流晶體管的本體端子和第二導(dǎo)通端子之間的第二晶體管被停用。在脈沖驅(qū)動階段期間，第一晶體管被停用，而第二晶體管被激勵。
【專利說明】_種電路

【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容總體上涉及升壓轉(zhuǎn)換器電路，尤其涉及一種用于在升壓轉(zhuǎn)換器中使用以便控制關(guān)機(jī)電流的電路。

【背景技術(shù)】
[0002]DC/DC轉(zhuǎn)換器電路在電池供電的便攜式設(shè)備中廣泛使用。這樣的設(shè)備的示例包括:智能電話、智能手表、相機(jī)、媒體播放器以及多種其它便攜式數(shù)字設(shè)備。對于升壓類型的轉(zhuǎn)換器而言，電路進(jìn)行操作以接收DC輸入電壓(從電池)并且生成DC輸出電壓，其中DC輸出電壓的量級超過DC輸入電壓的量級。為了延長電池壽命，本領(lǐng)域技術(shù)人員認(rèn)識到，尤其是在關(guān)閉期間，需要對輸入和輸出之間的泄漏電流進(jìn)行控制。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型所要解決的技術(shù)問題是如何解決上述的電路關(guān)閉期間的所存在的泄露電流的技術(shù)問題。
[0004]在一個實(shí)施例中，一種電路包括升壓轉(zhuǎn)換器，其具有:輸入節(jié)點(diǎn)；輸出節(jié)點(diǎn)；整流晶體管，其耦合在該輸入和輸出節(jié)點(diǎn)之間并且具有本體端子；第一晶體管，其耦合在該輸入節(jié)點(diǎn)和本體端子之間；和第二晶體管，其耦合在該本體端子和輸出節(jié)點(diǎn)之間。該電路進(jìn)一步包括:軟啟動電路，其被配置為接收軟啟動信號并且響應(yīng)于此而生成應(yīng)用于該整流晶體管的控制端子的第一控制信號；以及驅(qū)動電路，其被配置為生成應(yīng)用于該第一晶體管的控制端子的第二控制信號，并且進(jìn)一步被配置為接收該軟啟動信號并且響應(yīng)于此而生成應(yīng)用于該第二晶體管的控制端子的第三控制信號。
[0005]根據(jù)一個實(shí)施方式，所述輸入節(jié)點(diǎn)被配置用于連接至電感器并且所述輸出節(jié)點(diǎn)被配置用于連接至電容器。
[0006]根據(jù)一個實(shí)施方式，所述軟啟動信號包括:第一啟動信號，所述軟啟動電路響應(yīng)于所述第一啟動信號而通過所述第一控制信號激勵所述整流晶體管以對所述輸出節(jié)點(diǎn)充電；以及第二啟動信號，所述軟啟動電路響應(yīng)于所述第二啟動信號而允許通過所述第一控制信號反復(fù)激勵所述整流晶體管以對所述輸出節(jié)點(diǎn)處的電壓進(jìn)行升壓。
[0007]根據(jù)一個實(shí)施方式，所述驅(qū)動電路被配置為在所述第一啟動信號和所述第二啟動信號都有效時通過所述第三控制信號激勵所述第二晶體管。
[0008]根據(jù)一個實(shí)施方式，所述第一晶體管的控制端子由所述輸出節(jié)點(diǎn)處的電壓通過所述第二控制信號進(jìn)行控制。
[0009]根據(jù)一個實(shí)施方式，該電路進(jìn)一步包括:第一反向器電路，所述第一反向器電路具有作為第三控制信號而耦合至所述第二晶體管的所述控制端子的輸出并且具有第一供電端子和第二供電端子；電壓控制電路，被配置為響應(yīng)于所述第一反向器電路的輸出而將所述輸入端子處的電壓或所述輸出端子處的電壓之一應(yīng)用于所述第一供電端子；以及鉗位電路，被配置為將從所述本體端子處的電壓得出的電壓應(yīng)用于所述第二供電端子。
[0010]根據(jù)一個實(shí)施方式，所述軟啟動信號包括第一軟啟動信號和第二軟啟動信號，其中所述鉗位電路響應(yīng)于所述第一軟啟動信號而被控制并且其中所述第一反向器電路響應(yīng)于所述第二軟啟動信號而被控制。
[0011]根據(jù)一個實(shí)施方式，該電路進(jìn)一步包括第二反向器電路，所述第二反向器電路具有耦合至所述第一反向器電路的輸入的輸出，其中所述電壓控制電路進(jìn)一步對所述第二反向器電路的輸出進(jìn)行響應(yīng)并且其中所述第二反向器電路響應(yīng)于所述第二軟啟動信號而被控制。
[0012]根據(jù)一個實(shí)施方式，所述第一供電端子是邏輯高信號供應(yīng)端子并且所述第二供電端子是邏輯低信號供應(yīng)端子，所述第三控制信號在激勵所述第二晶體管時具有來自所述邏輯低供應(yīng)端子的電壓。
[0013]在一個實(shí)施例中，一種電路包括:升壓電路，其包括具有第一和第二導(dǎo)通端子以及本體端子的整流晶體管；第一晶體管，其耦合在該第一導(dǎo)通端子和本體端子之間；和第二晶體管，其耦合在該本體端子和第二導(dǎo)通端子之間；以及控制電路，其被配置為對所述升壓電路的操作進(jìn)行控制。該控制電路包括:軟啟動電路，其被配置為接收指示加載階段的第一軟啟動信號以及指示所述加載階段之后的脈沖驅(qū)動階段的第二軟啟動信號，該軟啟動電路可操作以響應(yīng)于第一軟啟動電路而在該加載階段的持續(xù)時間內(nèi)激勵該整流晶體管，并且進(jìn)一步可操作以在該脈沖驅(qū)動階段期間輸送脈沖信號以對該整流晶體管的激勵進(jìn)行控制；和本體控制電路，其被配置為響應(yīng)于該第一和第二軟啟動信號對該第一和第二晶體管的激勵進(jìn)行控制，該本體控制電路可操作以在第一軟啟動信號活動且第二軟啟動信號無活動時激勵第一晶體管并且停用第二晶體管，并且進(jìn)一步可操作以在第二軟啟動信號活動時停用第一晶體管并且激勵第二晶體管。
[0014]根據(jù)一個實(shí)施方式，該電路進(jìn)一步包括耦合至所述整流晶體管的所述第二導(dǎo)通端子的輸出節(jié)點(diǎn)，所述本體控制電路包括被配置為將所述輸出節(jié)點(diǎn)耦合至所述第一晶體管的所述控制端子的電路。
[0015]根據(jù)一個實(shí)施方式，該電路進(jìn)一步包括鉗位電壓生成器電路，具有耦合至所述整流晶體管的所述本體端子的供電節(jié)點(diǎn)并且被配置為生成作為所述第一軟啟動信號的邏輯狀態(tài)的函數(shù)的鉗位電壓。
[0016]根據(jù)一個實(shí)施方式，該電路進(jìn)一步包括第一反向器電路，具有邏輯高供應(yīng)節(jié)點(diǎn)、邏輯低供應(yīng)節(jié)點(diǎn)、被配置為生成用于對所述第二晶體管的激勵進(jìn)行控制的控制信號的輸出節(jié)點(diǎn)；其中所述鉗位電壓被應(yīng)用于所述邏輯低供應(yīng)節(jié)點(diǎn)。
[0017]根據(jù)一個實(shí)施方式，該電路進(jìn)一步包括電壓控制電路，被配置為響應(yīng)于所述控制信號而選擇第一電壓或第二電壓以便應(yīng)用于所述邏輯高供應(yīng)節(jié)點(diǎn)。
[0018]根據(jù)一個實(shí)施方式，所述第一電壓是所述升壓電路的輸出處的電壓并且所述第二電壓是所述升壓電路的輸入處的電壓。
[0019]根據(jù)一個實(shí)施方式，所述反向器的輸入被配置為接收從所述第二軟啟動信號得出的信號。
[0020]在一個實(shí)施例中，一種方法包括:接收第一軟啟動信號，其指不升壓整流器的加載階段中的操作；響應(yīng)于第一軟啟動電路而在該加載階段的持續(xù)時間內(nèi)激勵該整流晶體管以生成朝向輸入電壓的水平上升的輸出電壓，所述整流晶體管具有第一和第二導(dǎo)通端子以及本體端子；接收第二軟啟動信號，其指示所述升壓整流器的所述加載階段之后的脈沖驅(qū)動階段中的操作；在該脈沖驅(qū)動階段期間輸送脈沖信號以對該整流晶體管的反復(fù)激勵進(jìn)行控制而生成經(jīng)升壓的輸出電壓；在該加載階段期間，激勵耦合在第一導(dǎo)通端子和本體端子之間的第一晶體管并且停用耦合在本體端子和第二導(dǎo)通端子之間的第二晶體管以對所述輸出電壓進(jìn)行升壓而超過輸入電壓；并且在該脈沖驅(qū)動階段期間，激勵耦合在本體端子和第二導(dǎo)通端子之間的第二晶體管并且停用耦合在第一導(dǎo)通端子和本體端子之間的第一晶體管。
[0021]根據(jù)本實(shí)用新型的實(shí)施方式，泄漏電流非常小。

【附圖說明】

[0022]為了更為完整地理解本公開內(nèi)容及其優(yōu)勢，現(xiàn)在參考以下結(jié)合附圖所進(jìn)行的描述，其中:
[0023]圖1是升壓轉(zhuǎn)換器的實(shí)施例的電路圖；
[0024]圖2是升壓轉(zhuǎn)換器的實(shí)施例的電路圖；
[0025]圖3A和3B圖示了圖2的電路的操作；
[0026]圖3C是用于控制圖2A的操作的電路圖；
[0027]圖4是用于隨圖2的電路使用的軟啟動電路的電路圖；
[0028]圖5是電路操作的時序圖；和
[0029]圖6是本體控制電路的電路圖。

【具體實(shí)施方式】
[0030]現(xiàn)在參考圖1，其示出了升壓轉(zhuǎn)換器100的實(shí)施例的電路圖。電路100包括節(jié)點(diǎn)LX。電感器L耦合在節(jié)點(diǎn)LX與被配置為接收輸入電壓的供電輸入節(jié)點(diǎn)VIN之間。分流晶體管MN耦合在節(jié)點(diǎn)LX和基準(zhǔn)供應(yīng)節(jié)點(diǎn)(例如，接地端)之間。晶體管MN例如可以包括η溝道MOSFET晶體管，其具有耦合在節(jié)點(diǎn)LX和基準(zhǔn)供應(yīng)節(jié)點(diǎn)之間的源極-漏極路徑。晶體管MN的控制端子(柵極)被配置為接收開關(guān)信號SI。電路100進(jìn)一步包括耦合在節(jié)點(diǎn)LX和輸出節(jié)點(diǎn)VOUT之間一對串聯(lián)連接的晶體管MPl和ΜΡ2。晶體管MPl和ΜΡ2例如可以包括P溝道MOSFET晶體管，其具有在節(jié)點(diǎn)LX和節(jié)點(diǎn)VOUT之間(在節(jié)點(diǎn)VMID)互相串聯(lián)耦合的源極-漏極路徑。晶體管MPl的控制端子(柵極)被配置為接收開關(guān)信號S2。晶體管ΜΡ2的控制端子(柵極)被配置為接收開關(guān)信號S3。電容器Cout耦合在輸出節(jié)點(diǎn)VOUT和基準(zhǔn)供應(yīng)節(jié)點(diǎn)之間。晶體管MPl包括整流晶體管，而晶體管ΜΡ2包括負(fù)載晶體管。
[0031]在一種示例實(shí)施方式中，節(jié)點(diǎn)LX可以包括集成電路設(shè)備的封裝管腳，而電感器L被提供為外部電路組件。在另一種示例實(shí)施方式中，節(jié)點(diǎn)VOUT包括集成電路設(shè)備的封裝管腳。電容器Cout可以被提供為內(nèi)部電路組件(如所示出的)或外部電路組件。在又一種實(shí)施方式中，節(jié)點(diǎn)VOUT可以包括集成電路設(shè)備內(nèi)部的節(jié)點(diǎn)，其被配置為向同樣實(shí)施在該集成電路設(shè)備內(nèi)的其它電路裝置供應(yīng)經(jīng)升壓的DC電壓。
[0032]開關(guān)信號S1、S2和S3由控制電路102生成。在設(shè)備進(jìn)行操作的任何情況下，負(fù)載晶體管MP2由控制信號S3所激勵?？刂齐娐?02隨后通過控制信號SI激勵分流晶體管麗以將電感器L耦合在供應(yīng)節(jié)點(diǎn)VIN和基準(zhǔn)供應(yīng)節(jié)點(diǎn)之間。電流流過電感器L并且跨電感器的電壓增大。控制電路隨后停用晶體管MN并且通過控制信號S2激勵整流晶體管MPl。電流因此流過晶體管MPl和MP2并且進(jìn)入輸出電容器Cout。控制電路隨后停用晶體管MPl并且重復(fù)該過程。結(jié)果，存儲在電容器Cout中并且被使得可在輸入節(jié)點(diǎn)VOUT處獲得的電壓上升至超過輸入節(jié)點(diǎn)VIN處的電壓的水平。
[0033]當(dāng)電路100關(guān)閉時，晶體管MPl和MP2均關(guān)斷。這些晶體管的本體二極管被反向偏置并且因此節(jié)點(diǎn)VIN和VOUT之間沒有供電流泄漏的路徑。節(jié)點(diǎn)VMID處的電壓將移動至使得可在節(jié)點(diǎn)VIN和VOUT處獲得的兩個電壓中較高的一個。
[0034]注意到電路100的缺陷包括:a)需要兩個pMOS器件(MPl和MP2)，這占據(jù)了集成電路上的大塊面積，以及b)由于用作輸出整流的開關(guān)晶體管的晶體管MPl需要兩倍大小以便保持小的Rdson數(shù)值但是盡管如此仍然產(chǎn)生增加的開關(guān)損耗，所以其效率較低。
[0035]現(xiàn)在參考圖2，其示出了升壓轉(zhuǎn)換器110的實(shí)施例的電路圖。關(guān)于圖1的電路100的同樣附圖標(biāo)記指代同樣或類似的部分。電路110包括耦合在節(jié)點(diǎn)LX和輸出節(jié)點(diǎn)VOUT之間的整流晶體管MP。晶體管MP例如可以包括P溝道MOSFET晶體管，其源極-漏極路徑耦合在節(jié)點(diǎn)LX和節(jié)點(diǎn)VOUT之間。晶體管MP的控制端子(柵極)被配置為接收開關(guān)信號S4。電路110進(jìn)一步包括耦合在節(jié)點(diǎn)LX和輸出節(jié)點(diǎn)VOUT之間的一對串聯(lián)連接的本體控制晶體管MPSl和MPS2。晶體管MPSl和MPS2例如可以包括p溝道MOSFET晶體管，它們的源極-漏極路徑在節(jié)點(diǎn)LX和節(jié)點(diǎn)VOUT之間(在節(jié)點(diǎn)BG)互相串聯(lián)耦合。節(jié)點(diǎn)BG耦合至晶體管MP的本體端子。晶體管MPSl的控制端子(柵極)被配置為接收開關(guān)信號S5。晶體管MPS2的控制端子(柵極)被配置為接收開關(guān)信號S6。串聯(lián)連接的晶體管MPSl和MPS2因此與晶體管MP并聯(lián)連接。晶體管MPSl和MPS2通常將是明顯小于晶體管MP的器件。
[0036]晶體管MPSl和MPS2進(jìn)行工作以控制晶體管MP的本體連接。如果節(jié)點(diǎn)VIN處的電壓大于節(jié)點(diǎn)VOUT處的電壓，則控制電路102進(jìn)行工作以激勵晶體管MPSl而將晶體管MP的本體在節(jié)點(diǎn)BG耦合至晶體管MP的漏極(參見圖3A)并且利用晶體管MPS2所提供的反向偏置的本體二極管而防止從輸入到輸出的泄露電流。相反地，如果節(jié)點(diǎn)VOUT處的電壓大于節(jié)點(diǎn)VIN處的電壓，則控制電路102進(jìn)行工作以激勵晶體管MPS2而將晶體管MP的本體在節(jié)點(diǎn)BG耦合至晶體管MP的源極(參見圖3B)并且利用晶體管MPSl所提供的反向偏置的本體二極管而防止從輸出到輸入的泄露電流。
[0037]開關(guān)信號S1、S4、S5和S6由控制電路202所生成?？刂齐娐?02首先通過控制信號SI激勵分流晶體管MN以將電感器L耦合在供應(yīng)節(jié)點(diǎn)VIN和基準(zhǔn)供應(yīng)節(jié)點(diǎn)之間。電流流過電感器L并且跨電感器端子的電壓有所增大?？刂齐娐冯S后停用晶體管MN并且通過控制信號S4激勵晶體管MP。電流因此通過晶體管MP而進(jìn)入輸出電容器Cout?？刂齐娐冯S后停用晶體管MP并且重復(fù)該過程。結(jié)果，存儲在電容器Cout并且使得可在輸出節(jié)點(diǎn)VOUT處獲得的電壓上升至超過輸入節(jié)點(diǎn)VIN處的電壓的水平。
[0038]控制電路202進(jìn)一步用作電壓傳感器204以感測并比較節(jié)點(diǎn)VIN和VOUT處的電壓(參見圖3C)。如果升壓器電路110被關(guān)斷并且電壓的感測指示節(jié)點(diǎn)VIN處的電壓大于節(jié)點(diǎn)VOUT處的電壓，則控制電路激勵晶體管MPSl (通過信號S5)并且晶體管MPS2的本體二極管被反向偏置以防止泄漏電流(圖3A)。當(dāng)升壓器電路110進(jìn)行工作并且電壓的感測指示節(jié)點(diǎn)VOUT處的電壓大于節(jié)點(diǎn)VIN處的電壓時，則控制電路激勵晶體管MPS2 (通過信號S6)并且晶體管MPSl的本體二極管被反向偏置以防止泄漏電流(圖3B)。
[0039]注意到電路110的缺陷包括:a)存在與放大器/比較器的操作相關(guān)聯(lián)的關(guān)斷電流(圖3C) ；b)當(dāng)節(jié)點(diǎn)VOUT處的電壓在關(guān)閉之后保持為高時需要PCLAMP電路來控制晶體管MPS2的導(dǎo)通，并且該鉗位電路將消耗功率；以及c)放大器/比較器和PCLAMP電路占據(jù)了集成電路上的大片面積。
[0040]現(xiàn)在參考圖4，其示出了用于隨圖2的電路110使用的軟啟動電路120。軟啟動電路120包括可以包括在控制電路202內(nèi)的邏輯電路裝置。軟啟動電路120包括邏輯與(AND)門122，其具有耦合至晶體管MP的柵極并且被配置為生成控制信號DrP (作為信號S4)的輸出。軟啟動電路120進(jìn)一步包括邏輯與非(NAND)門124，其具有耦合至邏輯AND門122的第一輸入的輸出。邏輯AND門122的第二輸入被配置為接收信號Driver_P。軟啟動電路120進(jìn)一步包括邏輯非(NOT)門126，其具有耦合至邏輯NAND門的第一輸入的輸出。邏輯NAND門124的第二輸入被配置為接收信號PL0AD。邏輯NOT門126的輸入被配置為接收信號PWD_ST。PLOAD和PWD_ST信號是軟啟動信號。
[0041]電路110的操作過程(圖5所示)包括四個階段:
[0042]階段I:PLOAD = 0，PWD_ST = 0，Driver_P = 1，DrP = 1，VOUT = O。這是關(guān)閉階段。
[0043]階段2:PLOAD = 1，PWD_ST = 0，Driver_P = 1，DrP = O 以導(dǎo)通 MP。輸出電容器Cout被緩慢充電達(dá)到節(jié)點(diǎn)VIN處的電壓。這是加載階段。
[0044]階段3:PLOAD = 1，PWD_ST = 1，DrP被Driver_P信號所控制以進(jìn)行切換并導(dǎo)致輸出節(jié)點(diǎn)VOUT處的電壓被升壓至大于節(jié)點(diǎn)VIN處的電壓的量級。對信號SI (未示出)進(jìn)行補(bǔ)充激勵以控制晶體管MN。這是脈沖驅(qū)動階段。
[0045]階段4:如果該設(shè)備被關(guān)閉，但是仍然需要VOUT處的電壓，則PLOAD = 0，PWD_ST=O 且 DrP = I。
[0046]這四個操作階段可以如下被關(guān)聯(lián)至晶體管MPSl和MPS2的不同的要求的激勵狀
--τ O
[0047]階段1:晶體管MPSl被控制電路202通過信號S5進(jìn)行激勵以將節(jié)點(diǎn)BG連接至晶體管MP的漏極。
[0048]階段2:晶體管MPSl被控制電路202通過信號S6進(jìn)行激勵以將節(jié)點(diǎn)BG連接至晶體管MP的漏極。晶體管MPS2被停用。
[0049]階段3:晶體管MPS2被控制電路202通過信號S6進(jìn)行激勵以將節(jié)點(diǎn)BG連接至晶體管MP的源極。晶體管MPSl被停用。
[0050]階段4:晶體管MPS2被控制信號202進(jìn)行激勵以將節(jié)點(diǎn)BG連接至晶體管MP的源極(同時節(jié)點(diǎn)VOUT處的電壓大約節(jié)點(diǎn)VIN處的電壓，否則轉(zhuǎn)向階段I)。晶體管MPSl被停用。
[0051]因此，PLOAD和PWD_ST軟啟動信號能夠被本體控制電路處理以生成控制信號S4和S5而基于操作階段對晶體管MPSl和MPS2進(jìn)行適當(dāng)激勵。現(xiàn)在參考圖6，其示出了用于對升壓轉(zhuǎn)換器電路中的晶體管MP的本體端子進(jìn)行控制時使用的本體控制電路130的電路圖。關(guān)于圖2的電路110的同樣附圖標(biāo)記指代同樣或類似的部分。電路130包括可以被包括在控制電路202內(nèi)的電路裝置。有利地，圖3C的比較器電路204并不需要，并且由于提供了其它電路裝置以對MPSl和MPS2的晶體管進(jìn)行控制而能夠被去除。
[0052]晶體管MPSl的柵極端子耦合至輸出節(jié)點(diǎn)VOUT。因此，信號S5等于輸出節(jié)點(diǎn)VOUT處的電壓并且晶體管MPSl的激勵響應(yīng)于節(jié)點(diǎn)VOUT處的電壓，而節(jié)點(diǎn)VOUT處的電壓則響應(yīng)于軟啟動信號PLOAD和PWD_ST而被控制。如果PLOAD和PWD_ST均為低，則輸出電壓VOUT為低并且晶體管MPSl被激勵。如果PLOAD為高且PWD_ST為低，則輸出電壓在一段時間內(nèi)保持低于節(jié)點(diǎn)VIN處的電壓并且晶體管MPSl在該段時間期間保持被激勵。
[0053]鉗位電路140包括具有被配置為接收PLOAD軟啟動信號的控制(柵極)端子的晶體管M3。晶體管M3可以包括η溝道M0SFET。晶體管M3的源極-漏極路徑在節(jié)點(diǎn)PCLAMP和供應(yīng)基準(zhǔn)節(jié)點(diǎn)(接地端)之間與電流源13串聯(lián)耦合。電路140從節(jié)點(diǎn)BG處的電壓進(jìn)行供電。電阻器Rl耦合在節(jié)點(diǎn)BG和節(jié)點(diǎn)PCLAMP之間。齊納二極管Dl與電阻器Rl并聯(lián)地耦合在節(jié)點(diǎn)BG和節(jié)點(diǎn)PCLAMP之間。電路140被配置為輸出節(jié)點(diǎn)PCLAMP處的鉗位電壓，該鉗位電壓取決于信號PL0AD。當(dāng)PLOAD = O時，PCLAMP = VBe并且當(dāng)PLOAD = I時，PCLAMP一 Vbg-Vdi。
[0054]信號S6由驅(qū)動電路142生成。電路142包括具有被配置為接收PWD_ST軟啟動信號的控制(柵極)端子的晶體管M4。晶體管M4可以包括η溝道M0SFET。晶體管Μ4的源極-漏極路徑在節(jié)點(diǎn)B和供應(yīng)基準(zhǔn)節(jié)點(diǎn)(接地端)之間與電流源14串聯(lián)耦合。電路142從節(jié)點(diǎn)VPRL處的電壓進(jìn)行供電(如以下所描述的，節(jié)點(diǎn)VPRL處的電壓從節(jié)點(diǎn)VOUT和節(jié)點(diǎn)VIN處的電壓得出(例如，在它們之間進(jìn)行選擇))。電阻器R2耦合在節(jié)點(diǎn)VPRL和節(jié)點(diǎn)B之間。齊納二極管D2與電阻器R2并聯(lián)地耦合在節(jié)點(diǎn)VPRL和節(jié)點(diǎn)B之間。電路142被配置為輸出節(jié)點(diǎn)B處的驅(qū)動信號，該驅(qū)動信號取決于信號PWD_ST。當(dāng)PWD_ST = O時，B = Vvpel,并且當(dāng) PWD_ST = I 時，B = Vvpel-Vd2O
[0055]節(jié)點(diǎn)B處的驅(qū)動信號通過一對反向器電路144和146而利用低邏輯電壓電平移位進(jìn)行緩沖以生成節(jié)點(diǎn)BI和B2處的信號。反向器電路144和146均具有耦合至節(jié)點(diǎn)VPRL的第一供電端子(例如，Vdd)，并且均具有耦合至節(jié)點(diǎn)PCLAMP的第二供電端子(例如，接地端)。第一供電端子處的電壓對于從每個反向器所輸出的信號定義邏輯高電壓，而第二供電端子處的電壓對于從每個反向器所輸出的信號定義邏輯低電壓。就此而言，將會注意到的是，設(shè)置為邏輯低電壓的節(jié)點(diǎn)PCLAMP處的電壓被移位而高于基準(zhǔn)電壓(接地端)。
[0056]電路140進(jìn)一步包括具有耦合至節(jié)點(diǎn)B2的控制端子(柵極)的晶體管Ml以及具有耦合至節(jié)點(diǎn)BI的控制端子(柵極)的晶體管M2。晶體管Ml和M2可以包括P溝道MOSFETo晶體管Ml的源極-漏極路徑耦合在節(jié)點(diǎn)VPRL和節(jié)點(diǎn)VOUT之間。晶體管M2的源極-漏極路徑耦合在節(jié)點(diǎn)VPRL和節(jié)點(diǎn)VIN之間。包括晶體管Ml和M2的電路裝置用作電壓控制電路，其被配置為生成節(jié)點(diǎn)VPRL處的電壓，作為節(jié)點(diǎn)VOUT處的電壓(當(dāng)晶體管Ml導(dǎo)通時)或者節(jié)點(diǎn)VIN處的電壓(當(dāng)晶體管M2導(dǎo)通時)。控制操作響應(yīng)于節(jié)點(diǎn)BI和B2處的信號。因此，根據(jù)電壓控制電路所進(jìn)行的選擇，從每個反向器輸出的信號的邏輯高電壓將是節(jié)點(diǎn)VOUT處的電壓或者節(jié)點(diǎn)VIN處的電壓。
[0057]電路40可在以上所描述的每個階段進(jìn)行操作以如下適當(dāng)?shù)丶罹w管MPSl和MPS2:
[0058]階段1:V0UT = 0V,并且當(dāng)作為信號S5應(yīng)用于晶體管MPSl的柵極時，該電壓導(dǎo)致晶體管MPSl導(dǎo)通(與圖3A相比較)并且節(jié)點(diǎn)BG處的電壓等于節(jié)點(diǎn)VIN處的電壓。PLOAD=0，因此晶體管M3關(guān)斷并且節(jié)點(diǎn)PCLAMP處的電壓通過上拉電阻器Rl而等于節(jié)點(diǎn)BG處的電壓(即，其等于節(jié)點(diǎn)VIN處的電壓)。在這種情況下，節(jié)點(diǎn)VPRL處的電壓近似等于節(jié)點(diǎn)PCLAMP處的電壓(并且因此近似等于節(jié)點(diǎn)BG處的電壓)。反向器144和146并不進(jìn)行操作。晶體管Ml和M2因此都被關(guān)斷，因為節(jié)點(diǎn)BI和B2處的電壓都過高而無法導(dǎo)通晶體管Ml或晶體管M2。然而，晶體管Ml和M2的本體耦合至節(jié)點(diǎn)VPRL處的電壓。從軟啟動電路120輸出的信號DrP將等于節(jié)點(diǎn)VBPRL處的電壓并且晶體管MP被關(guān)斷。
[0059]階段2:PLOAD = I且PWD_ST = O。晶體管M3響應(yīng)于PLOAD信號而導(dǎo)通并且節(jié)點(diǎn)PCLAMP處的電壓將等于節(jié)點(diǎn)BG處的電壓減去跨齊納二極管Dl的壓降(例如，5V)所設(shè)置的電壓。該電壓將為從反向器144和146所輸出的信號設(shè)置邏輯低電壓電平。晶體管M4響應(yīng)于信號PWD_ST而關(guān)斷，并且因此節(jié)點(diǎn)B具有等于節(jié)點(diǎn)VPRL處的電壓的電壓(通過上拉電阻器R2)。緩沖反向器電路144和146因此響應(yīng)于節(jié)點(diǎn)B處的電壓而產(chǎn)生節(jié)點(diǎn)BI處的具有等于節(jié)點(diǎn)PCLAMP處的電壓的邏輯低電壓的信號以及節(jié)點(diǎn)B2處的具有等于節(jié)點(diǎn)VPRL處的電壓的邏輯高電壓的信號。晶體管M2響應(yīng)于節(jié)點(diǎn)BI處的邏輯低電壓而導(dǎo)通以將節(jié)點(diǎn)VIN處的電壓應(yīng)用于節(jié)點(diǎn)VPRL。晶體管Ml和MPS2保持關(guān)斷。晶體管MPSl在節(jié)點(diǎn)VOUT處的電壓緩慢充電至節(jié)點(diǎn)VIN處的電壓的同時保持導(dǎo)通。
[0060]階段3:PLOAD = I且PWD_ST =1。節(jié)點(diǎn)PCLAMP處的電壓保持等于節(jié)點(diǎn)BG處的電壓減去跨齊納二極管Dl的壓降(例如，5V)所設(shè)置的電壓，這同樣為從反向器144和146所輸出的信號設(shè)置了邏輯低電壓。信號PWD_ST的邏輯狀態(tài)變化導(dǎo)致晶體管M4導(dǎo)通并且節(jié)點(diǎn)B處的電壓降至節(jié)點(diǎn)VPRL處的電壓(即，節(jié)點(diǎn)VIN處的電壓)減去跨齊納二極管Dl的壓降(例如，5V)所設(shè)置的電壓。緩沖反向器電路144響應(yīng)于節(jié)點(diǎn)B處的電壓而產(chǎn)生節(jié)點(diǎn)BI處的具有等于節(jié)點(diǎn)VPRL處的電壓的邏輯高電壓的信號，并且反向器電路146則產(chǎn)生節(jié)點(diǎn)B2處的具有等于節(jié)點(diǎn)PCLAMP處的電壓的邏輯低電壓的信號。晶體管M2關(guān)斷且晶體管Ml導(dǎo)通。節(jié)點(diǎn)VPRL處的電壓現(xiàn)在等于節(jié)點(diǎn)VOUT處的電壓(其響應(yīng)于應(yīng)用于晶體管MP的柵極的信號DrP的切換而被升壓至高于節(jié)點(diǎn)VIN處的電壓)。由于節(jié)點(diǎn)VOUT處的電壓已經(jīng)被升壓而至少等于節(jié)點(diǎn)VIN處的電壓，所以晶體管MPSl被關(guān)斷。節(jié)點(diǎn)B2處的邏輯低電壓被進(jìn)一步作為信號S6應(yīng)用以導(dǎo)通晶體管MPS2。
[0061]階段4:在設(shè)備關(guān)閉但是節(jié)點(diǎn)VOUT處的電壓保持高于節(jié)點(diǎn)VIN處的電壓的時間段內(nèi)，節(jié)點(diǎn)VOUT處的電壓導(dǎo)致晶體管MPSl保持關(guān)斷。由于并不從節(jié)點(diǎn)VPRL汲取電流，所以節(jié)點(diǎn)VPRL處的電壓通過晶體管Ml的激勵而保持等于節(jié)點(diǎn)VOUT處的電壓。PLOAD = 0，因此晶體管M3關(guān)斷。這導(dǎo)致節(jié)點(diǎn)VCLAMP處的電壓等于節(jié)點(diǎn)VOUT處的電壓(通過節(jié)點(diǎn)BG以及上拉電阻器Rl的動作)。信號DrP被設(shè)置為節(jié)點(diǎn)VPRL處的電壓，并且在該條件下，晶體管MP被關(guān)斷。
[0062]電路130有利地利用與軟啟動相關(guān)聯(lián)的信號。
[0063]在圖6的電路的仿真中，節(jié)點(diǎn)VIN處的電壓為3.7V。在階段I期間，節(jié)點(diǎn)VOUT處的電壓為0V。該仿真測量了階段I的電流消耗大約為3.8nA。該仿真進(jìn)一步測量了階段3的電流消耗大約為ΙΟηΑ。因此，注意到泄漏電流非常小。
[0064]本領(lǐng)域技術(shù)人員將會輕易理解的是，在保持處于本公開內(nèi)容的范圍之內(nèi)的同時素材和方法可以有所變化。還要理解的是，本公開內(nèi)容提供了用來說明實(shí)施例的具體上下文以外的許多可適用的發(fā)明概念。因此，所附權(quán)利要求意在將這樣的處理、機(jī)器、制造、物質(zhì)合成、器件、方法或步驟包括在其范圍之內(nèi)。
【權(quán)利要求】
1.一種電路，其特征在于，包括: 升壓轉(zhuǎn)換器，具有: 輸入節(jié)點(diǎn)； 輸出節(jié)點(diǎn)； 整流晶體管，耦合在所述輸入節(jié)點(diǎn)和所述輸出節(jié)點(diǎn)之間并且具有本體端子； 第一晶體管，耦合在所述輸入節(jié)點(diǎn)和所述本體端子之間；和 第二晶體管，耦合在所述本體端子和所述輸出節(jié)點(diǎn)之間； 軟啟動電路，被配置為接收軟啟動信號并且響應(yīng)于所述軟啟動信號而生成應(yīng)用于該整流晶體管的控制端子的第一控制信號；以及 驅(qū)動電路，被配置為生成應(yīng)用于所述第一晶體管的控制端子的第二控制信號，并且進(jìn)一步被配置為接收所述軟啟動信號并且響應(yīng)于所述軟啟動信號而生成應(yīng)用于所述第二晶體管的控制端子的第三控制信號。2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述輸入節(jié)點(diǎn)被配置用于連接至電感器并且所述輸出節(jié)點(diǎn)被配置用于連接至電容器。3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述軟啟動信號包括: 第一啟動信號，所述軟啟動電路響應(yīng)于所述第一啟動信號而通過所述第一控制信號激勵所述整流晶體管以對所述輸出節(jié)點(diǎn)充電；以及 第二啟動信號，所述軟啟動電路響應(yīng)于所述第二啟動信號而允許通過所述第一控制信號反復(fù)激勵所述整流晶體管以對所述輸出節(jié)點(diǎn)處的電壓進(jìn)行升壓。4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述驅(qū)動電路被配置為在所述第一啟動信號和所述第二啟動信號都有效時通過所述第三控制信號激勵所述第二晶體管。5.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一晶體管的控制端子由所述輸出節(jié)點(diǎn)處的電壓通過所述第二控制信號進(jìn)行控制。6.根據(jù)權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包括: 第一反向器電路，所述第一反向器電路具有作為第三控制信號而耦合至所述第二晶體管的所述控制端子的輸出并且具有第一供電端子和第二供電端子； 電壓控制電路，被配置為響應(yīng)于所述第一反向器電路的輸出而將所述輸入端子處的電壓或所述輸出端子處的電壓之一應(yīng)用于所述第一供電端子；以及 鉗位電路，被配置為將從所述本體端子處的電壓得出的電壓應(yīng)用于所述第二供電端子。7.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述軟啟動信號包括第一軟啟動信號和第二軟啟動信號，其中所述鉗位電路響應(yīng)于所述第一軟啟動信號而被控制并且其中所述第一反向器電路響應(yīng)于所述第二軟啟動信號而被控制。8.根據(jù)權(quán)利要求7所述的電路，其特征在于，進(jìn)一步包括第二反向器電路，所述第二反向器電路具有耦合至所述第一反向器電路的輸入的輸出，其中所述電壓控制電路進(jìn)一步對所述第二反向器電路的輸出進(jìn)行響應(yīng)并且其中所述第二反向器電路響應(yīng)于所述第二軟啟動信號而被控制。9.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述第一供電端子是邏輯高信號供應(yīng)端子并且所述第二供電端子是邏輯低信號供應(yīng)端子，所述第三控制信號在激勵所述第二晶體管時具有來自所述邏輯低供應(yīng)端子的電壓。10.一種電路，其特征在于，包括: 升壓電路，包括具有第一導(dǎo)通端子和第二導(dǎo)通端子以及本體端子的整流晶體管；耦合在所述第一導(dǎo)通端子和所述本體端子之間的第一晶體管；和耦合在所述本體端子和第二導(dǎo)通端子之間的第二晶體管；以及 控制電路，被配置為對所述升壓電路的操作進(jìn)行控制，所述控制電路包括: 軟啟動電路，被配置為接收指示加載階段的第一軟啟動信號以及指示所述加載階段之后的脈沖驅(qū)動階段的第二軟啟動信號，所述軟啟動電路可操作以響應(yīng)于所述第一軟啟動電路而在所述加載階段的持續(xù)時間內(nèi)激勵所述整流晶體管，并且進(jìn)一步可操作以在所述脈沖驅(qū)動階段期間輸送脈沖信號以對所述整流晶體管的激勵進(jìn)行控制；和 本體控制電路，被配置為響應(yīng)于所述第一軟啟動信號和所述第二軟啟動信號對所述第一晶體管和所述第二晶體管的激勵進(jìn)行控制，所述本體控制電路可操作以在所述第一軟啟動信號有效并且所述第二軟啟動信號無效時激勵所述第一晶體管并且停用所述第二晶體管，并且進(jìn)一步可操作以在所述第二軟啟動信號有效時停用所述第一晶體管并且激勵所述第二晶體管。11.根據(jù)權(quán)利要求10所述的電路，其特征在于，進(jìn)一步包括耦合至所述整流晶體管的所述第二導(dǎo)通端子的輸出節(jié)點(diǎn)，所述本體控制電路包括被配置為將所述輸出節(jié)點(diǎn)耦合至所述第一晶體管的所述控制端子的電路。12.根據(jù)權(quán)利要求10所述的電路，其特征在于，進(jìn)一步包括鉗位電壓生成器電路，具有耦合至所述整流晶體管的所述本體端子的供電節(jié)點(diǎn)并且被配置為生成作為所述第一軟啟動信號的邏輯狀態(tài)的函數(shù)的鉗位電壓。13.根據(jù)權(quán)利要求12所述的電路，其特征在于，進(jìn)一步包括第一反向器電路，具有邏輯高供應(yīng)節(jié)點(diǎn)、邏輯低供應(yīng)節(jié)點(diǎn)、被配置為生成用于對所述第二晶體管的激勵進(jìn)行控制的控制信號的輸出節(jié)點(diǎn)；其中所述鉗位電壓被應(yīng)用于所述邏輯低供應(yīng)節(jié)點(diǎn)。14.根據(jù)權(quán)利要求13所述的電路，其特征在于，進(jìn)一步包括電壓控制電路，被配置為響應(yīng)于所述控制信號而選擇第一電壓或第二電壓以便應(yīng)用于所述邏輯高供應(yīng)節(jié)點(diǎn)。15.根據(jù)權(quán)利要求14所述的電路，其特征在于，所述第一電壓是所述升壓電路的輸出處的電壓并且所述第二電壓是所述升壓電路的輸入處的電壓。16.根據(jù)權(quán)利要求14所述的電路，其特征在于，所述反向器的輸入被配置為接收從所述第二軟啟動信號得出的信號。
【文檔編號】H02M3-155GK204290716SQ201420509516
【發(fā)明者】張海波, 李盛峰 [申請人]意法半導(dǎo)體研發(fā)(深圳)有限公司