一種led驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型屬于集成電路領(lǐng)域，尤其涉及一種LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002] 當(dāng)今時(shí)代，電子行業(yè)迅猛發(fā)展，LED發(fā)光產(chǎn)品以壽命長(zhǎng)、發(fā)熱低、節(jié)能以及環(huán)保等特 點(diǎn)，使得其在照明領(lǐng)域得到廣泛地應(yīng)用，而作為驅(qū)動(dòng)LED的恒壓驅(qū)動(dòng)芯片也越來(lái)越趨向于 更低成本、更小體積的設(shè)計(jì)。
[0003] 芯片封裝是采用外殼將半導(dǎo)體集成電路芯片密封起來(lái)，起到安放、固定、密封、保 護(hù)芯片和增強(qiáng)電熱性能的作用。傳統(tǒng)的LED恒壓驅(qū)動(dòng)芯片采用16腳封裝，即LED恒壓驅(qū)動(dòng) 芯片引腳的數(shù)量為16,參照?qǐng)D1，封裝后的管腳定義為：
[0004] 管腳1?7、15為八個(gè)恒壓驅(qū)動(dòng)端口（Q0?Q7)，應(yīng)用時(shí)每個(gè)端口與LED燈的陰極 相連接；
[0005] 管腳8為GND :芯片接地端口，應(yīng)用時(shí)接電源負(fù)極；
[0006] 管腳16為VDD :芯片接電源端口，應(yīng)用時(shí)接電源正極；
[0007] 管腳14為SER :顯示數(shù)據(jù)輸入端口；
[0008] 管腳13為石：驅(qū)動(dòng)端□的使能端，應(yīng)用時(shí)接電源負(fù)極；
[0009] 管腳12為RCK :數(shù)據(jù)鎖存信號(hào)輸入端口；
[0010] 管腳11為SCK :時(shí)鐘信號(hào)輸入端口；
[0011] 管腳10為瓦^(guò):移位寄存器復(fù)位端口，應(yīng)用時(shí)接電源正極；
[0012] 管腳9為Q7' ：顯示數(shù)據(jù)輸出端口，應(yīng)用時(shí)接下一級(jí)芯片的數(shù)據(jù)輸入端口。
[0013] LED恒壓驅(qū)動(dòng)芯片的內(nèi)部結(jié)構(gòu)如圖2所示，控制顯示屏的灰度數(shù)據(jù)從SER端口輸 入，灰度時(shí)鐘從SCK端口輸入，下一級(jí)的灰度數(shù)據(jù)從Q7'端口輸出，為移位寄存器的復(fù) 位信號(hào)，低電平將移位寄存器復(fù)位，在顯示屏的應(yīng)用中，此端口接VDD信號(hào)。移位寄存器將 串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)傳輸給鎖存器，在RCK信號(hào)有效時(shí)鎖存數(shù)據(jù)，鎖存后的數(shù)據(jù)輸入 到恒壓驅(qū)動(dòng)模塊，數(shù)據(jù)和使能端口（石）共同控制驅(qū)動(dòng)端口 QO?Q7是否開啟，石端口為低 電平時(shí)，數(shù)據(jù)輸出到恒壓驅(qū)動(dòng)端口。
[0014] 在顯示屏應(yīng)用中，G端口接GND，即使能端口一直開啟，然而，封裝成本又與封裝 管腳數(shù)量息息相關(guān)，這些賦常值的端口造成芯片封裝成本難以降低的因素，阻礙了芯片的 推廣。 【實(shí)用新型內(nèi)容】
[0015] 本實(shí)用新型實(shí)施例的目的在于提供一種LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)，旨在解決目前 恒壓驅(qū)動(dòng)芯片引腳多，封裝成本高的問(wèn)題。
[0016] 本實(shí)用新型實(shí)施例是這樣實(shí)現(xiàn)的，一種LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)，包括封裝外殼 和芯片晶粒，所述封裝外殼具有16個(gè)封裝管腳，分別為：驅(qū)動(dòng)管腳（QO?Q7)、芯片接地管 腳（GND)、芯片接電源管腳（VDD)、顯示數(shù)據(jù)輸入管腳（SER)、顯示數(shù)據(jù)輸出管腳（Q7'）、數(shù)據(jù) 鎖存信號(hào)輸入管腳（RCK)、時(shí)鐘信號(hào)輸入管腳（SCK)、使能管腳（石）、移位寄存器復(fù)位管腳 ()，所述芯片晶粒具有14至16個(gè)引腳，所述使能管腳（δ )和/或所述移位寄存器 復(fù)位管腳（與所述芯片晶粒之間無(wú)封裝打線連接。
[0017] 進(jìn)一步地，所述芯片晶粒具有16個(gè)引腳，包括使能引腳和復(fù)位引腳，所述使能引 腳連接低電平電壓和/或所述復(fù)位引腳連接高電平電壓。
[0018] 進(jìn)一步地，所述芯片晶粒具有15個(gè)引腳，包括復(fù)位引腳，不包括使能引腳；
[0019] 所述使能管腳（石）與所述芯片晶粒之間無(wú)封裝打線連接；
[0020] 所述復(fù)位引腳與所述移位寄存器復(fù)位管腳（)之間無(wú)封裝打線連接，且所述 復(fù)位引腳連接高電平電壓，或所述復(fù)位引腳與所述移位寄存器復(fù)位管腳（)之間具有 封裝打線連接。
[0021] 進(jìn)一步地，所述芯片晶粒具有15個(gè)引腳，包括使能引腳，不包括復(fù)位引腳；
[0022] 所述移位寄存器復(fù)位管腳（互^ )與所述芯片晶粒之間無(wú)封裝打線連接；
[0023] 所述使能引腳與所述使能管腳（石）之間無(wú)封裝打線連接，且所述使能引腳連接 低電平電壓，或所述使能引腳與所述使能管腳（石）之間具有封裝打線連接。
[0024] 更進(jìn)一步地，所述芯片晶粒具有14個(gè)引腳，不包括使能引腳和復(fù)位引腳；
[0025] 所述使能管腳（石）和所述移位寄存器復(fù)位管腳（)與所述芯片晶粒之間無(wú) 封裝打線連接。
[0026] 更進(jìn)一步地，所述封裝結(jié)構(gòu)采用高分子聚合物封裝。
[0027] 更進(jìn)一步地，所述封裝打線材料為金線或銅線。
[0028] 本實(shí)用新型實(shí)施例在封裝過(guò)程中，將芯片中具有固定設(shè)置的封裝管腳不與對(duì)應(yīng)的 芯片晶粒引腳封裝打線連接，使之在應(yīng)用時(shí)懸空，同時(shí)將對(duì)應(yīng)的芯片晶粒引腳在芯片內(nèi)部 給予預(yù)設(shè)值，或通過(guò)集成電路結(jié)構(gòu)優(yōu)化掉對(duì)應(yīng)引腳，從而在實(shí)現(xiàn)顯示要求的前提下節(jié)省了 封裝成本，提高抗干擾能力。
【附圖說(shuō)明】
[0029] 圖1為現(xiàn)有LED恒壓驅(qū)動(dòng)芯片封裝管腳圖；
[0030] 圖2為現(xiàn)有LED恒壓驅(qū)動(dòng)芯片的內(nèi)部結(jié)構(gòu)圖；
[0031] 圖3為本實(shí)用新型第一實(shí)施例提供的LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)圖；
[0032] 圖4為本實(shí)用新型第二實(shí)施例提供的LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)圖；
[0033] 圖5為本實(shí)用新型第三實(shí)施例提供的LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)圖；
[0034] 圖6為本實(shí)用新型實(shí)施例提供的芯片封裝俯視圖。
【具體實(shí)施方式】
[0035] 為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施 例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋 本實(shí)用新型，并不用于限定本實(shí)用新型。
[0036] 本實(shí)用新型實(shí)施例在封裝過(guò)程中，將芯片中具有固定設(shè)置的封裝管腳不與對(duì)應(yīng)的 芯片晶粒引腳封裝打線連接，同時(shí)將對(duì)應(yīng)的芯片晶粒引腳在芯片內(nèi)部給予預(yù)設(shè)值，或通過(guò) 集成電路結(jié)構(gòu)優(yōu)化掉對(duì)應(yīng)引腳，從而節(jié)省了封裝成本。
[0037] 作為本實(shí)用新型一實(shí)施例，該LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)，包括封裝外殼和芯片晶 粒（又稱為管芯、Dies或裸芯片），所述封裝外殼具有16個(gè)封裝管腳（PIN)，分別為：驅(qū)動(dòng) 管腳（Q0?Q7)、芯片接地管腳（GND)、芯片接電源管腳（VDD)、顯示數(shù)據(jù)輸入管腳（SER)、顯 示數(shù)據(jù)輸出管腳（Q7'）、數(shù)據(jù)鎖存信號(hào)輸入管腳（RCK)、時(shí)鐘信號(hào)輸入管腳（SCK)、使能管 腳（石）、移位寄存器復(fù)位管腳（)，所述芯片晶粒具有14至16個(gè)引腳（PAD)，所述使 能管腳（石）和/或所述移位寄存器復(fù)位管腳（)與所述芯片晶粒之間無(wú)封裝打線連 接。
[0038] 優(yōu)選地，該芯片晶粒具有16個(gè)引腳，包括使能引腳和復(fù)位引腳，使能引腳連接低 電平電壓和/或復(fù)位引腳連接高電平電壓。
[0039] 優(yōu)選地，該芯片晶粒具有15個(gè)引腳，包括復(fù)位引腳，不包括使能引腳；
[0040] 使能管腳（G )與芯片晶粒之間無(wú)封裝打線連接；
[0041] 復(fù)位引腳與移位寄存器復(fù)位管腳（互^ )之間無(wú)封裝打線連接，且復(fù)位引腳連接 高電平電壓，或復(fù)位引腳與移位寄存器復(fù)位管腳（^ )之間具有封裝打線連接。
[0042] 優(yōu)選地，芯片晶粒具有15個(gè)引腳，包括使能引腳，不包括復(fù)位引腳；
[0043] 移位寄存器復(fù)位管腳（瓦^(guò) )與芯片晶粒之間無(wú)封裝打線連接；
[0044] 使能引腳與使能管腳（&)之間無(wú)封裝打線連接，且使能引腳連接低電平電壓，或 使能引腳與使能管腳（G >之間具有封裝打線連接。
[0045] 優(yōu)選地，該芯片晶粒具有14個(gè)引腳，不包括使能引腳和復(fù)位引腳；
[0046] 使能管腳〔石）和移位寄存器復(fù)位管腳（瓦^(guò) )與芯片晶粒之間無(wú)封裝打線連 接。
[0047] 優(yōu)選地，該封裝結(jié)構(gòu)采用高分子聚合物封裝。
[0048] 優(yōu)選地，該封裝打線材料為金線或銅線。
[0049] 以下結(jié)合具體實(shí)施例對(duì)本實(shí)用新型的實(shí)現(xiàn)進(jìn)行詳細(xì)描述：
[0050] 圖3示出了本實(shí)用新型第一實(shí)施例提供的LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)，為了便于說(shuō) 明，僅示出了與本實(shí)用新型相關(guān)的部分。
[0051] 作為本實(shí)用新型一實(shí)施例，該LED驅(qū)動(dòng)芯片的封裝結(jié)構(gòu)包括封裝外殼Gl和芯片 晶粒G2,結(jié)合芯片封裝俯視圖6,芯片晶粒G2具有14-16個(gè)引腳PAD，封裝外殼Gl具有16 個(gè)封裝管腳PIN，分別為：恒壓驅(qū)動(dòng)管腳1?7、15 (Q0?Q7)、芯片接地管腳8 (GND)、芯片 接電源管腳16 (VDD)、顯示數(shù)據(jù)輸入管腳H(SER)、顯示數(shù)據(jù)輸出管腳9 (Q7'）、數(shù)據(jù)鎖存信 號(hào)輸入管腳12 (RCK)、時(shí)鐘信號(hào)輸入管腳11