半導體發(fā)光元件的制作方法
【專利摘要】半導體發(fā)光元件包含基體、第1～6半導體層、第1～3導電層、構造體及第1絕緣層。第1半導體層與基體相隔。第2半導體層設置在第1半導體層與基體之間。第3半導體層設置在第1半導體層與第2半導體層之間。第1導電層與第2半導體層電連接。第4半導體層與基體相隔，與第1半導體層并排。第5半導體層設置在第4半導體層與基體之間。第6半導體層設置在第4半導體層與第5半導體層之間。第2導電層與第5半導體層電連接。構造體與基體相隔。構造體的一部分設置在第1半導體層與第4半導體層之間。第3導電層與第4半導體層電連接。第3導電層包含第1區(qū)域、第2區(qū)域及第3區(qū)域。第1絕緣層的一部分設置在第3導電層與第5半導體層之間。
【專利說明】半導體發(fā)光元件
[0001]相關申請
[0002]本申請享受以日本專利申請2015-52125號(申請日:2015年3月16日)為基礎申請的優(yōu)先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。
技術領域
[0003]本發(fā)明的實施方式一般地涉及一種半導體發(fā)光元件。
【背景技術】
[0004]業(yè)界正在追求提高發(fā)光二極管(LED:Light Emitting D1de)等半導體發(fā)光元件的效率。

【發(fā)明內容】

[0005]本發(fā)明的實施方式提供一種能夠提高效率的半導體發(fā)光元件。
[0006]實施方式的半導體發(fā)光元件包含基體、第I?第6半導體層、第I?第3導電層、構造體及第I絕緣層。所述第I半導體層在第I方向上與所述基體相隔，包含第I導電型的第I半導體膜。所述第2半導體層設置在所述第I半導體層與所述基體之間，且為第2導電型。所述第3半導體層設置在所述第I半導體層與所述第2半導體層之間。第I導電層與所述第2半導體層電連接。所述第4半導體層在所述第I方向上與所述基體相隔，且在與所述第I方向交叉的第2方向上與所述第I半導體層并排，包含所述第I導電型的第2半導體膜。第5半導體層設置在所述第4半導體層與所述基體之間，且為所述第2導電型。所述第6半導體層設置在所述第4半導體層與所述第5半導體層之間。所述第2導電層與所述第5半導體層電連接。所述構造體在所述第I方向上與所述基體相隔。所述構造體的至少一部分設置在所述第I半導體層與所述第4半導體層之間。所述第3導電層與所述第4半導體層電連接。所述第3導電層包含第I區(qū)域、第2區(qū)域及所述第I區(qū)域與所述第2區(qū)域之間的第3區(qū)域。所述第I絕緣層的至少一部分設置在所述第3導電層與所述第5半導體層之間。所述第I導電層的第4區(qū)域設置在第2半導體層與所述基體之間。所述第I導電層的第5區(qū)域設置在所述第I區(qū)域與所述基體之間。所述第5區(qū)域與所述第I區(qū)域電連接。所述第4半導體層的一部分設置在所述第2區(qū)域與所述第2導電層之間。所述構造體設置在所述第3區(qū)域與所述基體之間。所述構造體的沿著所述第I方向的厚度小于所述第2區(qū)域與所述第2導電層之間的沿著所述第I方向的距離。
【附圖說明】
[0007]圖1A及圖1B是例示第I實施方式的半導體發(fā)光元件的示意圖。
[0008]圖2A及圖2B是例示第I實施方式的半導體發(fā)光元件的一部分的示意性立體圖。
[0009]圖3是例示第I實施方式的半導體發(fā)光元件的一部分的示意性剖視圖。
[0010]圖4A?圖4D是例示第I實施方式的半導體發(fā)光元件的制造方法的步驟順序示意性剖視圖。
[0011]圖5A?圖5C是例示第I實施方式的半導體發(fā)光元件的制造方法的步驟順序示意性剖視圖。
[0012]圖6A?圖6C是例示第I實施方式的半導體發(fā)光元件的制造方法的步驟順序示意性剖視圖。
[0013]圖7A?圖7D是例示第I實施方式的另一半導體發(fā)光元件的一部分的示意性立體圖。
[0014]圖8是例示第2實施方式的半導體發(fā)光元件的示意性剖視圖。
[0015]圖9是例示第2實施方式的另一半導體發(fā)光元件的示意性剖視圖。
[0016]圖10是例示第3實施方式的半導體發(fā)光元件的示意性剖視圖。
【具體實施方式】
[0017]以下，一邊參照附圖，一邊對本發(fā)明的各實施方式進行說明。
[0018]此外，附圖是示意性或概念性的圖，各部分的厚度與寬度的關系、部分間的大小的比率等未必與實物相同。另外，即便在表示相同部分的情況下，也存在根據附圖而相互的尺寸或比率不同地表示的情況。
[0019]此外，在本申請的說明書與各圖中，對與關于已經出現的圖在上文中敘述過的要素相同的要素，標注相同符號并適當省略詳細的說明。
[0020](第丨實施方式)
[0021 ]圖1A及圖1B是例示第I實施方式的半導體發(fā)光元件的示意圖。
[0022]圖1A是圖1B的A1-A2線剖視圖。圖1B是從圖1A所示的箭頭AA的方向觀察的俯視圖。在圖1B中，由虛線表示透視一部分要素的狀態(tài)。圖1A所示的部分AP與圖1B所示的部分AP對應。
[0023]如圖1A及圖1B所示，本實施方式的半導體發(fā)光元件110包含基體70、第I?第6半導體層11?16、第I導電層51、第2導電層52、構造體sb3、第3導電層43及第I絕緣層81a。
[0024]作為基體70，例如，使用Si等半導體基板。關于基體70的例子將在下文敘述。
[0025]第I半導體層11在第I方向Dl上與基體70相隔。第I方向Dl是從基體70朝向第I半導體層11的方向。第I半導體層11包含第I導電型的第I半導體膜lln。關于第I半導體膜Iln的例子將在下文敘述。
[0026]將第I方向Dl設為Z軸方向。將與Z軸方向垂直的一個方向設為X軸方向。將與Z軸方向及X軸方向垂直的方向設為Y軸方向。
[0027]第2半導體層12設置在第I半導體層11與基體70之間。第2半導體層12為第2導電型。
[0028]例如，第I導電型為η型，第2導電型為P型。也可為第I導電型為P型，第2導電型為η型。在以下的例子中，第I導電型為η型，第2導電型為P型。
[0029]第3半導體層13設置在第I半導體層11與第2半導體層12之間。第I半導體層11、第2半導體層12及第3半導體層13包含在第I積層體sbl中。第I積層體sbl沿著X-Y平面擴展。
[0030]第I導電層51與第2半導體層12電連接。第I導電層51的一部分設置在第2半導體層12與基體70之間。
[0031]在本說明書中，電連接的狀態(tài)包含第I導體與第2導體直接連接的狀態(tài)。進而，電連接的狀態(tài)包含在第I導體與第2導體之間插入第3導體，并經由第3導體在第I導體及第2導體之間流通電流的狀態(tài)。
[0032]第I導電層51的至少一部分與第2半導體層12歐姆接觸。第I導電層51例如為光反射性。
[0033]第4半導體層14在第I方向Dl上與基體70相隔。第4半導體層14在第2方向D2上與第I半導體層11并排。第2方向D2與第I方向Dl交叉。
[0034]在圖1A及圖1B所示的部分AP，第2方向D2例如為Y軸方向。第4半導體層14第包含I導電型的第2半導體膜14η。關于第2半導體膜14η的例子將在下文敘述。
[0035]第5半導體層15設置在第4半導體層14與基體70之間。第6半導體層16設置在第4半導體層14與第5半導體層15之間。第4半導體層14、第5半導體層15及第6半導體層16包含在第2積層體sb2中。第2積層體sb2沿著X-Y平面擴展。
[0036]第2導電層52與第5半導體層15電連接。第2導電層52的一部分設置在第5半導體層15與基體70之間。
[0037]第3半導體層13及第6半導體層16例如包含活性層。第3半導體層13及第6半導體層16例如為發(fā)光部。關于第3半導體層13及第6半導體層16的例子將在下文敘述。
[0038]第I?第6半導體層11?16例如包含氮化物半導體。關于這些半導體層的例子將在下文敘述。
[0039]構造體sb3在第I方向Dl上與基體70相隔。構造體sb3的至少一部分設置在第I積層體sbl的至少一部分與第2積層體sb2的至少一部分之間。構造體sb3的至少一部分例如設置在第I半導體層11與第4半導體層14之間。構造體sb3的至少一部分也可設置在第2半導體層12與第5半導體層15之間。構造體sb3的至少一部分也可設置在第3半導體層13與第6半導體層16之間。
[0040]第3導電層43與第4半導體層14電連接。第3導電層43與第2半導體膜14η電連接。如下所述，第3導電層43也與第2半導體層12連接。
[0041 ] 例如，第I積層體sbl例如為第1LED。第2積層體sb2例如為第2LED。第2半導體層12例如為P型的半導體層，第4半導體層14例如為η型的半導體層。第3導電層43將第ILED的P型的半導體層與第2LED的η型的半導體層電連接。第ILED及第2LED串聯連接。
[0042]第3導電層43包含第I?第3區(qū)域rl?r3。第3區(qū)域r3設置在第I區(qū)域rl與第2區(qū)域r2之間。
[0043]第I區(qū)域rl經由第I導電層51而與第2半導體層12電連接。
[0044]第2區(qū)域r2與第4半導體層14電連接。具體來說，第2區(qū)域r2與第2半導體膜14η電連接。在這個例子中，設置著與第2區(qū)域r2連續(xù)的第6導電層46。在第6導電層46與第6半導體層16之間，配置第4半導體層14。第6導電層46與第2區(qū)域r2連續(xù)。
[0045]第I絕緣層81a的至少一部分設置在第3導電層43與第5半導體層15之間。第I絕緣層81a的至少一部分也可設置在第3導電層43與第6半導體層16之間。第I絕緣層81a將第3導電層43與第5半導體層15之間電絕緣。第I絕緣層81a將第3導電層43與第6半導體層16之間電絕緣。
[0046]第I導電層51包含第4區(qū)域r4與第5區(qū)域r5。第4區(qū)域r4設置在第2半導體層12與基體70之間。第5區(qū)域r5設置在第3導電層43的第I區(qū)域rl與基體70之間。第5區(qū)域r5與第I區(qū)域rl電連接。
[0047]第4半導體層14的一部分設置在第3導電層43的第2區(qū)域r2與基體70之間。在這個例子中，第4半導體層14的一部分設置在第3導電層43的第2區(qū)域r2與第2導電層52之間。也就是說，第2區(qū)域r2在第4半導體層14的一部分上延伸。
[0048]構造體sb3設置在第3導電層43的第3區(qū)域r3與基體70之間。也就是說，第3導電層43在第I導電層51的第5區(qū)域r5上的區(qū)域與第4半導體層14的一部分上的區(qū)域之間延伸，第3導電層43的中途的部分(第3區(qū)域r3)設置在構造體sb3上。在第3導電層43的第3區(qū)域r3與構造體sb3之間設置著絕緣層81b。
[0049]在本實施方式中，構造體sb3的沿著第I方向Dl的厚度t3小于第2區(qū)域r2與第2導電層52之間的沿著第I方向Dl的距離t2。距離t2與第2積層體sb2的沿著第I方向Dl的厚度對應。厚度t3比第4半導體層14、第6半導體層16及第5半導體層15的合計厚度(也就是距離t2)更薄。
[0050]也就是說，例如，在以基體70為基準時，構造體sb3的高度比第2積層體sb2的高度更低。
[0051 ]第3導電層43成為將第ILED與第2LED串聯連接的配線層。該第3導電層43包含在第I導電層51的上表面的高度位置(沿著第I方向Dl的位置)與第2積層體sb2的上表面的高度位置(沿著第I方向Dl的位置)之間延伸的部分。
[0052]此時，在實施方式中，第3導電層43經由高度低的構造體sb3到達第4半導體層14的上表面。第3導電層43的中途的部分(第3區(qū)域r3)設置在構造體sb3上。因此，抑制階差的急劇變化。因此，例如，抑制因階差引起的第3導電層43的斷線。
[0053]例如，存在不設置構造體sb3的參考例。在該參考例中，第3導電層43沿著由第2積層體sb2形成的大階差的側面延伸。在該階差部分，容易產生第3導電層43的斷線。因此，電連接變得不穩(wěn)定。為了獲得確實的連接，例如，可考慮使多個LED之間的間隔變大，但會使在元件的整體面積中所占的發(fā)光面積變小，發(fā)光效率降低。
[0054]相對于此，在本實施方式中，設置構造體sb3，使第3導電層43通過構造體sb3上。由此，所產生的階差與所述參考例相比變小。由此，抑制第3導電層43的斷線，從而電連接變得穩(wěn)定。因此，考慮斷線的設計的裕度擴大。例如，能夠使多個LED之間的間隔變小，能夠提高發(fā)光效率。進而，獲得尚可靠性。進而，良率提尚，獲得尚生廣性。
[0055]根據實施方式，可提供能夠提高效率的半導體發(fā)光元件。
[0056]圖2A及圖2B是例示第I實施方式的半導體發(fā)光元件的一部分的示意性立體圖。
[0057]這些圖將圖1B所示的部分AP放大表示。而且，為了便于看清圖，在圖2A中，例示去除第5導電層45后的狀態(tài)。在這些圖中，省略了絕緣層。
[0058]如圖2A所示，在第I積層體sbl與第2積層體sb2之間，設置著構造體sb3。在這個例子中，在成為第I積層體sbI的半導體積層膜設置著孔sbh ο半導體積層膜中的孔sbh與第2積層體sb2之間的部分成為構造體sb3。
[0059]如圖2B所示，在孔sbh周圍的一部分上設置著第5導電層45。而且，在孔sbh中，設置著第3導電層43的一端(第I區(qū)域rl)。在位于孔sbh與第4半導體層14之間的半導體積層膜(構造體sb3)上，設置著第3導電層43的第3區(qū)域r3。而且，第3導電層43的第2區(qū)域r2設置在第4半導體層14上。在第3導電層43的第2區(qū)域r2，連接有第6導電層46。
[0060]如此，構造體sb3也可與第I積層體sbl連續(xù)。
[0061]在實施方式中，構造體sb3也可使用成為第I積層體sbl及第2積層體sb2的半導體。
[0062]也就是說，在半導體發(fā)光元件110中，構造體sb3包含第7?第9半導體層17?19。第7半導體層17為第I導電型。第8半導體層18設置在第7半導體層17與基體70之間。第8半導體層18為第2導電型。第9半導體層19設置在第7半導體層17與第8半導體層18之間。第7?第9半導體層17?19例如包含氮化物半導體。
[0063]構造體sb3能夠與第I積層體sbl及第2積層體sb2—起形成。由此，獲得高生產性。關于半導體發(fā)光元件110的制造方法的例子將在下文敘述。
[0064]例如，半導體發(fā)光元件110也可包含基體70、第I積層體sbl、第2積層體Sb2、第I導電層51、第2導電層52、第3導電層43及第I絕緣層81a。第I積層體sbl包含所述第I?第3半導體層11?13。第2積層體sb2包含所述第4?第6半導體層14?16。第I積層體sbl具有孔sbh。第I積層體sbl包含孔sbh與第2積層體sb2之間的部分(構造體sb3)。第I積層體sbl具有構造體sb3及與構造體sb3不同的部分。在不同部分與構造體sb3之間，設置孔sbh。第I導電層51與第2半導體層12電連接。第2導電層52與第5半導體層15電連接。第3導電層43與第4半導體層14電連接。第3導電層43包含第I區(qū)域rl、第2區(qū)域r2及第I區(qū)域rl與第2區(qū)域r2之間的第3區(qū)域r3。第I絕緣層81a的至少一部分設置在第3導電層43與第5半導體層15之間。第I導電層51的第4區(qū)域r4設置在第2半導體層12與基體70之間。第I導電層51的第5區(qū)域r5設置在第I區(qū)域rl與基體70之間，第5區(qū)域r5與第I區(qū)域rl電連接。第4半導體層14的一部分設置在第2區(qū)域r2與第2導電層52之間。孔sbh與第2積層體sb2之間的部分(構造體sb3)設置在第3區(qū)域r3與基體70之間?？譻bh與第2積層體sb2之間的部分(構造體sb3)的沿著第I方向Dl的厚度t3小于第2區(qū)域r2與第2導電層52之間的沿著第I方向Dl的距離。
[0065]優(yōu)選為，第I積層體sbl及第2積層體sb2的側面傾斜。由此，第3導電層43的覆蓋率提高，獲得更穩(wěn)定的連接。
[0066]也就是說，包含第I半導體層11、第3半導體層13及第2半導體層12的第I積層體sbl具有側面sfl。側面sf I與第2方向D2交叉，且相對于第I方向Dl傾斜。側面sf I與X-Y平面之間的角度例如為30度以上80度以下。
[0067]另一方面，包含第4半導體層14、第6半導體層16及第5半導體層15的第2積層體sb2具有側面sf2。側面sf2與第2方向D2交叉，且相對于第I方向Dl傾斜。側面sf2與X-Y平面之間的角度例如為30度以上80度以下。
[0068]在這個例子中，第I絕緣層81a在第3導電層43與第2積層體sb2的側面sf2之間延伸。第I絕緣層81a覆蓋第2積層體sb2的側面sf2。
[0069]優(yōu)選為，構造體sb3的側面也傾斜。也就是說，構造體sb3具有側面sf3。側面sf3與第2方向D2交叉，且相對于第I方向Dl傾斜。第3導電層43的覆蓋率提高，獲得更穩(wěn)定的連接。
[0070]優(yōu)選為，厚度t3為距離t2的1/5倍以上2/3倍以下。如果厚度t3過薄，那么便存在容易在構造體sb3與第4半導體層14之間產生第3導電層43的斷線的情況。如果厚度t3過厚，那么便存在容易在第I導電層51與構造體sb3之間產生第3導電層43的斷線的情況。
[0071]在這個例子中，設置著第4導電層54及第5導電層45。在第5半導體層15為P型的情況下，第4導電層54成為P側焊墊。在第I半導體層11為η型的情況下，第5導電層45成為η側焊墊。
[0072]在第4導電層54與基體70之間配置第2導電層52的一部分。第4導電層54與第2導電層52的該一部分電連接。也就是說，第2導電層52包含第6區(qū)域r6及第7區(qū)域r7。第6區(qū)域r6設置在第5半導體層15與基體70之間。在第4導電層54與基體70之間，配置第7區(qū)域r7。第4導電層54與第7區(qū)域r7電連接。
[0073]在第5導電層45與基體70之間，配置第I半導體層11。第5導電層45與第I半導體層11的第I半導體膜Iln電連接。
[0074]在這個例子中，第I導電層51及第2導電層52各自包含多層金屬層。
[0075]第I導電層51包含第I金屬層51a及第2金屬層51b。第I金屬層51a設置在第2半導體層12與基體70之間。第2金屬層51b的第I部分51bp設置在第I金屬層51a與基體70之間。第2金屬層51b的第2部分51bq設置在第3導電層43的第I區(qū)域rl與基體70之間。
[0076]第2金屬層51b的第I部分51bp與第I金屬層51a包含在第I導電層51的第4區(qū)域r4中。第2金屬層51b的第2部分51bq包含在第I導電層51的第5區(qū)域r5中。
[0077]另一方面，第2導電層52包含第3金屬層52a及第4金屬層52b。第3金屬層52a設置在第5半導體層15與基體70之間。第4金屬層52b的一部分(第3部分52bp)設置在第3金屬層52a與基體70之間。在第4導電層54與基體70之間，配置第4金屬層52b的一部分(第4部分52bq)。第4導電層54與第4部分52bq電連接。
[0078]第4金屬層52b的第3部分52bp與第3金屬層52a包含在第2導電層52的第6區(qū)域r6中。第4金屬層52b的第4部分52bq包含在第2導電層52的第7區(qū)域r7中。
[0079]在實施方式中，第2導電層52也可包含半導體層(例如氮化物半導體層)。例如，也可在第2LED與第4導電層54(例如P側焊墊)之間，設置著第3LED，第2LED與第3LED串聯連接，第3LED與P側焊墊連接。在該情況下，能夠將第3LED視為第2導電層52的一部分。例如，也可將第3LED視為設置在第6區(qū)域r6與第7區(qū)域r7之間的配線(導電層)的一部分。
[0080]例如，對第4導電層54與第5導電層45之間施加電壓。經由這些導電層，將電流供給至第ILED與第2LED。從第3半導體層13及第6半導體層16放出光。
[0081]從第3半導體層13放出的光(發(fā)出的光)在第I導電層51反射，并出射至半導體發(fā)光元件110的外部。第I半導體層11的表面成為光出射面。從第6半導體層16放出的光(發(fā)出的光)在第2導電層52反射，并出射至半導體發(fā)光元件110的外部。第4半導體層14的表面成為光出射面。
[0082]在這個例子中，在第I半導體層11的光出射面設置著凹凸10dp，在第4半導體層14的光出射面設置著凹凸I Odpa。
[0083]也就是說，第I半導體層11具有第I面1e及第2面1f。第I面1e為第3半導體層13側的面。第I面1e與第3半導體層13對向。第2面1f為與第I面1e相反側的面。第2面1f成為光出射面。在第2面1f設置凹凸10dp。通過設置凹凸10dp，能夠從第I積層體sbl高效率地提取光。
[0084]第4半導體層14具有第3面1ea及第4面10fa。第3面1ea為第6半導體層16側的面。第3面1ea與第6半導體層16對向。第4面1fa為與第3面1ea相反側的面。第4面1fa成為光出射面。在第4面I Of a，設置凹凸1dpa。通過設置凹凸1dpa，能夠從第2積層體sb2高效率地提取光。
[0085]凹凸1dp及凹凸1dpa各自的高度(深度)例如為峰值波長的0.5倍以上30倍以下。凹凸1dp及凹凸1dpa各自的高度(深度)例如為0.4微米(μπι)以上2μπι以下。與第I方向Dl垂直的方向(例如也可為第2方向D2)上的凹凸1dp及凹凸1dpa各自的頂部的寬度例如為峰值波長的0.5倍以上30倍以下。從第3半導體層13及第6半導體層16放出的光的強度成為在峰值波長中實質上的峰值(最高)。凹凸1dp例如具有圓錐臺的形狀。凹凸1dp的凸部的頂部的直徑為1.5μπι以上2.5μπι以下左右。凹凸1dp的凸部的底部的直徑例如為1.5μπι以上4.0μπι以下左右。凸部的高度例如為Iym以上2μηι以下左右。多個凸部中的間距例如為3μηι以上7μm以下左右。
[0086]例如，半導體發(fā)光元件110為ThinFilm(薄膜)型的LED。如下所述，在半導體發(fā)光元件110中，第I積層體sbl及第2積層體sb2的結晶在生長用基板上生長之后，第I積層體sbl及第2積層體sb2與基體70接合。然后，將生長用基板去除。生長用基板厚，生長用基板的熱容量大。在半導體發(fā)光元件Il0中，由于將生長用基板去除，所以能夠使半導體發(fā)光元件Il0的熱容量變小，從而能夠提高散熱性。
[0087]在半導體發(fā)光元件110中，由于將生長用基板去除，所以第I半導體層11的上表面(光出射面，也就是第2面1f)與第I導電層51之間的距離短。同樣地，第4半導體層14的上表面(光出射面，也就是第4面1fa)與第2導電層52之間的距離短。
[0088]例如，第I導電層51與第I半導體層11的第2面1f之間的距離tl為1.5μπι以上30μπι以下。第2導電層52與第4半導體層14的第4面1f a之間的距離(與距離t2對應)為1.5μπι以上30μηι以下。
[0089]當在第I半導體層11的第2面1f設置著凹凸1dp的情況下，為如下設定。例如，距離tl為第I導電層51與第2面1f之間的沿著第I方向Dl的最長距離。在設置著凹凸1dp的情況下，距離tl與凹凸1dp的頂部和第I導電層51之間的沿著第I方向Dl的最長距離對應。距離tl與第I積層體sbl的沿著第I方向Dl的厚度對應。在設置著凹凸1dp的情況下，距離tl與第I積層體Sb I的沿著第I方向DI的厚度的最大值對應。
[0090]當在第I半導體層11的第2面1f設置著凹凸1dp的情況下，能夠定義第I導電層51與第2面1f之間的沿著第I方向Dl的最短的距離(最短距離tsl)。最短距離tsl與凹凸1dp的底部和第I導電層51之間的沿著第I方向Dl的最短距離對應。最短距離ts I與第I積層體sb I的沿著第I方向Dl的厚度的最小值對應。在設置著凹凸I Odp的情況下，最短距離ts I與第I積層體sb I的沿著第I方向DI的厚度的最小值對應。
[0091 ]當在第4半導體層14的第4面1fa設置著凹凸1dpa的情況下，為如下設定。例如，距離t2為第2導電層52與第4面1fa之間的沿著第I方向Dl的最長距離。在設置著凹凸1dpa的情況下，距離t2與凹凸1dpa的頂部和第2導電層52之間的沿著第I方向Dl的最長距離對應。距離t2與第2積層體sb2的沿著第I方向Dl的厚度對應。在設置著凹凸1dpa的情況下，距離t2與第2積層體sb2的沿著第I方向Dl的厚度的最大值對應。
[0092]當在第4半導體層14的第2面1fa設置著凹凸1dpa的情況下，能夠定義第2導電層52與第4面1fa之間的沿著第I方向Dl的最短的距離(最短距離ts2)。最短距離ts2與凹凸1dpa的底部和第2導電層52之間的沿著第I方向Dl的最短距離對應。最短距離ts2與第2積層體sb2的沿著第I方向Dl的厚度的最小值對應。在設置著凹凸1dpa的情況下，最短距離ts2與第2積層體sb2的沿著第I方向Dl的厚度的最小值對應。
[0093]像已經說明的那樣，厚度t3小于距離t2。在設置著凹凸1dp時，厚度t3小于第2積層體sb2的沿著第I方向Dl的厚度的最大值。在實施方式中，厚度t3也可與最短距離ts2相同?；蛘?，厚度t3也可小于最短距離ts2。
[0094]在實施方式中，距離t2也可設定為與距離tl實質上相同。最短距離ts2也可設定為與最短距離tsl實質上相同。因此，厚度t3小于距離tl。在設置著凹凸1dp時，厚度t3小于第I積層體sbl的沿著第I方向Dl的厚度的最大值。在實施方式中，厚度t3也可與最短距離tsl相同?；蛘?，厚度t3也可小于最短距離tsl。
[0095]在這個例子中，還設置著絕緣層81。絕緣層81覆蓋第I積層體sbl的側面sfI。
[0096]在這個例子中，半導體發(fā)光元件110還包含第2絕緣層82。第2絕緣層82設置在第I導電層51與基體70之間以及第2導電層52與基體70之間。利用第2絕緣層82，使第I導電層51與基體70之間以及第2導電層52與基體70之間絕緣。由此，能夠使用導電性的基體70，且進行串聯的連接。
[0097]基體70例如為導電性。基體70例如使用Si等半導體或者金屬等導體。由此，在基體70中，獲得高散熱性。
[0098]第2絕緣層82將第I導電層51與基體70之間絕緣。第2絕緣層82將第2導電層52與基體70之間絕緣。通過使用導電性的基體70，能夠獲得高散熱性，且將這些導電層與基體70絕緣。利用第2絕緣層82，使第I導電層51與第2導電層52絕緣。由此，獲得兩個LED的串聯連接。
[0099]在這個例子中，半導體發(fā)光元件110還包含第5金屬層75。第5金屬層75設置在第2絕緣層82與基體70之間。第5金屬層75例如將第2絕緣層82與基體70接合。第5金屬層75例如為接合金屬層。
[0100]在這個例子中，半導體發(fā)光元件110還包含第6金屬層76。在第2絕緣層82與第6金屬層76之間，配置基體70。也就是說，在第5金屬層75與第6金屬層76之間，配置基體70。第6金屬層76例如連接在安裝基板(未圖示)等。該連接例如使用焊料等。通過設置第6金屬層76，獲得穩(wěn)定的連接。獲得高散熱性。
[0101]第6金屬層76例如使用Al膜(厚度300nm以上500nm以下，例如約380nm)/Ti膜(厚度30nm以上10nm以下，例如約50nm)/Ni膜(厚度30nm以上10nm以下，例如約50nm)/AuAg膜(厚度I Onm以上50nm以下，例如約30nm)的積層膜。
[0102]絕緣層81及第I絕緣層81a例如包含氧化硅、氮化硅或氮氧化硅等。通過設置這些絕緣層，能夠抑制在第I積層體sbl的側面sf!及第2積層體sb2的側面sf2流動的電流，從而能夠提高耐電壓。而且，能獲得高可靠性。這些絕緣層例如利用等離子體CDV(ChemicalVapor Depos it 1n，化學氣相沉積)等而形成。
[0103]第2絕緣層82例如包含第I層、第2層及第3層。在第I層與基體70之間設置第2層。在第2層與基體70之間設置第3層。第I層及第3層例如包含氧化硅。第2層例如包含氮化硅。第2絕緣層82例如具有Si02/SiNx/Si(y%q層構造。由此，獲得高絕緣性。
[0104]第I金屬層51a及第3金屬層52a例如包含銀及銠的至少任一種。第I金屬層51a及第3金屬層52a也可包含銀合金。作為第I金屬層51a及第3金屬層52a，例如使用銀層、銘層或者銀合金層。由此，獲得高光反射率。在第I金屬層51a與第2半導體層12之間以及第3金屬層52a與第5半導體層15之間，獲得低接觸電阻。第I金屬層51a及第3金屬層52a也可包含鋁。[0?05] 第I金屬層51a及第3金屬層52a各自的厚度例如為50nm以上500nm以下。
[0106]第2金屬層51b及第4金屬層52b各自包含例如N1、Pt、Au及Ti中的至少任一種。第2金屬層51b及第4金屬層52b各自包含例如含有Ni的區(qū)域、含有Pt的區(qū)域、含有Au的區(qū)域及含有Ti的區(qū)域。
[0107]在第2金屬層51b中，在含有Ti的區(qū)域與第I金屬層51a之間，設置含有Au的區(qū)域。在含有Au的區(qū)域與第I金屬層51a之間，設置含有Pt的區(qū)域。在含有Pt的區(qū)域與第I金屬層51a之間，設置含有Ni的區(qū)域。
[0108]在第4金屬層52b中，在含有Ti的區(qū)域與第3金屬層52a之間，設置含有Au的區(qū)域。在含有Au的區(qū)域與第3金屬層52a之間，設置含有Pt的區(qū)域。在含有Pt的區(qū)域與第3金屬層52a之間，設置含有Ni的區(qū)域。
[0109]第2金屬層51b及第4金屬層52b例如為反射性。第2金屬層51b及第4金屬層52b也可包含銀及鋁的至少任一種。
[0? ?0] 第2金屬層51b及第4金屬層52b各自的厚度例如為300nm以上1500nm以下。
[0111]第4導電層54例如應用包含Al膜/Ti膜/Pt膜/Au膜的積層構造。在第I半導體層11上設置Al膜，并依次設置Ti膜、Pt膜及Au膜。第4導電層54例如應用包含Al膜/Ti膜/Pt膜/Au膜的積層構造。在第2導電層52的一部分(第7區(qū)域r7)上設置Al膜，并依次設置Ti膜、Pt膜及Au膜。
[0112]Al膜的厚度例如為約3μπι(例如，2μπι以上4μπι以下KTi膜的厚度例如為約10nm(例如，50nm以上200nm以下)C3Pt膜的厚度例如為約10nm(例如，50nm以上200nm以下)C3Au膜的厚度例如為約Iwn(例如，0.5μηι以上1.5μηι以下)。
[0113]如圖1B所示，第I半導體層11與第4半導體層14之間的距離d3(沿著X-Y平面的距離)比基體70的外緣70r與第I半導體層11之間的距離dl(沿著X-Y平面的距離)更窄。距離d3比基體70的外緣70r與第4半導體層14之間的距離d2(沿著X-Y平面的距離)更窄。也就是說，第I半導體層11與第4半導體層14之間的距離(距離d3)比芯片的外緣與第I半導體層11之間的距離(距離dl)更窄，比芯片的外緣與第4半導體層14之間的距離(距離d2)更窄。通過使多個發(fā)光部(LED)彼此的間隔變窄，能夠提高發(fā)光的效率。
[0114]如圖1B所示，也可在第I積層體sbl(第I半導體層11)與第2積層體sb2(第4半導體層14)之間設置多個構造體sb3。而且，也可與多個構造體sb3對應，設置多個第3導電層43。由此，能夠將多個LED彼此更穩(wěn)定地連接。能夠進行低電阻的連接。
[0115]如圖2B所示，第3導電層43的寬度w43(沿著與第3導電層43延伸的第2方向D2正交的方向的線寬)比第5導電層45的寬度w45(沿著與第5導電層45延伸的方向正交的方向的線寬)更寬。第3導電層43的寬度w43比第6導電層46的寬度w46(沿著與第6導電層46延伸的方向正交的方向的線幅)更寬。由此，能夠使多個LED彼此的連接的電阻變低。
[0116]圖3是例示第I實施方式的半導體發(fā)光元件的一部分的示意性剖視圖。圖3例示了第I積層體sbl及第2積層體sb2。
[0117]如圖3所示，第3半導體層13包含多個障壁層13B及設置在多個障壁層13B彼此之間的阱層13W。例如，多個障壁層13B與多個阱層13W沿著Z軸方向交替地排列。
[0118]同樣地，第6半導體層16包含多個障壁層16B及設置在多個障壁層16B彼此之間的阱層16W。例如，多個障壁層16B與多個阱層16W沿著Z軸方向交替地排列。
[0119]阱層例如包含AlxlGa1-xl—x2Inx2N(0<xl< 1、0 < x2 < 1、xl+x2 < I)。障壁層包含AlyiGa1-y1-y2lny2N(0 < yl < UO < y2 < 1、yl+y2 < I)。障壁層中的帶隙能大于講層中的帶隙會K。
[0120]例如，第3半導體層13及第6半導體層16具有多重量子阱(MQW:Multi QuantumWelI)構成。第3半導體層13及第6半導體層16也可具有單量子講(SQW: Single QuantumWel I)構成。
[0121]從第3半導體層13及第6半導體層16放出的光(發(fā)出的光)的峰值波長例如為210納米(nm)以上780nm以下。在實施方式中，峰值波長為任意。
[0122]在這個例子中，第I半導體層11包含第I導電型的第I半導體膜Iln(例如η型半導體層)及低雜質濃度區(qū)域lli。在第3半導體層13與低雜質濃度區(qū)域Ili之間，設置第I半導體膜lln。同樣地，第4半導體層14包含第I導電型的第2半導體膜14η(例如η型半導體層)及低雜質濃度區(qū)域14i。在第6半導體層16與低雜質濃度區(qū)域14i之間，設置第2半導體膜14η。低雜質濃度區(qū)域Ili及14i中的雜質濃度比第I半導體膜Iln中的雜質濃度更低，且比第2半導體膜14η中的雜質濃度更低。低雜質濃度區(qū)域Ili及14i中的雜質濃度例如為I X 1017cm—3以下。
[0123]第I半導體膜Iln及第2半導體膜14η例如使用包含η型雜質的GaN層。η型雜質使用S1、0、Ge、Te及Sn中的至少任一種。第I半導體膜Iln及第2半導體膜14η例如包含η側接觸層。
[0124]低雜質濃度區(qū)域Ili及14i例如使用非摻雜的GaN層。低雜質濃度區(qū)域Ili及14i也可包含含有Al的氮化物半導體(AlGaN或AlN)。這些GaN層、AlGaN層或AlN層例如也可包含半導體層的結晶生長時所使用的緩沖層等。
[0125]第2半導體層12及第5半導體層15例如使用包含P型雜質的GaN層。P型雜質使用Mg、Zn及C中的至少任一種。第2半導體層12及第5半導體層15例如包含P側接觸層。
[0126]第1半導體膜11]1及第2半導體膜1411各自的厚度例如為500111]1以上2000111]1以下。
[0127]低雜質濃度區(qū)域11 i及14i各自的厚度例如為100nm以上3000nm以下。
[0128]第1半導體層11及第4半導體層14各自的厚度例如為500]11]1以上4000111]1以下。
[0129]第2半導體層12及第5半導體層15各自的厚度例如為1nm以上5000nm以下。
[0130]第3半導體層13及第6半導體層16各自的厚度例如為0.3nm以上100nm以下。
[0131]以下，對半導體發(fā)光元件110的制造方法的例子進行說明。
[0132]圖4A?圖4D、圖5A?圖5C及圖6A?圖6C是例示第I實施方式的半導體發(fā)光元件的制造方法的步驟順序示意性剖視圖。
[0133]如圖4A所示，在基板10x(生長用基板)上，形成低雜質濃度膜llix。低雜質濃度膜Ilix例如包含緩沖膜(例如，包含Al的氮化物半導體膜的積層膜等)。低雜質濃度膜Ilix還可包含非摻雜的氮化物半導體膜(非摻雜的GaN層等)。在低雜質濃度膜Ilix上，形成η型半導體膜Ilnx。11型半導體膜I Inx成為第I半導體層11的至少一部分及第3半導體層13的至少一部分。低雜質濃度膜Ilix的至少一部分也可成為第I半導體層11的至少一部分及第4半導體層14的至少一部分。在η型半導體膜I Inx上，形成半導體膜13χ。半導體膜13χ成為第3半導體層13及第6半導體層16。在半導體膜13χ上，形成半導體膜12χ。半導體膜12χ成為第2半導體層12及第5半導體層15。由此，獲得積層膜sbf。
[0134]在這些膜的形成中，例如，進行外延結晶生長。例如，使用有機金屬氣相沉積(Metal-Organic Chemical Vapor Deposit1n:M0CVD)法、有機金屬氣相生長(Metal-Organic Vapor Phase Epitaxy:M0VPE)法、分子束外延(Molecular Beam Epitaxy:MBE)法及齒化物氣相外延(Halide Vapor Phase Epitaxy:HVPE)法等。
[0135]基板1x例如使用S1、Si02、A102、石英、藍寶石、GaN、SiC及GaAs中的任一種的基板。基板1x也可使用將它們組合的基板?；?x的面方位為任意。
[0136]如圖4B所示，在半導體膜12x上，形成第I金屬層5Ia及第3金屬層52a。這些金屬層例如為銀膜。該銀膜的厚度例如為約200nm(例如150nm以上250nm以下)。在形成銀膜后，例如，在包含氧氣的環(huán)境中進行熱處理(燒結處理)。環(huán)境中的氧氣的比率例如為10%以上40 %以下。包含氧氣的環(huán)境中的惰性氣體(例如氮氣等)的比率為60 %以上90 %以下。熱處理的溫度例如為約400°C (例如350°C以上450°C以下)。
[0137]如圖4C所示，在第I金屬層51a上、第3金屬層52a上及半導體膜12x上，形成第2金屬層51b及第4金屬層52b。例如，作為第2金屬層51b及第4金屬層52b，例如形成Ni/Pt/Au/Ti的積層膜。該積層膜的厚度例如為0.7μηι。
[0138]第I金屬層5la、第2金屬層5 lb、第3金屬層52a及第4金屬層52b的形成例如使用蒸鍍法或濺鍍法等。這些金屬層的加工例如使用剝離法或濕式蝕刻等。
[0139]如圖4D所示，形成第2絕緣層82。作為第2絕緣層82，例如形成氧化硅膜/氮化硅膜/氧化硅膜的積層膜。
[0140]進而，形成要成為第5金屬層75的一部分的金屬膜75a。由此，形成加工體pb。
[0141]例如，作為金屬膜75a，形成第ITi膜/Pt膜/第2Ti膜/Ni膜/Sn膜的積層膜。在第ITi膜上形成Pt膜，在Pt膜上形成第2Ti膜，在第2Ti膜上形成Ni膜，在第2Ti膜上形成Sn膜。第ITi膜的厚度例如為5nm以上20nm以下(例如約1nm) C3Pt膜的厚度為50nm以上200nm以下(例如約200nm)。第2Ti膜的厚度為10nm以上300nm以下(例如約200nm)。附膜的厚度為300nm以上700nm以下(例如約500nm) Jn膜的厚度為500nm以上2000nm以下(例如約100nm)。
[0142]如圖5A所示，準備對向基板70x。對向基板70x包含基體70及設置在基體70的上表面的金屬膜75b。作為金屬膜75b，例如設置著Ti膜/Pt膜/Ti膜/Ni膜/Sn膜的積層膜。
[0143]使金屬膜75a與金屬膜75b接觸，配置加工體pb與對向基板70x。在該狀態(tài)下加熱，使金屬膜75a及金屬膜75b熔融而接合。加熱的溫度例如為220°C以上300 °C以下(例如約2800C )。加熱的時間例如為3分鐘以上10分鐘以下(例如約5分鐘)。由金屬膜75a及金屬膜75b，形成第5金屬層75。
[0144]如圖5B所示，將基板1x去除。例如，在基板1x為硅基板的情況下，去除使用研磨及干式蝕刻(例如RIE:Reactive 1n Etching(反應式離子蝕刻))等。例如，在基板1x為藍寶石基板的情況下，去除使用LL0(Laser Lift Off，激光剝離)等。在實施方式中，也可將低雜質濃度膜11 ix去除。在該情況下，n型半導體膜I Inx的表面露出。
[0145]在η型半導體膜11nx的表面形成凹凸1dp。例如，利用使用酸的濕式處理，形成凹凸1dp0
[0146]如圖5C所示，將積層膜sbf的一部分去除。去除例如使用RIE或濕式蝕刻等。從積層膜sbf獲得第I積層體sbl及第2積層體sb2。而且，從積層膜sbf獲得構造體sb3。也就是說，形成第I?第9半導體層11?19。第I導電層51的第5區(qū)域r5及第2導電層52的第7區(qū)域r7露出。
[0147]如圖6A所示，將成為絕緣層81、第I絕緣層81a及絕緣層81 b的例如硅化合物膜(氧化娃膜、氮化娃膜或氮氧化娃膜)利用例如CVD(Chemical Vapor Deposit1n)形成。娃化合物膜的厚度例如為約400nm(例如10nm以上100nm以下)。
[0148]將該硅化合物膜的一部分去除。
[0149]如圖6B所示，在利用去除而露出的區(qū)域，形成第4導電層54、第5導電層45及第3導電層43。例如，在第I半導體層11上，形成第5導電層45。在第2導電層52的第7區(qū)域r7上，形成第4導電層54。在第I導電層51的第5區(qū)域r5上，配置第3導電層43的第I區(qū)域rl。在第4半導體層14的一部分上，配置第3導電層43的第2區(qū)域r2。在構造體sb3上(絕緣層81b上)，配置第3導電層43的第3區(qū)域r3。
[0150]將晶片以特定的形狀分斷。例如，將成為多個半導體發(fā)光元件的積層體形成在一個晶片上，進行分斷，由此獲得多個半導體發(fā)光元件。也可將分斷的切割道上的鈍化膜(絕緣層81等)去除。由此，能夠抑制鈍化膜的裂痕，提高良率。
[0151]也可根據需要，進行將基體70(例如硅基板)的厚度縮小的處理。例如，利用研磨等處理使基體70的厚度例如為約150μπι左右(例如ΙΟΟμπι以上200μπι以下)。能夠使熱容量更小。
[0152]如圖6C所示，在基體70的下表面，形成第6金屬層76。由此，獲得半導體發(fā)光元件IlOo
[0153]圖7Α?圖7D是例示第I實施方式的另一半導體發(fā)光元件的一部分的示意性立體圖。
[0154]這些圖將與圖1B所示的部分AP對應的部分放大表示。而且，為了便于看清圖，在圖7Α及圖7C中，例示了將第5導電層45去除后的狀態(tài)。在這些圖中，省略了絕緣層。
[0155]如圖7Α及圖7Β所示，在本實施方式的另一半導體發(fā)光元件111中，也在第I積層體sbl與第2積層體sb2之間，設置著構造體sb3。在這個例子中，在成為第I積層體sbl的半導體積層膜設置著凹部sbhl。半導體積層膜中的凹部sbhl與第2積層體sb2之間的部分成為構造體 sb30
[0156]如圖7B所示，在凹部sbhl周圍的一部分上設置著第5導電層45。而且，在凹部sbhl中，設置著第3導電層43的一端(第I區(qū)域rl)。在位于凹部sbhl與第4半導體層14之間的半導體積層膜(構造體sb3)上，設置著第3導電層43的第3區(qū)域r3。而且，第3導電層43的第2區(qū)域r2設置在第4半導體層14上。
[0157]在該情況下，構造體sb3也與第I積層體sbl連續(xù)。
[0158]如圖7C及圖7D所示，在本實施方式的另一半導體發(fā)光元件112中，也在第I積層體sbl與第2積層體sb2之間，設置著構造體sb3。在這個例子中，設置著島狀的構造體sb3。也就是說，在構造體sb3與第I積層體sbl之間設置著槽sbh2，構造體sb3與第I積層體sbl分斷。
[0159]如圖7D所示，在島狀的構造體sb3周圍的槽sbh2的周圍的一部分上設置著第5導電層45。而且，在槽sbh2中，設置著第3導電層43的一端(第I區(qū)域rI)。在位于槽sbh2與第4半導體層14之間的半導體積層膜(構造體sb3)上，設置著第3導電層43的第3區(qū)域r3。而且，第3導電層43的第2區(qū)域r2設置在第4半導體層14上。
[0160]在這個例子中，構造體sb3與第I積層體sbl分斷，并不連續(xù)。
[0161]如此，在實施方式中，構造體sb3既可與第I積層體sbl連續(xù)，也可不連續(xù)。
[0162](第2實施方式)
[0163]圖8是例示第2實施方式的半導體發(fā)光元件的示意性剖視圖。
[0164]如圖8所示，本實施方式的半導體發(fā)光元件120包含基體70、第I?第6半導體層11?16、第I導電層51、第2導電層52、第3導電層43及第I絕緣層81a。在本實施方式中，省略半導體發(fā)光元件110中的構造體sb3，使第2積層體sb2的一部分的厚度變薄，發(fā)揮構造體sb3的功能。
[0165]在該情況下，第I半導體層11也在第I方向Dl上與基體70相隔。第I半導體層11包含第I導電型的第I半導體膜lln。第2半導體層12設置在第I半導體層11與基體70之間，且為第2導電型。第3半導體層13設置在第I半導體層11與第2半導體層12之間。
[0166]第I導電層51與第2半導體層12電連接。
[0167]第4半導體層14在第I方向Dl上與基體70相隔，在第2方向D2(與第I方向Dl交叉的方向)上與第I半導體層11并排。第4半導體層包含第I導電型的第2半導體膜14η。第4半導體層14包含第I半導體區(qū)域srl及第2半導體區(qū)域sr2。第2半導體區(qū)域sr2設置在第I半導體區(qū)域srl的至少一部分與第I半導體層11的至少一部分之間。
[0168]第5半導體層15設置在第4半導體層14與基體70之間，且為第2導電型。第6半導體層16設置在第4半導體層14與第5半導體層15之間。第6半導體層16例如為發(fā)光層。
[0169]第2導電層52與第5半導體層15電連接。
[0170]第3導電層43與第4半導體層14電連接。具體來說，第3導電層43與第2半導體膜14η電連接。第3導電層43包含第I區(qū)域rl、第2區(qū)域r2及第3區(qū)域r3。第3區(qū)域r3設置在第I區(qū)域rl與第2區(qū)域r2之間。第I?第3區(qū)域rl?r3為第I?第3導電區(qū)域。
[0171]第I絕緣層81a的至少一部分設置在第3導電層43與第5半導體層15之間。
[0172]第I導電層51的第4區(qū)域r4設置在第2半導體層12與基體70之間。第I導電層51的第5區(qū)域r5設置在第3導電層43的第I區(qū)域rl與基體70之間。第5區(qū)域r5與第I區(qū)域rl電連接。
[0173]第4半導體層14的第I半導體區(qū)域srl設置在第3導電層43的第2區(qū)域r2與第2導電層52之間。第4半導體層14的第2半導體區(qū)域sr2設置在第3導電層43的第3區(qū)域r3與基體70之間。在這個例子中，第2導電層52設置在第4半導體層14的第I半導體區(qū)域srl與基體70之間，不設置在第4半導體層14的第2半導體區(qū)域sr2與基體70之間。
[0174]第2半導體區(qū)域sr2、第5半導體層15及第6半導體層16的合計厚度tt3(沿著第I方向Dl的長度)小于第2區(qū)域r2與第2導電層52之間的沿著第I方向Dl的距離t2。厚度tt3比第I半導體區(qū)域srl、第5半導體層15及第6半導體層16的合計厚度(例如，與距離t2對應)更薄。
[0175]也就是說，第2半導體區(qū)域sr2比第I半導體區(qū)域srl更薄。例如，在以基體70為基準時，第2半導體區(qū)域sr2的上表面的高度比第I半導體區(qū)域srl的上表面的高度更低。
[0176]第3導電層43從第I導電層51的第5區(qū)域r5上的區(qū)域經由第2半導體區(qū)域sr2上的區(qū)域，到達第I半導體區(qū)域srl上的區(qū)域。通過將較低的第2半導體區(qū)域sr2設置在中途，例如能抑制第3導電層43的斷線等。電連接變得穩(wěn)定。因此，考慮斷線的設計的裕度擴大。例如，能夠使多個LED之間的間隔變小，從而能夠提高發(fā)光效率。進而，獲得高可靠性。進而，良率提高，獲得高生產性。
[0177]在半導體發(fā)光元件120中，優(yōu)選為，第4半導體層14的側面傾斜(錐狀)。也就是說，第I半導體區(qū)域srI具有與第2方向D2交叉且相對于第I方向Dl傾斜的側面sfOl。第2半導體區(qū)域sr2具有與第2方向D2交叉且相對于第I方向Dl傾斜的側面sf02。由此，更確實地抑制斷線等。
[0178]第I絕緣層81a在第3導電層43與第I半導體區(qū)域srl的側面SfOl之間延伸。第I絕緣層81a在第3導電層43與第2半導體區(qū)域sr2的側面sf02之間延伸。
[0179]在本實施方式中，優(yōu)選為，所述厚度tt3為所述距離t2的1/5倍以上2/3倍以下。如果厚度tt3過薄，那么存在容易在第2半導體區(qū)域sr2與第I半導體區(qū)域srl之間產生第3導電層43的斷線的情況。如果厚度tt3過厚，那么存在容易在第I導電層51與第2半導體區(qū)域sr2之間產生第3導電層43的斷線的情況。
[0180]在半導體發(fā)光元件120中，除所述以外，能夠設為與半導體發(fā)光元件110相同，所以省略說明。
[0181]圖9是例示第2實施方式的另一半導體發(fā)光元件的示意性剖視圖。
[0182]如圖9所示，在本實施方式的另一半導體發(fā)光元件121中，第2導電層52的一部分設置在第4半導體層14的第2半導體區(qū)域sr2的一部分(至少一部分)與基體70之間。除此以外，與半導體發(fā)光元件120相同，所以省略說明。
[0183]在半導體發(fā)光元件121中，例如也可抑制第3導電層43的斷線等，從而使電連接變得穩(wěn)定?？紤]斷線的設計的裕度擴大，能夠提尚發(fā)光效率。進而，獲得尚可靠性。進而，良率提尚，獲得尚生廣性。
[0184](第3實施方式)
[0185]圖10是例示第3實施方式的半導體發(fā)光元件的示意性剖視圖。
[0186]如圖10所示，在本實施方式的另一半導體發(fā)光元件130中，設置著構造體sb3，在第4半導體層14設置著第I半導體區(qū)域srl及第2半導體區(qū)域sr2。在第3導電層43的第3區(qū)域r3與基體70之間，設置著構造體sb3及第2半導體區(qū)域sr2。在第I半導體區(qū)域srl的至少一部分與構造體sb3的至少一部分之間，配置第2半導體區(qū)域sr2的至少一部分。如此，也可設置第I實施方式的構造體sb3與第2實施方式的第2半導體區(qū)域sr2這兩者。在該情況下，也能夠抑制第3導電層43的斷線等，從而使電連接變得穩(wěn)定?？紤]斷線的設計的裕度擴大，能夠提高發(fā)光效率。進而，獲得尚可靠性。進而，良率提尚，獲得尚生廣性。
[0187]在將多個LED串聯連接的構成中，在將藍寶石等絕緣性的生長基板上的多個LED串聯連接的參考例中，由于熱電阻高，所以存在散熱性的問題。在實施方式中，將生長用基板去除，熱容量小。通過使用導電性的基體70，熱電阻低。通過使用構造體sb3及第2半導體區(qū)域sr2的至少任一個，能夠抑制斷線。通過將多個元件利用多條配線連接，能夠縮小由配線遮蔽的區(qū)域。
[0188]根據所述實施方式，可提供能夠提高效率的半導體發(fā)光元件。
[0189]此外，在本說明書中，所謂“氮化物半導體”，包含在BxInyAlzGaimNW <x< 1,0< y < UO < z < l、x+y+z < I)的化學式中使組成比x、y及z在各自的范圍內變化所得的所有組成的半導體。另外，進而，在所述化學式中也還包含N(氮)以外的V族元素的半導體、還包含為了控制導電型等各種物性而添加的各種元素的半導體及還包含意外所含的各種元素的半導體，也包含在“氮化物半導體”中。
[0190]此外，在本申請的說明書中，“垂直”及“平行”并不僅僅是嚴格的垂直及嚴格的平行，例如包含制造步驟中的偏差等，只要實質上垂直及實質上平行即可。
[0191]以上，一邊參照具體例，一邊對本發(fā)明的實施方式進行了說明。然而，本發(fā)明并不限定于這些具體例。例如，關于半導體發(fā)光元件中所包含的半導體層、導電層、金屬層及絕緣層等各要素的具體構成，只要能夠通過由業(yè)者從公知的范圍適當選擇，以此來同樣地實施本發(fā)明并獲得相同的效果，便包含在本發(fā)明的范圍中。
[0192]另外，將各具體例的任意兩個以上的要素在技術上能夠實現的范圍內組合而成的構成，只要包含本發(fā)明的主旨，便也包含在本發(fā)明的范圍中。
[0193]另外，業(yè)者能夠以作為本發(fā)明的實施方式在上文中敘述的半導體發(fā)光元件為基礎而適當設計變更并加以實施所得的所有半導體發(fā)光元件，只要包含本發(fā)明的主旨，便也屬于本發(fā)明的范圍。
[0194]另外，在本發(fā)明的思想范疇中，只要為業(yè)者，便可想到各種變更例及修正例，且應當了解這些變更例及修正例也屬于本發(fā)明的范圍。
[0195]對本發(fā)明的幾個實施方式進行了說明，但這些實施方式是作為例子而提出的，并不意圖限定發(fā)明的范圍。這些新穎的實施方式能夠以其他各種方式實施，能夠在不脫離發(fā)明主旨的范圍內，進行各種省略、替換、變更。這些實施方式及其變化包含在發(fā)明的范圍或主旨中，并且包含在權利要求書所記載的發(fā)明與其均等的范圍中。
[0196][符號的說明]
[0197]1dp^lOdpa凹凸
[0198]1e第I面
[0199]1ea第3面
[0200]1f第2面
[0201]1fa第 4面
[0202]1x基板
[0203]11?19第I?第9半導體層
[0204]Ili低雜質濃度區(qū)域
[0205]Ilix低雜質濃度膜
[0206]Iln第I半導體膜
[0207]Ilnxη型半導體膜
[0208]12χ半導體膜
[0209]13Β障壁層
[0210]13W阱層
[0211]13χ半導體膜
[0212]14i低雜質濃度區(qū)域
[0213]14η第2半導體膜
[0214]16Β障壁層
[0215]16W阱層
[0216]43第3導電層
[0217]45第5導電層
[0218]46第6導電層
[0219]51第I導電層
[0220]51a第I金屬層
[0221]51b第2金屬層
[0222]51bp第 I 部分
[0223]51bq第 2 部分
[0224]52第2導電層
[0225]52a第3金屬層
[0226]52b第4金屬層
[0227]52bp第 3 部分
[0228]52bq第 4 部分
[0229]54第4導電層
[0230]70基體
[0231]70x對向基板
[0232]75第5金屬層
[0233]75a金屬膜
[0234]75b金屬膜
[0235]76第6金屬層
[0236]81,81b絕緣層
[0237]81a第I絕緣層
[0238]82第2絕緣層
[0239]110?112、120、121半導體發(fā)光元件
[0240]AA箭頭[0241 ]AP部分
[0242]Dl第I方向
[0243]D2第2方向
[0244]dl ?d3距離
[0245]pb加工體
[0246]rl?r7第I?第7區(qū)域
[0247]sbl、sb2第 1、第 2 積層體
[0248]sb3構造體
[0249]sbf積層膜
[0250]sbh孔
[0251]sbhl凹部
[0252]sbh2槽
[0253]sfOl、sf 02側面
[0254]Sfl、sf2、sf3側面
[0255]srl、sr2第1、第2半導體區(qū)域
[0256]tl、t2距離
[0257]t3、tt3厚度
[0258]tsl、ts2最短距離
[0259]w43、w45、w46寬度
【主權項】
1.一種半導體發(fā)光元件，其特征在于具備: 基體； 第I半導體層，在第I方向上與所述基體相隔且包含第I導電型的第I半導體膜； 第2導電型的第2半導體層，設置在所述第I半導體層與所述基體之間； 第3半導體層，設置在所述第I半導體層與所述第2半導體層之間； 第I導電層，與所述第2半導體層電連接； 第4半導體層，在所述第I方向上與所述基體相隔，在與所述第I方向交叉的第2方向上與所述第I半導體層并排，且包含所述第I導電型的第2半導體膜； 所述第2導電型的第5半導體層，設置在所述第4半導體層與所述基體之間； 第6半導體層，設置在所述第4半導體層與所述第5半導體層之間； 第2導電層，與所述第5半導體層電連接； 構造體，在所述第I方向上與所述基體相隔，且所述構造體的至少一部分設置在所述第I半導體層與所述第4半導體層之間； 第3導電層，與所述第4半導體層電連接，且包含第I區(qū)域、第2區(qū)域及所述第I區(qū)域與所述第2區(qū)域之間的第3區(qū)域;以及 第I絕緣層，所述第I絕緣層的至少一部分設置在所述第3導電層與所述第5半導體層之間；且 所述第I導電層的第4區(qū)域設置在所述第2半導體層與所述基體之間， 所述第I導電層的第5區(qū)域設置在所述第I區(qū)域與所述基體之間，所述第5區(qū)域與所述第I區(qū)域電連接， 所述第4半導體層的一部分設置在所述第2區(qū)域與所述第2導電層之間， 所述構造體設置在所述第3區(qū)域與所述基體之間， 所述構造體的沿著所述第I方向的厚度小于所述第2區(qū)域與所述第2導電層之間的沿著所述第I方向的距離。2.根據權利要求1所述的半導體發(fā)光元件，其特征在于:包含所述第4半導體層、所述第6半導體層及所述第5半導體層的積層體具有與所述第2方向交叉且相對于所述第I方向傾斜的側面。3.根據權利要求2所述的半導體發(fā)光元件，其特征在于:所述第I絕緣層在所述第3導電層與所述側面之間延伸。4.根據權利要求1所述的半導體發(fā)光元件，其特征在于:所述構造體的與所述第2方向交叉的側面相對于所述第I方向傾斜。5.根據權利要求1所述的半導體發(fā)光元件，其特征在于:所述厚度為所述距離的1/5倍以上2/3倍以下。6.根據權利要求1所述的半導體發(fā)光元件，其特征在于:所述構造體包含: 所述第I導電型的第7半導體層； 所述第2導電型的第8半導體層，設置在所述第7半導體層與所述基體之間；以及 第9半導體層，設置在所述第7半導體層與所述第8半導體層之間。7.一種半導體發(fā)光元件，其特征在于具備: 基體； 第I半導體層，在第I方向上與所述基體相隔且包含第I導電型的第I半導體膜； 第2導電型的第2半導體層，設置在所述第I半導體層與所述基體之間； 第3半導體層，設置在所述第I半導體層與所述第2半導體層之間； 第I導電層，與所述第2半導體層電連接； 第4半導體層，在所述第I方向上與所述基體相隔，在與所述第I方向交叉的第2方向上與所述第I半導體層并排，包含所述第I導電型的第2半導體膜，且包含第I半導體區(qū)域與第2半導體區(qū)域，所述第2半導體區(qū)域設置在所述第I半導體區(qū)域的至少一部分與所述第I半導體層的至少一部分之間； 所述第2導電型的第5半導體層，設置在所述第4半導體層與所述基體之間； 第6半導體層，設置在所述第4半導體層與所述第5半導體層之間； 第2導電層，與所述第5半導體層電連接； 第3導電層，與所述第4半導體層電連接，且包含第I區(qū)域、第2區(qū)域及所述第I區(qū)域與所述第2區(qū)域之間的第3區(qū)域;以及 第I絕緣層，所述第I絕緣層的至少一部分設置在所述第3導電層與所述第5半導體層之間；且 所述第I導電層的第4區(qū)域設置在所述第2半導體層與所述基體之間， 所述第I導電層的第5區(qū)域設置在所述第I區(qū)域與所述基體之間，所述第5區(qū)域與所述第I區(qū)域電連接， 所述第I半導體區(qū)域設置在所述第2區(qū)域與所述第2導電層之間， 所述第2半導體區(qū)域設置在所述第3區(qū)域與所述基體之間， 所述第2半導體區(qū)域、所述第5半導體層及所述第6半導體層的合計厚度小于所述第2區(qū)域與所述第2導電層之間的沿著所述第I方向的距離。8.根據權利要求7所述的半導體發(fā)光元件，其特征在于:所述第I半導體區(qū)域具有與所述第2方向交叉且相對于所述第I方向傾斜的側面。9.根據權利要求8所述的半導體發(fā)光元件，其特征在于:所述第I絕緣層在所述第3導電層與所述第I半導體區(qū)域的所述側面之間延伸。10.根據權利要求7所述的半導體發(fā)光元件，其特征在于:所述第2半導體區(qū)域具有與所述第2方向交叉且相對于所述第I方向傾斜的側面。11.根據權利要求10所述的半導體發(fā)光元件，其特征在于:所述第I絕緣層在所述第3半導體層與所述第2半導體區(qū)域的所述側面之間延伸。12.根據權利要求7所述的半導體發(fā)光元件，其特征在于:所述厚度為所述距離的1/5倍以上2/3倍以下。13.根據權利要求1至12中任一項所述的半導體發(fā)光元件，其特征在于:所述第I導電層包含第I金屬層及第2金屬層， 所述第I金屬層設置在所述第2半導體層與所述基體之間， 所述第2金屬層的第I部分設置在所述第I金屬層與所述基體之間， 所述第2金屬層的第2部分設置在所述第I區(qū)域與所述基體之間。14.根據權利要求1至12中任一項所述的半導體發(fā)光元件，其特征在于:所述第2導電層包含第3金屬層及第4金屬層， 所述第3金屬層設置在所述第5半導體層與所述基體之間， 所述第4金屬層的第3部分設置在所述第3金屬層與所述基體之間。15.根據權利要求14所述的半導體發(fā)光元件，其特征在于:還具備第4導電層， 在所述第4導電層與所述基體之間，配置著所述第4金屬層的第4部分， 所述第4導電層與所述第4部分電連接。16.根據權利要求1至12中任一項所述的半導體發(fā)光元件，其特征在于:還具備第5導電層， 在所述第5導電層與所述基體之間配置著所述第I半導體層， 所述第5導電層與所述第I半導體膜電連接。17.根據權利要求1至12中任一項所述的半導體發(fā)光元件，其特征在于:還具備第2絕緣層，所述第2絕緣層設置在所述第I導電層與所述基體之間以及所述第2導電層與所述基體之間。18.根據權利要求17所述的半導體發(fā)光元件，其特征在于:所述基體為導電性。19.根據權利要求17所述的半導體發(fā)光元件，其特征在于:還具備第4金屬層，所述第4金屬層設置在所述第2絕緣層與所述基體之間。20.根據權利要求17所述的半導體發(fā)光元件，其特征在于:還具備第6金屬層，在所述第2絕緣層與所述第6金屬層之間配置著所述基體。
【文檔編號】H01L33/02GK105990476SQ201610016212
【公開日】2016年10月5日
【申請日】2016年1月11日
【發(fā)明人】加賀廣持, 岡俊行, 澤野正和, 宮部主之
【申請人】株式會社東芝