半導(dǎo)體器件結(jié)構(gòu)及其形成方法
【專利摘要】提供了半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括襯底。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方的介電層。介電層具有溝槽。半導(dǎo)體器件結(jié)構(gòu)包括位于溝槽中的導(dǎo)線。導(dǎo)線具有第一端部和第二端部。第一端部面向襯底。第二端部背向遠(yuǎn)離襯底。第一端部的第一寬度大于第二端部的第二寬度。本發(fā)明的實施例還涉及形成半導(dǎo)體器件結(jié)構(gòu)的方法。
【專利說明】半導(dǎo)體器件結(jié)構(gòu)及其形成方法
[0001]相關(guān)申請的交叉引用
[0002]本申請與2015年 3 月 16 日提交的標(biāo)題為“SEMICONDUCTOR DEVICE STRUCTURE ANDMETHOD FOR FORMING THE SAME”的共同未決的共同受讓的美國專利申請(代理人案號為N0.0941-3148PUS1)(
【申請人】案號為N0.P20141374US00)有關(guān)，其全部內(nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實施例涉及集成電路器件，更具體地，涉及半導(dǎo)體器件結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0004]半導(dǎo)體集成電路(IC)工業(yè)已經(jīng)經(jīng)歷了快速增長。IC材料和設(shè)計中的技術(shù)進(jìn)步已經(jīng)產(chǎn)生了多代1C。每代IC都具有比前一代更小和更復(fù)雜的電路。然而，這些進(jìn)步已經(jīng)增大了處理和制造IC的復(fù)雜性。
[0005]在IC演化過程中，功能密度(即，每芯片面積的互連器件的數(shù)量)普遍增大，而幾何尺寸(即，使用制造工藝可以產(chǎn)生的最小組件)減小。這種按比例縮小工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本來提供益處。
[0006]然而，由于部件尺寸不斷減小，制造工藝不斷地變得更加難以實施。因此，形成尺寸越來越小的可靠的半導(dǎo)體器件是個挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的實施例提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括:襯底；介電層，位于所述襯底上方，其中，所述介電層具有溝槽；以及導(dǎo)線，位于所述溝槽中，其中，所述導(dǎo)線具有第一端部和第二端部。所述第一端部面向所述襯底，所述第二端部背向遠(yuǎn)離所述襯底，并且所述第一端部的第一寬度大于所述第二端部的第二寬度。
[0008]本發(fā)明的另一實施例提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括:襯底；介電層，位于所述襯底上方，其中，所述介電層具有溝槽，所述溝槽具有第一部分和位于所述第一部分上方的第二部分，并且所述第一部分的第一寬度大于所述第二部分的第二寬度；以及導(dǎo)線，填充在所述溝槽中。
[0009]本發(fā)明的又一實施例提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括:在襯底上方形成介電層；在所述介電層中形成第一溝槽，其中，所述第一溝槽具有第一部分和位于所述第一部分上方的第二部分，并且所述第一部分的第一寬度大于所述第二部分的第二寬度；以及在所述第一溝槽內(nèi)填充導(dǎo)電材料。
【附圖說明】
[0010]當(dāng)結(jié)合附圖進(jìn)行閱讀時，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0011]圖1A至圖1H是根據(jù)一些實施例的用于形成半導(dǎo)體器件結(jié)構(gòu)的工藝的各個階段的截面圖。
[0012]圖2A至圖2C分別是根據(jù)一些實施例的圖1A至圖1B和圖1H中的結(jié)構(gòu)的頂視圖。
[0013]圖3是根據(jù)一些實施例的半導(dǎo)體器件結(jié)構(gòu)的截面圖。
[0014]圖4是根據(jù)一些實施例的半導(dǎo)體器件結(jié)構(gòu)的截面圖。
【具體實施方式】
[0015]以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當(dāng)然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復(fù)參考標(biāo)號和/或字符。該重復(fù)是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關(guān)系。
[0016]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術(shù)語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應(yīng)的解釋。應(yīng)該理解，在方法之前、期間和之后可以提供額外的操作，并且對于方法的其他實施例，可以替換或消除描述的一些操作。
[0017]圖1A至圖1H是根據(jù)一些實施例的用于形成半導(dǎo)體器件結(jié)構(gòu)100的工藝的各個階段的截面圖。圖2A至圖2C分別是根據(jù)一些實施例的圖1A至圖1B和圖1H中的結(jié)構(gòu)的頂視圖。圖1A至圖1B和圖1H分別是根據(jù)一些實施例的示出沿著圖2A至圖2C中的剖面線1A-1A’、1B-1B’和1H-1H’的結(jié)構(gòu)的截面圖。
[0018]如圖1A所不，根據(jù)一些實施例，提供襯底110。襯底110可以是諸如娃晶圓的半導(dǎo)體晶圓。可選地或額外地，襯底110可以包括元素半導(dǎo)體材料、化合物半導(dǎo)體材料和/或合金半導(dǎo)體材料。
[0019]元素半導(dǎo)體材料的實例可以是但不限于晶體硅、多晶硅、非晶硅、鍺和/或金剛石?；衔锇雽?dǎo)體材料的實例可以是但不限于碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或鋪化銦。合金半導(dǎo)體材料的實例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GaInP 和 / 或 GaInAsP0
[0020]如圖1A所示，根據(jù)一些實施例，在半導(dǎo)體襯底110中形成隔離結(jié)構(gòu)111。根據(jù)一些實施例，隔離結(jié)構(gòu)111圍繞半導(dǎo)體襯底110的器件區(qū)。根據(jù)一些實施例，隔離結(jié)構(gòu)111配置為限定和電隔離在半導(dǎo)體襯底110中形成的多個器件元件(未示出)。
[0021]器件元件的實例可以包括但不限于晶體管、二極管和/或其他適用的元件。晶體管的實例可以包括但不限于金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)晶體管(BJT)、高壓晶體管、高頻晶體管、P溝道和/或η溝道場效應(yīng)晶體管(PFET/NFET)等。實施多個工藝以形成器件元件，諸如沉積、蝕刻、注入、光刻、退火和/或其他適用的工藝。
[0022]如圖1A所示，根據(jù)一些實施例，在襯底110和隔離結(jié)構(gòu)111上方形成介電層120。根據(jù)一些實施例，介電層120包括介電材料。介電材料的實例可以包括但不限于氧化物、S12、硼磷硅酸鹽玻璃(BPSG)、旋涂玻璃(SOG)、未摻雜的硅酸鹽玻璃(USG)、氟摻雜的硅酸鹽玻璃(FSG)、高密度等離子體(HDP)氧化物或等離子體增強(qiáng)TEOS (PETEOS)。
[0023]介電層120可以包括由諸如低介電常數(shù)或極低介電常數(shù)(ELK)材料的多種介電材料制成的多層?？梢酝ㄟ^化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)J^涂或其他適用的工藝形成介電層120。
[0024]如圖1A所示，根據(jù)一些實施例，在介電層120中形成溝槽122。根據(jù)一些實施例，使用光刻工藝和蝕刻工藝形成溝槽122。如圖1A所示，根據(jù)一些實施例，在溝槽122中形成阻擋層132。根據(jù)一些實施例，阻擋層132共形地覆蓋溝槽122的內(nèi)壁122a和底面122b。根據(jù)一些實施例，阻擋層132配置為防止在溝槽122中形成的金屬材料擴(kuò)散到介電層120內(nèi)。阻擋層132包括鉭或其他合適的材料。根據(jù)一些實施例，使用物理汽相沉積工藝形成阻擋層132。
[0025]如圖1A所示，根據(jù)一些實施例，在阻擋層132上方形成晶種層134。晶種層134包括銅(Cu)和錳(Mn)或其他合適的材料。根據(jù)一些實施例，使用物理汽相沉積工藝形成晶種層134。如圖1A所示，根據(jù)一些實施例，在溝槽122中和在晶種層134上方形成導(dǎo)線136。導(dǎo)線136包括鋁(Al)、銅(Cu)或其他合適的材料。根據(jù)一些實施例，使用鍍工藝形成導(dǎo)線136。
[0026]如圖1A所示，根據(jù)一些實施例，在介電層120、阻擋層132、晶種層134和導(dǎo)線136上方形成介電層140。根據(jù)一些實施例，介電層140配置為防止導(dǎo)線136的金屬材料擴(kuò)散到形成在其上方的介電層內(nèi)。
[0027]根據(jù)一些實施例，介電層140包括介電材料。介電層140包括碳化硅、氮化硅或其他合適的介電材料。根據(jù)一些實施例，介電層120和140由不同材料制成。介電層140可以包括由不同介電材料制成的多層?？梢酝ㄟ^化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、旋涂或其他適用的工藝形成介電層140。
[0028]如圖1A所示，根據(jù)一些實施例，在介電層140上方形成粘合層150。粘合層150配置為將介電層140粘合至位于其上的另一介電層。粘合層150包括正硅酸乙酯(TEOS)或其他合適的材料。在一些其他實施例中，不形成粘合層150。
[0029]如圖1A所示，根據(jù)一些實施例，在粘合層150上方形成介電層160。根據(jù)一些實施例，介電層160和140由不同材料制成，從而使得介電層160和140在隨后的蝕刻工藝中可以具有蝕刻選擇性。根據(jù)一些實施例，介電層160和140與粘合層150由不同材料制成。
[0030]根據(jù)一些實施例，介電層160包括介電材料。介電材料的實例可以包括但不限于氧化物、S12、硼磷硅酸鹽玻璃(BPSG)、旋涂玻璃(SOG)、未摻雜的硅酸鹽玻璃(USG)、氟摻雜的硅酸鹽玻璃(FSG)、高密度等離子體(HDP)氧化物或等離子體增強(qiáng)TEOS (PETEOS)。
[0031]介電層160可以包括由諸如低介電常數(shù)或極低介電常數(shù)(ELK)材料的多種介電材料制成的多層?？梢酝ㄟ^化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)J^涂或其他適用的工藝形成介電層160。
[0032]如圖1A所示，根據(jù)一些實施例，在介電層160上方形成蝕刻停止層170。蝕刻停止層170包括氮化硅、氧化硅或其他合適的材料。根據(jù)一些實施例，使用化學(xué)汽相沉積工藝形成蝕刻停止層170。
[0033]如圖1A所示，根據(jù)一些實施例，在蝕刻停止層170上方形成掩模層180。在一些實施例中，掩模層180包括諸如氧化硅的氧化物。在一些實施例中，掩模層180包括氮化硅、氮化鈦、其他適用的材料或它們的組合。在一些實施例中，使用化學(xué)汽相沉積工藝形成掩模層 180。
[0034]如圖1A和圖2A所示，根據(jù)一些實施例，在掩模層180上方形成硬掩模層190。根據(jù)一些實施例，硬掩模層190具有溝槽192和194。根據(jù)一些實施例，溝槽192和194暴露部分掩模層180。
[0035]用于硬掩模層190的材料的實例包括但不限于氧化硅、氮化硅(例如，Si3N4)、S1N, SiC, S1C或它們的組合。可以通過化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、旋涂或其他適用的工藝形成硬掩模層190。在一些實施例中，掩模層180和硬掩模層190由不同材料制成，從而使得掩模層180和硬掩模層190在隨后的蝕刻工藝中可以具有蝕刻選擇性。
[0036]如圖1B和圖2B所示，根據(jù)一些實施例，覆蓋層210形成在硬掩模層190上方并且填充溝槽192和194。覆蓋層210由聚合物材料或其他合適的材料制成。通過涂布工藝、CVD工藝或其他合適的工藝形成覆蓋層210。
[0037]如圖1B和圖2B所示，根據(jù)一些實施例，在覆蓋層210上方形成中間層220。在一些實施例中，中間層220由含硅材料(例如，含硅聚合物材料)制成。在一些實施例中，掩模層180、硬掩模層190、覆蓋層210和中間層220由不同材料制成，從而使得它們在之后實施的蝕刻工藝中可以具有蝕刻選擇性。通過涂布工藝、CVD工藝或其他合適的工藝形成中間層220。
[0038]如圖1B和圖2B所示，根據(jù)一些實施例，在中間層220上方形成光刻膠層230。根據(jù)一些實施例，光刻膠層230具有開口 232，開口 232暴露部分中間層220。根據(jù)一些實施例，光刻膠層230由光刻膠材料制成。例如，通過涂布工藝和光刻工藝形成光刻膠層230。
[0039]如圖1C所示，根據(jù)一些實施例，通過開口 232去除位于開口 232下方的部分中間層220和部分覆蓋層210。根據(jù)一些實施例，在去除工藝之后，形成了穿過中間層220和覆蓋層210的開口 212。根據(jù)一些實施例，開口 212連接至開口 232并且暴露部分掩模層180。根據(jù)一些實施例，開口 212定位于溝槽194中。根據(jù)一些實施例，去除工藝包括干蝕刻工藝。
[0040]如圖1D所示，根據(jù)一些實施例，去除中間層220和光刻膠層230。根據(jù)一些實施例，去除工藝包括干蝕刻工藝或濕蝕刻工藝。此后，根據(jù)一些實施例，通過開口 212去除部分掩模層180。根據(jù)一些實施例，在去除工藝之后，在掩模層180中形成開口 182，并且開口182暴露部分蝕刻停止層170。
[0041]根據(jù)一些實施例，去除工藝包括干蝕刻工藝。根據(jù)一些實施例，干蝕刻工藝包括等離子體蝕刻工藝。根據(jù)一些實施例，在從約I毫托至約100毫托的范圍內(nèi)的壓力下并且使用從約100W至約1500W的范圍內(nèi)的功率實施該等離子體蝕刻工藝。根據(jù)一些實施例，在從約10°C至約70°C的范圍內(nèi)的溫度下實施該等離子體蝕刻工藝。根據(jù)一些實施例，等離子體蝕刻工藝使用包括CF4、H2、N2、C4H8, 02和/或CH 2F2的氣體。
[0042]如圖1E所示，根據(jù)一些實施例，去除覆蓋層210。根據(jù)一些實施例，去除工藝包括干蝕刻工藝。根據(jù)一些實施例，干蝕刻工藝包括等離子體蝕刻工藝。根據(jù)一些實施例，在從約I毫托至約100毫托的范圍內(nèi)的壓力下并且使用從約100W至約1500W的范圍內(nèi)的功率實施該等離子體蝕刻工藝。根據(jù)一些實施例，在從約10°C至約70°C的范圍內(nèi)的溫度下實施該等離子體蝕刻工藝。根據(jù)一些實施例，等離子體蝕刻工藝使用包括C02、C4Hs、CF4、02、NjP/SAr的氣體。
[0043]如圖1F所示，根據(jù)一些實施例，實施蝕刻工藝以去除位于溝槽192下方的部分掩模層180、部分蝕刻停止層170、部分介電層160以及位于溝槽194下方的部分掩模層180、部分蝕刻停止層170、部分介電層160、部分粘合層150和部分介電層140。
[0044]根據(jù)一些實施例，在蝕刻工藝之后，在介電層160中形成溝槽162和164與導(dǎo)通孔166。根據(jù)一些實施例，導(dǎo)通孔166也穿過粘合層150和介電層140。根據(jù)一些實施例，導(dǎo)通孔166位于溝槽164下方并且連接至溝槽164。根據(jù)一些實施例，導(dǎo)通孔166暴露部分導(dǎo)線136。
[0045]根據(jù)一些實施例，溝槽162具有第一部分162a和位于第一部分162a上方的第二部分162b。在一些實施例中，第一部分162a的寬度Wl大于第二部分162b的寬度W2。類似地，根據(jù)一些實施例，溝槽164具有第一部分164a和位于第一部分164a上方的第二部分164b0
[0046]在一些實施例中，第一部分164a的寬度W3大于第二部分164b的寬度W4。在一些實施例中，第二部分164b的寬度W4大于導(dǎo)通孔166的寬度Wv。在一些實施例中，第一部分162a和164a鄰近襯底110，并且第二部分162b和164b鄰近介電層160的上表面168。
[0047]在一些實施例中，溝槽164具有彼此相對的內(nèi)壁164c和164d。根據(jù)一些實施例，內(nèi)壁164c具有面向第一部分164a的凹槽Rl。根據(jù)一些實施例，內(nèi)壁164d具有面向第一部分164a的凹槽R2。根據(jù)一些實施例，凹槽Rl和R2彼此相對。根據(jù)一些實施例，第一部分164a位于凹槽Rl和R2之間。根據(jù)一些實施例，凹槽Rl和R2分別具有內(nèi)壁164e和164f。根據(jù)一些實施例，內(nèi)壁164e和164f是彎曲的內(nèi)壁。
[0048]根據(jù)一些實施例，蝕刻工藝包括干蝕刻工藝。根據(jù)一些實施例，干蝕刻工藝包括等離子體蝕刻工藝。根據(jù)一些實施例，在從約I毫托至約100毫托的范圍內(nèi)的壓力下并且使用從約100W至約1500W的范圍內(nèi)的功率實施該等離子體蝕刻工藝。根據(jù)一些實施例，在從約10°C至約70°C的范圍內(nèi)的溫度下實施該等離子體蝕刻工藝。根據(jù)一些實施例，等離子體蝕刻工藝使用包括C4Hs、CF4, 02、隊和/或Ar的氣體。
[0049]如圖1G所示，根據(jù)一些實施例，在溝槽162和164與導(dǎo)通孔166中形成阻擋層242。根據(jù)一些實施例，阻擋層242共形地覆蓋溝槽162和164與導(dǎo)通孔166的內(nèi)壁162c、164c、164d和166a以及溝槽162和164的底面162d和164g。
[0050]根據(jù)一些實施例，阻擋層242配置為防止在溝槽162和164與導(dǎo)通孔166中形成的金屬材料擴(kuò)散到介電層140和160與粘合層150內(nèi)。阻擋層242包括鉭或其他合適的材料。根據(jù)一些實施例，使用物理汽相沉積工藝形成阻擋層242。
[0051]如圖1G所示，根據(jù)一些實施例，在阻擋層242上方形成晶種層244。晶種層244包括銅(Cu)和錳(Mn)或其他合適的材料。根據(jù)一些實施例，使用物理汽相沉積工藝形成晶種層244。
[0052]如圖1G所示，根據(jù)一些實施例，在溝槽162和164與導(dǎo)通孔166中并且在晶種層244上方形成導(dǎo)電層246。導(dǎo)電層246包括諸如鋁(Al)、銅(Cu)或其他合適的材料的導(dǎo)電材料。根據(jù)一些實施例，使用鍍工藝形成導(dǎo)電層246。
[0053]如圖1H和圖2C所示，根據(jù)一些實施例，去除位于溝槽162和164與導(dǎo)通孔166外部的阻擋層242、晶種層244和導(dǎo)電層246以及掩模層180和硬掩模層190。根據(jù)一些實施例，去除工藝包括諸如化學(xué)機(jī)械拋光工藝的平坦化工藝。
[0054]根據(jù)一些實施例，保留在溝槽162中的導(dǎo)電層246形成導(dǎo)線252。根據(jù)一些實施例，保留在溝槽164中的導(dǎo)電層246形成導(dǎo)線254。在一些實施例中，導(dǎo)線252的上表面252a、導(dǎo)線254的上表面254a和介電層160的上表面168彼此共面。
[0055]根據(jù)一些實施例，導(dǎo)線252具有第一端部252b和第二端部252c。根據(jù)一些實施例，第一端部252b面向襯底110。根據(jù)一些實施例，第二端部252c背向遠(yuǎn)離襯底110。根據(jù)一些實施例，第一端部252b的寬度W5大于第二端部252c的寬度W6。
[0056]根據(jù)一些實施例，導(dǎo)線254具有第一端部254b和第二端部254c。根據(jù)一些實施例，第一端部254b面向襯底110。根據(jù)一些實施例，第二端部254c背向遠(yuǎn)離襯底110。根據(jù)一些實施例，第一端部254b的寬度W7大于第二端部254c的寬度W8。根據(jù)一些實施例，第一端部254b具有側(cè)壁SI。根據(jù)一些實施例，側(cè)壁SI是彎曲側(cè)壁。
[0057]根據(jù)一些實施例，第一端部254b具有上部Pl和下部P2。根據(jù)一些實施例，上部Pl的寬度WlO在朝向襯底110的方向A上增大。在一些實施例中，上部Pl的寬度WlO在方向A上連續(xù)地增大。在一些實施例中，下部P2的寬度Wll在朝向襯底110的方向A上減小。
[0058]根據(jù)一些實施例，保留在導(dǎo)通孔166中的導(dǎo)電層246形成導(dǎo)電通孔結(jié)構(gòu)260。根據(jù)一些實施例，導(dǎo)電通孔結(jié)構(gòu)260是完整的結(jié)構(gòu)。根據(jù)一些實施例，導(dǎo)線254位于介電層160中并且位于導(dǎo)電通孔結(jié)構(gòu)260上方。根據(jù)一些實施例，導(dǎo)線254和導(dǎo)電通孔結(jié)構(gòu)260形成為完整的結(jié)構(gòu)。
[0059]根據(jù)一些實施例，導(dǎo)電通孔結(jié)構(gòu)260穿過介電層140并且穿入導(dǎo)線254下方的介電層160內(nèi)。根據(jù)一些實施例，導(dǎo)電通孔結(jié)構(gòu)260還穿過粘合層150。
[0060]根據(jù)一些實施例，導(dǎo)電通孔結(jié)構(gòu)260連接至第一端部254b。根據(jù)一些實施例，第二端部254c的寬度W8大于導(dǎo)電通孔結(jié)構(gòu)260的寬度W9。根據(jù)一些實施例，導(dǎo)線136位于導(dǎo)電通孔結(jié)構(gòu)260下方并且電連接至導(dǎo)電通孔結(jié)構(gòu)260。
[0061]根據(jù)以上描述，第一端部254b的寬度W7大于第二端部254c的寬度W8。S卩，導(dǎo)線254具有擴(kuò)大的端部(即，第一端部254b)。因此，增大了將具有擴(kuò)大的端部254b的導(dǎo)線254連接至導(dǎo)電通孔結(jié)構(gòu)260的可能性。結(jié)果，提高了產(chǎn)量。此外，擴(kuò)大的端部254b能夠減小導(dǎo)線254的薄層電阻。
[0062]在一些實施例中，寬度W7和寬度W8之間的差在從約2nm至約1nm的范圍內(nèi)。在一些實施例中，寬度W7與寬度W8的比率在從約1.1至約1.4的范圍內(nèi)。
[0063]如圖1F和圖1H所示，根據(jù)一些實施例，內(nèi)壁164e和164f是彎曲內(nèi)壁，并且側(cè)壁SI是彎曲側(cè)壁。在一些其他實施例中，內(nèi)壁164e和164f是平坦內(nèi)壁，并且側(cè)壁SI是平坦側(cè)壁(如圖3所示)。如圖3所示，根據(jù)一些實施例，第一端部254b的寬度W在朝向襯底110的方向A上增大。在一些實施例中，整個第一端部254b的寬度W在朝向襯底110的方向A上增大。
[0064]參照圖1H，根據(jù)一些實施例，在相同的介電層160中形成導(dǎo)線252和254與導(dǎo)電通孔結(jié)構(gòu)260。在一些其他實施例中，根據(jù)一些實施例，在不同的介電層410和160中形成導(dǎo)線252和254與導(dǎo)電通孔結(jié)構(gòu)260 (如圖4所不)。如圖4所不，根據(jù)一些實施例，導(dǎo)電通孔結(jié)構(gòu)260穿過介電層160、粘合層150和介電層140。
[0065]根據(jù)一些實施例，提供了半導(dǎo)體器件結(jié)構(gòu)及其形成方法。用于形成半導(dǎo)體器件結(jié)構(gòu)的方法形成具有擴(kuò)大的端部的導(dǎo)線。因此，增大了將具有擴(kuò)大的端部的導(dǎo)線連接至其下方的導(dǎo)電結(jié)構(gòu)的可能性。結(jié)果，提高了產(chǎn)量。此外，擴(kuò)大的端部能夠減小導(dǎo)線的薄層電阻。
[0066]根據(jù)一些實施例，提供了一種半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括襯底。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方的介電層。介電層具有溝槽。半導(dǎo)體器件結(jié)構(gòu)包括位于溝槽中的導(dǎo)線。導(dǎo)線具有第一端部和第二端部。第一端部面向襯底。第二端部背向遠(yuǎn)離襯底。第一端部的第一寬度大于第二端部的第二寬度。
[0067]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，還包括:導(dǎo)電通孔結(jié)構(gòu)，穿入所述導(dǎo)線下方的所述介電層內(nèi)并且連接至所述第一端部。
[0068]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，還包括:導(dǎo)電通孔結(jié)構(gòu)，穿入所述導(dǎo)線下方的所述介電層內(nèi)并且連接至所述第一端部，其中，所述第二端部的所述第二寬度大于所述導(dǎo)電通孔結(jié)構(gòu)的第三寬度。
[0069]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一端部具有彎曲側(cè)壁。
[0070]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一端部具有彎曲側(cè)壁，其中，所述第一端部具有上部和下部，并且所述上部的第三寬度在朝向所述襯底的方向上增大。
[0071]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一端部具有彎曲側(cè)壁，其中，所述第一端部具有上部和下部，并且所述上部的第三寬度在朝向所述襯底的方向上增大，其中，所述上部的所述第三寬度在朝向所述襯底的方向上連續(xù)地增大。
[0072]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一端部具有彎曲側(cè)壁，其中，所述第一端部具有上部和下部，并且所述上部的第三寬度在朝向所述襯底的方向上增大，其中，所述下部的第四寬度在朝向所述襯底的方向上減小。
[0073]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一端部具有平坦側(cè)壁。
[0074]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一端部的所述第一寬度在朝向所述襯底的方向上增大。
[0075]根據(jù)一些實施例，提供了一種半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括襯底。半導(dǎo)體器件結(jié)構(gòu)包括位于襯底上方的介電層。介電層具有溝槽。溝槽具有第一部分和位于第一部分上方的第二部分，并且第一部分的第一寬度大于第二部分的第二寬度。半導(dǎo)體器件結(jié)構(gòu)包括填充在溝槽中的導(dǎo)線。
[0076]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述第一部分鄰近所述襯底，并且所述第二部分鄰近所述介電層的上表面。
[0077]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述溝槽具有第一內(nèi)壁，并且所述第一內(nèi)壁具有面向所述第一部分的第一凹槽。
[0078]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述溝槽具有第一內(nèi)壁，并且所述第一內(nèi)壁具有面向所述第一部分的第一凹槽，其中，所述溝槽還包括與所述第一內(nèi)壁相對的第二內(nèi)壁，所述第二內(nèi)壁具有與所述第一凹槽相對的第二凹槽，并且所述第一部分位于所述第一凹槽和所述第二凹槽之間。
[0079]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述溝槽具有第一內(nèi)壁，并且所述第一內(nèi)壁具有面向所述第一部分的第一凹槽，其中，所述第一凹槽具有彎曲內(nèi)壁。
[0080]在上述半導(dǎo)體器件結(jié)構(gòu)中，其中，所述溝槽具有第一內(nèi)壁，并且所述第一內(nèi)壁具有面向所述第一部分的第一凹槽，其中，所述第一凹槽具有平坦內(nèi)壁。
[0081]根據(jù)一些實施例，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法。該方法包括在襯底上方形成介電層。該方法包括在介電層中形成第一溝槽。第一溝槽具有第一部分和位于第一部分上方的第二部分，并且第一部分的第一寬度大于第二部分的第二寬度。該方法包括在第一溝槽內(nèi)填充導(dǎo)電材料。
[0082]在上述方法中，其中，形成所述第一溝槽包括:在所述介電層上方形成掩模層，其中，所述掩模層具有第二溝槽，所述第二溝槽暴露部分所述介電層；以及實施干蝕刻工藝以去除部分所述介電層。
[0083]在上述方法中，其中，形成所述第一溝槽包括:在所述介電層上方形成掩模層，其中，所述掩模層具有第二溝槽，所述第二溝槽暴露部分所述介電層；以及實施干蝕刻工藝以去除部分所述介電層，其中，所述干蝕刻工藝包括等離子體蝕刻工藝。
[0084]在上述方法中，其中，所述方法還包括:在形成所述第一溝槽期間，在所述溝槽下方的所述介電層中形成導(dǎo)通孔，其中，所述導(dǎo)通孔連接至所述溝槽；以及在所述第一溝槽內(nèi)填充所述導(dǎo)電材料期間，將所述導(dǎo)電材料填充入所述導(dǎo)通孔內(nèi)。
[0085]在上述方法中，其中，所述方法還包括:在形成所述第一溝槽期間，在所述溝槽下方的所述介電層中形成導(dǎo)通孔，其中，所述導(dǎo)通孔連接至所述溝槽；以及在所述第一溝槽內(nèi)填充所述導(dǎo)電材料期間，將所述導(dǎo)電材料填充入所述導(dǎo)通孔內(nèi)，其中，所述第二部分的所述第二寬度大于所述導(dǎo)通孔的第三寬度。
[0086]上面概述了若干實施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或修改用于實施與本文所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。
【主權(quán)項】
1.一種半導(dǎo)體器件結(jié)構(gòu)，包括: 襯底； 介電層，位于所述襯底上方，其中，所述介電層具有溝槽；以及 導(dǎo)線，位于所述溝槽中，其中，所述導(dǎo)線具有第一端部和第二端部。所述第一端部面向所述襯底，所述第二端部背向遠(yuǎn)離所述襯底，并且所述第一端部的第一寬度大于所述第二端部的第二寬度。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，還包括: 導(dǎo)電通孔結(jié)構(gòu)，穿入所述導(dǎo)線下方的所述介電層內(nèi)并且連接至所述第一端部。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述第二端部的所述第二寬度大于所述導(dǎo)電通孔結(jié)構(gòu)的第三寬度。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述第一端部具有彎曲側(cè)壁。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述第一端部具有上部和下部，并且所述上部的第三寬度在朝向所述襯底的方向上增大。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述上部的所述第三寬度在朝向所述襯底的方向上連續(xù)地增大。7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述下部的第四寬度在朝向所述襯底的方向上減小。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述第一端部具有平坦側(cè)壁。9.一種半導(dǎo)體器件結(jié)構(gòu)，包括: 襯底； 介電層，位于所述襯底上方，其中，所述介電層具有溝槽，所述溝槽具有第一部分和位于所述第一部分上方的第二部分，并且所述第一部分的第一寬度大于所述第二部分的第二寬度；以及 導(dǎo)線，填充在所述溝槽中。10.一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括: 在襯底上方形成介電層； 在所述介電層中形成第一溝槽，其中，所述第一溝槽具有第一部分和位于所述第一部分上方的第二部分，并且所述第一部分的第一寬度大于所述第二部分的第二寬度；以及 在所述第一溝槽內(nèi)填充導(dǎo)電材料。
【文檔編號】H01L23/528GK105990228SQ201510812699
【公開日】2016年10月5日
【申請日】2015年11月20日
【發(fā)明人】陳威廷, 張哲誠, 呂禎祥, 劉又誠
【申請人】臺灣積體電路制造股份有限公司