互連結構及其形成方法
【專利摘要】本發(fā)明提供了一種互連結構及其形成方法。包括：在介質層上形成致密度大于介質層的緩沖層，在緩沖層上形成掩模，掩模包括第一開口；在以掩模為掩模刻蝕介質層前，先以掩模為掩模刻蝕緩沖層，并在緩沖層內形成尺寸大于第一開口的第二開口，從而在沿著第一開口刻蝕介質層時，減小緩沖層對于刻蝕介質層的干擾，提高形成的通孔的形態(tài)，進而上述缺陷造成的向通孔內填充導電材料的過程中，在通孔內部未填充滿導電材料時，由于通孔開口過早封閉，致使在形成于通孔內的導電材料內形成的孔洞的尺寸和數量。以提高后續(xù)形成的互連結構的結構形態(tài)，提高互連結構的性能。
【專利說明】
互連結構及其形成方法
技術領域
[0001]本發(fā)明涉及半導體技術領域，尤其是涉及一種互連結構及其形成方法。
【背景技術】
[0002]隨著半導體技術的發(fā)展，半導體器件的集成度不斷增加，半導體器件特征尺寸(Critical Dimens1n, CD)越來越小。
[0003]而隨著特征尺寸的逐漸減小，互連結構之間寄生電容等原因而產生的RC延遲(RCdelay)對半導體器件的影響越來越大。降低互連結構中介質層材料的K值是有效降低RC延遲效應的方法。近年來，在半導體器件的后段制備工藝(Back End of The Line, BEOL)中，低K介電(Low K,LK)材料(K< 3)和超低K介電(Ultra Low K，ULK)材料已逐漸成為介質層的主流材料，且隨著半導體器件發(fā)展需求，所采用的介質層材料的K值不斷減小。
[0004]參考圖1和圖2，現有的互連結構的形成工藝示意圖，包括:
[0005]參考圖1所示，在半導體襯底10上形成以LK材料或ULK材料為材料的介質層11后，在所述介質層11上形成金屬掩模13 (如以氮化鈦為材料)，并以所述金屬掩模13為掩模刻蝕所述介質層11形成通孔(圖中未標記)，之后在所述通孔內填充金屬材料16以形成互連結構。
[0006]其中，因為現有的LK材料和ULK材料結構較為稀疏，致密度較小，若直接在介質層11上形成金屬掩模13，金屬掩模13與介質層11接觸會對介質層11產生較大的應力作用，從而造成介質層11的損傷。為此，繼續(xù)參考圖1，在所述介質層11上形成金屬掩模13之前，先在所述介質層11上形成緩沖層12，所述緩沖層12的致密度大于所述介質層11的致密度。從而降低金屬掩模對于介質層11的損傷，在進而提高后續(xù)形成的半導體器件的質量。
[0007]但即使如此，在實際操作過程中發(fā)現，通過現有技術形成的互連結構的性能較差，無法滿足半導體技術的發(fā)展要求，為此如何進一步提高金屬插塞性能是本領域技術人員亟需解決的問題。

【發(fā)明內容】

[0008]本發(fā)明解決的問題是提供一種互連結構及其形成方法，以提高互連結構的性能。
[0009]為解決上述問題，本發(fā)明提供的互連結構的形成方法包括:
[0010]提供半導體襯底；
[0011]在所述半導體襯底上形成介質層；
[0012]在所述介質層上形成緩沖層，所述緩沖層的致密度大于所述介質層的致密度；
[0013]在所述緩沖層上形成掩模，所述掩模包括第一開口 ；
[0014]以所述掩模為掩?？涛g所述緩沖層，在所述緩沖層內形成第二開口，所述第二開口的尺寸大于所述第一開口的尺寸；
[0015]以所述掩模為掩?？涛g所述第二開口露出的介質層，在所述介質層內形成通孔；
[0016]刻蝕后所述掩模具有凸出通孔側壁的凸起，去除所述凸起；
[0017]向所述通孔內填充導電材料，以形成導電插塞。
[0018]可選地，以所述掩模為掩模刻蝕所述緩沖層的步驟包括，采用濕法刻蝕工藝刻蝕所述緩沖層。
[0019]可選地，所述濕法刻蝕工藝采用稀釋的氫氟酸溶液作為濕法刻蝕劑。
[0020]可選地，所述稀釋的氫氟酸溶液中氫氟酸的體積濃度小于或等于30%，刻蝕時間為30秒至30分鐘。
[0021]可選地，所述緩沖層的材料為采用正硅酸乙酯制得的二氧化硅。
[0022]可選地，所述掩模為金屬掩模。
[0023]可選地，所述金屬掩模的材料為氮化鈦。
[0024]可選地，去除所述通孔上方的掩模的步驟包括:采用濕法清洗工藝去除所述通孔上方的掩模；所述濕法清洗工藝采用羥胺、2-(2-氨基乙氧基)乙醇、鄰苯二酚和過氧化氫的混合溶液作為濕法刻蝕劑。
[0025]可選地，所述濕法刻蝕劑的溫度為30?60°C。
[0026]可選地，所述第二開口的開口寬度與所述第一開口的開口寬度的比值小于或等于3。
[0027]可選地，所述導電材料為銅。
[0028]可選地，在所述通孔內填充導電材料的步驟包括:在所述通孔的內壁和底面形成銅籽晶層，之后采用電鍍工藝在所述銅籽晶層上形成銅層，以填充滿所述通孔。
[0029]可選地，刻蝕所述介質層，以形成通孔的步驟包括:采用干法刻蝕工藝，以所述掩模為掩模刻蝕所述介質層，以形成所述通孔。
[0030]可選地，所述介質層的介電常數小于或等于3。
[0031]本發(fā)明還提供了一種采用上述的互連結構的形成方法形成的互連結構。
[0032]與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0033]在所述介質層上形成致密度大于所述介質層的緩沖層，在所述緩沖層上形成掩模，所述掩模包括第一開口 ；在以所述掩模為掩?？涛g所述介質層前，先以所述掩模為掩?？涛g所述緩沖層，在所述緩沖層內形成尺寸大于所述第一開口的第二開口。后續(xù)在以所述掩模為掩?？涛g所述第二開口露出的介質層時，因為所述第二開口尺寸大于所述掩模的第一開口尺寸，從而可減小所述緩沖層對于刻蝕所述介質層的干擾，提高形成于所述介質層內的通孔的形態(tài)(如增大所述通孔開口尺寸)，進而在向所述通孔內填充導電材料以形成導電插塞的過程中，避免由于所述通孔開口尺寸過小而在填充導電材料時所述通孔開口過早封閉的缺陷，減小由于通孔開口過早閉合而導致在所述導電插插塞內形成的孔洞的尺寸和數量，提高導電插塞的結構，以提高后續(xù)形成的互連結構的結構形態(tài)，提高互連結構的性會K。
【附圖說明】
[0034]圖1和圖2現有的一種金屬插塞形成方法的結構不意圖；
[0035]圖3為現有的金屬插塞形成方法中，刻蝕介質層形成通孔后的半導體器件示意圖；
[0036]圖4和圖5為現有技術形成的互連結構的電鏡圖；
[0037]圖6?圖14是本發(fā)明互連結構的形成方法一實施例的結構示意圖。
【具體實施方式】
[0038]如【背景技術】所述，現有半導體器件的后段工藝中，在介質層內形成的互連結構的性能較差，無法滿足半導體技術的發(fā)展要求。
[0039]分析其原因，在現有互連結構制備方法中，為了降低后續(xù)形成的半導體器件的RC延遲效應，現有的介質層多采用LK材料或是ULK材料。LK材料和ULK材料的致密度較小，因此，為了避免金屬掩模(如氮化鈦掩模)13產生的應力對于介質層損傷，在刻蝕介質層以形成通孔的工藝中，在所述介質層11和金屬掩模13之間形成緩沖層12，所述緩沖層12的致密度大于所述介質層11的致密度，從而降低金屬掩模13對于介質層11的損傷。
[0040]結合參考圖3和4所示，在以金屬掩模13為掩模，刻蝕所述緩沖層12和介質層11，以在所述介質層11內形成通孔15的過程中，因為所述緩沖層12的致密度大于所述介質層11的致密度，所以刻蝕中緩沖層12的刻蝕速率小于所述介質層11的刻蝕速率，從而在所述緩沖層12內形成開口后，繼續(xù)刻蝕所述介質層11的過程中，介質層11的刻蝕量大于所述緩沖層12刻蝕量，介質層11內的開口尺寸不斷增大過程中，增大了介質層11內的開口尺寸與緩沖層12內的開口尺寸差異。而所述緩沖層12較小的開口相當于在所述介質層11開口側壁上方形成朝向開口中心的凸起121，所述凸起121成為所述介質層11開口上端側壁被繼續(xù)刻蝕的阻礙，致使后續(xù)形成于所述介質層11內的通孔15為上端開口尺寸明顯小于中間部分尺寸的“瓶狀(bottle)”結構，降低了介質層11內通孔15的結構形態(tài)。
[0041]結合參考圖3、圖5，后續(xù)在所述通孔15內填充銅等金屬材料過程中，因為所述通孔15的開口較小，金屬籽晶層容易沉積于通孔15的開口處部分，且難以覆蓋在所述通孔15內壁，在后續(xù)以電鍍工藝(Electro chemical plating，簡稱ECP)在金屬籽晶層上繼續(xù)形成金屬，以填充滿通孔15過程中，金屬難以在通孔15內壁上形成，且在通孔15內部未填充滿金屬情況下，通孔15的開口處形成較多的金屬而閉合，從而在通孔15內形成大體積的孔洞151。
[0042]所述孔洞151會增大互連結構的電阻R，甚至造成互連結構斷路等缺陷，從而降低互連結構的性能，進而降低后續(xù)形成的半導體器件的性能。
[0043]為此，本發(fā)明提供了一種互連結構的形成方法。包括:
[0044]在所述半導體襯底上形成介質層，并在所述介質層上形成緩沖層，所述緩沖層的致密度大于所述介質層；在所述緩沖層上形成掩模，所述掩模包括第一開口，之后以所述掩模為掩?？涛g所述緩沖層，在所述緩沖層內形成第二開口，所述第二開口的尺寸大于所述第一開口的尺寸；之后以所述掩模為掩模刻蝕所述第二開口露出的介質層，在所述介質層內形成通孔；去除在刻蝕所述第一介質層形成所述通孔過程中，形成的凸出于所述通孔的側壁的部分掩模后，向所述通孔內填充導電材料，以形成導電插塞。
[0045]本發(fā)明中，在以所述掩模為掩?？涛g所述介質層前，先以所述掩模為掩?？涛g所述緩沖層，在所述緩沖層內形成尺寸大于所述第一開口的第二開口，從而后續(xù)在以所述掩模為掩模，刻蝕第二開口露出的所述介質層時，可減小所述緩沖層對于刻蝕所述介質層的干擾，提高形成于所述介質層內的通孔的開口尺寸，避免因而所述緩沖層的干擾，致使可以所述介質層后，形成于所述介質層內的通孔為上端開口尺寸明顯小于中間部分尺寸的“瓶狀(bottle)”結構，進而在向所述通孔內填充導電材料以形成導電插塞的過程中，避免由于所述通孔開口尺寸過小而造成在通孔內部未填充滿導電材料，所述通孔開口便過早封閉的缺陷，減小由于通孔開口過早閉合而導致在所述導電插插塞內形成的孔洞的尺寸和數量，提高導電插塞的結構，以提高后續(xù)形成的互連結構的結構形態(tài)，提高互連結構的性能。
[0046]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0047]圖6?圖14是本發(fā)明互連結構的形成方法一實施例的結構示意圖。
[0048]本實施例提供的互連結構的形成方法包括:
[0049]先參考圖6所不，提供半導體襯底20。
[0050]本實施例中，所述半導體襯底20為硅襯底。
[0051]但除本實施例外的其他實施例中，所述半導體襯底還可以是硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底、玻璃襯底或其他II1-V族化合物襯底，所述半導體基底材料并不限定本發(fā)明的保護范圍。
[0052]可選地，在所述半導體襯底20內形成有導電層21。進一步可選地，所述導電層21的材料為銅。
[0053]此外，所述半導體襯底20還可包括晶體管等半導體元件，所述半導體襯底的結構并不限定本發(fā)明的保護范圍。
[0054]繼續(xù)參考圖6，在所述半導體襯底20上由下至上依次形成介質層22，緩沖層23，以及掩模材料層24，其中所述緩沖層23的致密度大于所述介質層22。
[0055]本實施例中，所述介質層22用做互連結構中的絕緣層。
[0056]可選地，所述介質層22的材料為低K介電材料(K值小于3)或是超低K介電材料(K值小于2.6)。后續(xù)在所述介質層22內形成互連結構后，低K介電材料可有效減小互連結構的寄生電容，從而能減小互連結構的電阻電容延遲(RC Delay)問題。
[0057]本實施例中，所述介質層22采用超低K介電材料，如多孔結構的摻碳的氧化硅。
[0058]所述介質層22的形成方法為化學氣相沉積(Chemical Vapor Deposit1n，簡稱CVD) ο
[0059]本實施例中，所述掩模材料層24用于形成刻蝕所述介質層22的掩模。
[0060]可選地，所述金屬掩模材料層用于形成金屬掩模。進一步可選地，所述掩模材料層24的材料為氮化鈦(TiN)，可以采用CVD形成所述掩模材料層24。
[0061 ] 可選地，本實施例中，所述緩沖層23的材料為氧化硅，并可以采用CVD形成所述緩沖層23。形成所述緩沖層的CVD工藝具體可以為，采用正硅酸乙酯(TEOS)作為反應物形成的氧化硅層。
[0062]本實施例中，所述介質層22為多孔結構，結構較為稀疏，致密度較小，若直接在所述介質層22上形成所述掩模材料層24，所述掩模材料層24產生的應力致使所述介質層22發(fā)生形變，從而造成介質層22損傷，從而影響后續(xù)形成的半導體器件性能，所述緩沖層23可有效減小所述掩模材料層24對所述介質層22所產生的應力作用，以減小所述介質層22的損傷。
[0063]接著參考圖7，在所述掩模材料層24上形成光刻膠掩模25，并以所述光刻膠掩模25為掩?？涛g所述掩模材料層24形成掩模241，所述掩模241包括第一開口 31。
[0064]本實施例中，所述掩模241為氮化鈦材料的金屬掩模，后續(xù)用于刻蝕所述介質層22，以形成互連結構的通孔。
[0065]所述光刻膠掩模25的形成工藝包括先在所述掩模材料層24上形成光刻膠，之后進行曝光顯影工藝以形成所述光刻膠掩模25。上述工藝為本領域成熟工藝，在此不再贅述。
[0066]可選地，以所述光刻膠掩模25為掩模，采用干法刻蝕工藝刻蝕所述掩模材料層24以形成掩模241，所述干法刻蝕工藝為本領域成熟技術在此不再贅述。
[0067]可選地，刻蝕所述掩模材料層24步驟中，過刻蝕所述掩模材料層24，去除所述掩模材料層24下方部分厚度的緩沖層23，以確保所述第一開口 31貫穿所述掩模材料層24，且露出所述緩沖層23。
[0068]再參考圖8，以所述掩模241為掩?？涛g所述緩沖層23在所述緩沖層23內形成第二開口 32，且所述第二開口 32的尺寸大于所述掩模241內的第一開口 31的尺寸。
[0069]本實施例中，采用濕法刻蝕工藝，以所述掩模241為掩?？涛g所述緩沖層23，以形成所述第二開口 32。
[0070]可選地，刻蝕所述緩沖層23的過程包括:以稀釋的氫氟酸溶液作為濕法刻蝕劑。
[0071]若所述稀釋的氫氟酸溶液的濃度過大，會造成所述掩模241，以及半導體襯底20上其他結構的損傷，可選地，所述稀釋的氫氟酸溶液中，氫氟酸的體積濃度小于或等于30% ;若所述稀釋的氫氟酸溶液的濃度過小，降低所述緩沖層23的刻蝕速率，可選地，所述稀釋的氫氟酸溶液中，氫氟酸的體積濃度大于或等于15%。
[0072]進一步可選地，所述稀釋的氫氟酸溶液中，氫氟酸的體積濃度為20%左右。
[0073]若所述濕法刻蝕時間過長，容易造成所述緩沖層23刻蝕量過大，致使第二開口 32的尺寸過大，從而影響緩沖層23上的掩模241結構，并造成半導體襯底20上的掩模241等其他結構損傷；若刻蝕時間過短，所述緩沖層23刻蝕量較小，致使形成的第二開口 32尺寸過小。
[0074]可選地，所述濕法刻蝕緩沖層23的持續(xù)時間為30秒至30分鐘之間。
[0075]本實施例中，所述第二開口 32的寬度d2與第一開口的寬度dl的比大于I且小于等于 3(即:1 < d2/dl ^ 3)，進一步可選地，d2/dl ^ 1.5。
[0076]結合參考圖9，在所述緩沖層23內形成第二開口 32后，繼續(xù)以所述掩模241為掩模，對所述第二開口 32露出的所述介質層22進行刻蝕，在所述介質層22內形成通孔33。
[0077]本實施例中，所述通孔33貫穿所述介質層22，且露出所述導電層21。
[0078]可選地，本實施例中，采用干法刻蝕工藝以所述掩模為掩?？炭涛g所述第二開口露出的介質層22。
[0079]本實施例中，所述介質層22的材料為氧化硅，刻蝕所述介質層22的干法刻蝕工藝包括:采用含有Cl2、CH4、SiCl4、NH#& Ar的氣體作為干法刻蝕劑?？涛g所述介質層22的工藝與現有工藝相同，在此不再贅述。
[0080]對比參考圖8、圖9和圖3，本實施例中，在以所述掩模241為掩模，刻蝕所述緩沖層23形成第二開口 32后，再以所述掩模241為掩?？涛g所述介質層22的過程中，因為所述第二開口 32的尺寸大于所述第一開口 31的尺寸，所以刻蝕氣體穿過所述緩沖層23直接刻蝕所述介質層22，從而減小所述緩沖層23對于刻蝕所述介質層22的干擾，有效增加所述通孔33的開口尺寸，優(yōu)化所述通孔33的結構形態(tài)。
[0081]相比于圖3所示的現有技術，以所述金屬掩模13為掩模持續(xù)刻蝕所述緩沖層12以及介質層11的技術方方案，本實施例可避免在刻蝕所述介質層11過程中，因為所述緩沖層12干擾，使得形成于所述介質層11內的通孔呈上端開口尺寸明顯小于通孔中間部分尺寸，致使形成于介質層11內的通孔15呈瓶狀結構的缺陷出現。進而在后續(xù)向所述通孔33內填充導電材料以形成導電插塞的過程中，避免所述通孔開口過早封閉的缺陷，減小由于通孔開口過早閉合而導致在所述導電插插塞內形成的孔洞的尺寸和數量，提高導電插塞的結構，
[0082]本實施例中，所述介質層22的致密度較低，因而干法刻蝕所述介質層22后，形成的通孔35的尺寸大于所述掩模241的第一開口 31的尺寸，在所述掩模241內形成朝向所述通孔33中心，且凸出所述通孔側壁的凸起242。但因為所述掩模241未與所述介質層22直接接觸，且所述第二開口 32的尺寸大于所述第一開口 31尺寸，以所述掩模241刻蝕所述第二開口 32露出的所述介質層22的過程中，刻蝕氣體可在刻蝕所述介質層22內已形成的開口內擴散，因而所述凸起242對于所述通孔35的影響較小，不會影響所述通孔33的開口尺寸。
[0083]但為了減少所述凸起242對通孔33內填充導電材料的影響，參考圖10，在所述介質層22內形成所述通孔33后，去除位于所述通孔33上方的凸起242 (即，去除凸出于所述通孔33側壁上的部分掩模241)，以便于后續(xù)向所述通孔33內填充導電材料以形成互連結構。
[0084]本實施例中，采用濕法清洗工藝去除所述通孔33上方的凸起242。
[0085]可選地，所述濕法清洗工藝可采用EKC和過氧化氫(H2O2)的混合溶液作為清洗劑。
[0086]其中，所述EKC為羥胺(HDA)、2-(2_氨基乙氧基)乙醇(DGA)和鄰苯二酚混合溶液。在清洗劑中，EKC的體積比濃度為0.5%?6%，過氧化氫溶液的體積比濃度為I?10 %，上述組分的清洗劑可在去除所述通孔33上方的掩模241 (氮化鈦為材料)同時，避免半導體襯底20上方的結構受到損傷。
[0087]進一步可選地，所述EKC溶液的溫度為30?60°C，以提高所述掩模241去除速率同時，降低上述濕法清洗工藝對于半導體襯底20以及半導體襯底241上方的其他結構的損傷。
[0088]此外，采用EKC與過氧化氫(H2O2)的混合溶液作為清洗劑，可在去除所述凸起242的同時，有效去除刻蝕所述介質層33過程中形成的刻蝕副產物。
[0089]值得注意的是，在本發(fā)明的另一個實施例中，在形成所述通孔33后，直接去除所述介質層22上的掩模241，從而減小所述掩模241對于后續(xù)工藝的影響。這些簡單的改變均在本發(fā)明的保護范圍內。
[0090]參考圖11，本實施例中，在去除所述凸起242后，向所述通孔33內填充導電材料前，先在所述通孔33的側壁和底部形成擴散阻擋層25。
[0091 ] 本實施例中，所述擴散阻擋層25的材料為氮化鉭(TaN)，形成工藝為CVD。在本發(fā)明的其他實施例中，所述擴散阻擋層25的材料還可為鉭(Ta)等，鉭的形成方法為物理氣相沉積(Physical Vapor Deposit1n, PVD)等其他材料，所述擴散阻擋層25的材料和形成方法并不限定本發(fā)明的保護范圍。
[0092]而且所述擴散阻擋層25還可提高后續(xù)形成于所述通孔33內的導電材料與介質層22的結合力。
[0093]且，在本實施例中，相比于現有技術，有效擴大了所述通孔33的開口，使得所述擴散阻擋層25緊密地貼附在所述通孔33的側壁和底部。
[0094]之后，在所述通孔33內填充導電材料，以形成導電插塞。
[0095]本實施例中，所述導電材料為銅，后續(xù)形成的互連結構為銅互連結構。
[0096]具體地，填充銅導電材料的步驟包括:
[0097]先參考圖12，在所述擴散阻擋層24的表面形成銅籽晶層26。
[0098]本實施例中，所述銅籽晶層26覆蓋在所述通孔33的側壁和底部，以及所述半導體襯底20上方，所述銅籽晶層26的形成方法為物理氣相沉積(Physical Vapor Deposit1n，簡稱PVD)。
[0099]本實施例中，因為有效擴大了所述通孔33的開口，且去除了凸起于所述通孔33側壁的掩模241和緩沖層23，露出了所述通孔33，使得所述銅籽晶層26緊致地覆蓋在所述通孔33的側壁以及底部。
[0100]結合參考圖13，在所述銅籽晶層26的上繼續(xù)形成銅層27，使所述銅層27填充滿所述通孔33。
[0101]本實施例中，所述銅層27覆蓋在所述半導體襯底20上方。
[0102]本實施例中，采用電鍍工藝(Electro chemical plating，簡稱ECP)在金屬籽晶層26上繼續(xù)形成銅層，至所述銅層填充滿所述通孔33。以ECP工藝在銅籽晶層26上繼續(xù)形成銅層的方法為本領域的成熟技術，在此不再贅述。
[0103]再參考圖14，采用化學機械研磨(CMP)等工藝，去除所述半導體襯底20上方的銅層、緩沖層和掩模，露出所述半導體襯底20表面，使得所述通孔33(圖12所示)內銅層表面與所述半導體襯底20表面齊平，在所述介質層22內形成導電插塞28，且所述導電插塞28與所述半導體襯底10內的導電層21固定連接。
[0104]本實施例中，在以所述掩模為掩?？涛g所述介質層前，先以所述掩模為掩?？涛g所述緩沖層，在所述緩沖層內形成尺寸大于所述第一開口的第二開口，從而之后以所述掩模刻蝕所述第二開口露出的介質層時，減小所述緩沖層對于刻蝕所述介質層的干擾，有效增大介質層內的通孔的開口尺寸，從而在向所述通孔內填充導電材料以形成導電插塞的過程中，克服因為所述通孔開口過小，致使通孔內還未填充滿導電材料時，所述通孔的開口便過早閉合的缺陷，進而減小由于通孔開口過早閉合而導致在所述導電插插塞內形成的孔洞的尺寸和數量，提高導電插塞的結構，以提高后續(xù)形成的互連結構的結構形態(tài)，提高互連結構的性能。
[0105]此外，本發(fā)明還提供一種采用上述實施例互連線的形成方法制得的互連結構。
[0106]相比與采用現有的工藝形成的互連結構，采用上述實施例形成的互連結構中的導電插塞內的孔洞數量以及體積明顯減小，從而有效提高所述導電插塞的形態(tài)結構，以提高互連結構的性能。
[0107]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
【主權項】
1.一種互連結構的形成方法，其特征在于，包括: 提供半導體襯底； 在所述半導體襯底上形成介質層； 在所述介質層上形成緩沖層，所述緩沖層的致密度大于所述介質層的致密度； 在所述緩沖層上形成掩模，所述掩模包括第一開口 ； 以所述掩模為掩?？涛g所述緩沖層，在所述緩沖層內形成第二開口，所述第二開口的尺寸大于所述第一開口的尺寸； 以所述掩模為掩?？涛g所述第二開口露出的介質層，在所述介質層內形成通孔； 刻蝕后所述掩模具有凸出通孔側壁的凸起，去除所述凸起； 向所述通孔內填充導電材料，以形成導電插塞。2.如權利要求1所述的互連結構的形成方法，其特征在于，以所述掩模為掩?？涛g所述緩沖層的步驟包括，采用濕法刻蝕工藝刻蝕所述緩沖層。3.如權利要求2所述的互連結構的形成方法，其特征在于，所述濕法刻蝕工藝采用稀釋的氫氟酸溶液作為濕法刻蝕劑。4.如權利要求3所述的互連結構的形成方法，其特征在于，所述稀釋的氫氟酸溶液中氫氟酸的體積濃度小于或等于30%，刻蝕時間為30秒至30分鐘。5.如權利要求1所述的互連結構的形成方法，其特征在于，所述緩沖層的材料為采用正硅酸乙酯制得的二氧化硅。6.如權利要求1所述的互連結構的形成方法，其特征在于，所述掩模為金屬掩模。7.如權利要求6所述的互連結構的形成方法，其特征在于，所述金屬掩模的材料為氮化鈦。8.如權利要求1所述的互連結構的形成方法，其特征在于，去除所述通孔上方的掩模的步驟包括:采用濕法清洗工藝去除所述通孔上方的掩模；所述濕法清洗工藝采用羥胺、2-(2-氨基乙氧基)乙醇、鄰苯二酚和過氧化氫的混合溶液作為濕法刻蝕劑。9.如權利要求8所述的互連結構的形成方法，其特征在于，所述濕法刻蝕劑的溫度為30 ?60。。。10.如權利要求1所述的互連結構的形成方法，其特征在于，所述第二開口的開口寬度與所述第一開口的開口寬度的比值小于或等于3。11.如權利要求1所述的互連結構的形成方法，其特征在于，所述導電材料為銅。12.如權利要求11所述的互連結構的形成方法，其特征在于，在所述通孔內填充導電材料的步驟包括:在所述通孔的內壁和底面形成銅籽晶層，之后采用電鍍工藝在所述銅籽晶層上形成銅層，以填充滿所述通孔。13.如權利要求1所述的互連結構的形成方法，其特征在于，刻蝕所述介質層，以形成通孔的步驟包括:采用干法刻蝕工藝，以所述掩模為掩模刻蝕所述介質層，以形成所述通孔。14.如權利要求1所述的互連結構的形成方法，其特征在于，所述介質層的介電常數小于或等于3。15.一種采用權利要求1?14任一項所述的互連結構的形成方法形成的互連結構。
【文檔編號】H01L23/528GK105990220SQ201510053460
【公開日】2016年10月5日
【申請日】2015年2月2日
【發(fā)明人】謝志勇
【申請人】中芯國際集成電路制造(上海)有限公司