通過有源區(qū)輪廓控制高度的半導(dǎo)體制造的方法
【專利摘要】根據(jù)一些實施例，本發(fā)明實施例提供了一種用于制造集成電路的方法。方法包括：在半導(dǎo)體襯底上形成溝槽，從而限定鰭式有源區(qū)；提取鰭式有源區(qū)的輪廓；根據(jù)鰭式有源區(qū)的輪廓確定蝕刻劑量；用介電材料填充在溝槽中；以及使用蝕刻劑量對介電材料實施蝕刻工藝，因此凹進介電材料并且限定鰭式有源區(qū)的鰭高度。本發(fā)明實施例涉及通過有源區(qū)輪廓控制高度的半導(dǎo)體制造的方法。
【專利說明】通過有源區(qū)輪廓控制高度的半導(dǎo)體制造的方法
[0001 ] 交叉參考
[0002]本申請要求于2015年2月13日提交的第62/116，257號美國臨時專利申請的優(yōu)先權(quán)，其全部內(nèi)容結(jié)合于此作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明實施例涉及通過有源區(qū)輪廓控制高度的半導(dǎo)體制造的方法。
【背景技術(shù)】
[0004]在集成電路工業(yè)的先進的技術(shù)節(jié)點中，半導(dǎo)體器件的臨界尺寸變得越來越小。采用了各種新的組分和結(jié)構(gòu)。例如，高k介電材料和金屬用于形成諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的場效應(yīng)晶體管(FET)的柵極堆疊件。也使用三維(3D)鰭式場效應(yīng)晶體管(FINFET) ο但是，在FINFET中，鰭式有源區(qū)在半導(dǎo)體襯底之上突出。從晶圓至晶圓、批次至批次、產(chǎn)品至產(chǎn)品控制鰭式有源區(qū)的均勻的高度是有難度的。相應(yīng)地，電路的性能和質(zhì)量受到影響。例如，在形成金屬柵極堆疊件的現(xiàn)有方法中，在柵極替換工藝中形成金屬柵極，柵極替換工藝去除偽柵極且用柵極材料填充入柵極溝槽中。由于較高的封裝密度和較小的部件尺寸，尤其為了 FINFET，實現(xiàn)合適的間隙填充和輪廓控制是有難度的。
[0005]因此，用于形成FINFET的集成電路的方法和系統(tǒng)需要解決上述問題。

【發(fā)明內(nèi)容】

[0006]根據(jù)本發(fā)明的一些實施例，提供了一種方法，包括:在半導(dǎo)體襯底上形成溝槽，從而限定鰭式有源區(qū)；提取所述鰭式有源區(qū)的輪廓;根據(jù)所述鰭式有源區(qū)的輪廓確定蝕刻劑量;在所述溝槽中填充介電材料；以及使用所述蝕刻劑量對所述介電材料實施蝕刻工藝，從而凹進所述介電材料和限定所述鰭式有源區(qū)的鰭高度。
[0007]根據(jù)本發(fā)明的另一些實施例，還提供了一種方法，包括:在襯底上形成第一溝槽，從而在所述襯底上限定第一脊狀部件;測量所述第一脊狀部件的側(cè)壁角度(SWA);根據(jù)所述SWA和期望的高度來確定蝕刻劑量;在所述第一溝槽中填充材料；以及使用所述蝕刻劑量，對所述材料實施蝕刻工藝，從而凹進所述材料和限定具有所述期望的高度的所述第一脊狀部件。
[0008]根據(jù)本發(fā)明的又一些實施例，還提供了一種用于半導(dǎo)體制造的系統(tǒng)，包括:計量工具，可操作地測量形成在半導(dǎo)體襯底上的鰭式有源區(qū)的輪廓;蝕刻裝置，可操作地對所述半導(dǎo)體襯底實施蝕刻工藝；以及制造模塊，與所述計量工具和所述蝕刻裝置耦合，其中，設(shè)計所述制造模塊以基于所述鰭式有源區(qū)的輪廓確定蝕刻劑量。
【附圖說明】
[0009]當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明的各個方面。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，沒有按比例繪制各種部件。實際上，為了清楚地討論，可以任意地增加或減小各種部件的尺寸。
[0010]圖1是根據(jù)一些實施例構(gòu)建的制造半導(dǎo)體結(jié)構(gòu)的方法的流程圖。
[0011]圖2至圖8和圖15是根據(jù)一些實施例構(gòu)造的在各個制造階段的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0012]圖9和圖10是根據(jù)一些實施例構(gòu)造的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0013]圖11至圖14是根據(jù)一些其他實施例構(gòu)造的在各個制造階段的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0014]圖16至圖19是根據(jù)一些實施例構(gòu)造的在各個制造階段的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0015]圖20是根據(jù)一些實施例構(gòu)建的圖19中的半導(dǎo)體結(jié)構(gòu)的柵極堆疊件的截面圖。
[0016]圖21是根據(jù)一些實施例構(gòu)建的圖19中的半導(dǎo)體結(jié)構(gòu)的頂視圖。
[0017]圖22是根據(jù)一些實施例構(gòu)建的圖21中的半導(dǎo)體結(jié)構(gòu)的截面圖。
[0018]圖23是系統(tǒng)的示例性實施例的示意圖，在該系統(tǒng)中實施圖1的方法。
【具體實施方式】
[0019]應(yīng)當理解，以下公開內(nèi)容提供了許多用于實現(xiàn)本發(fā)明的不同特征的不同實施例或?qū)嵗?。以下描述組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例而不旨在限制。而且，本發(fā)明在各個實例中可以重復(fù)參考數(shù)字和/或字母。該重復(fù)是出于簡明和清楚的目的，而其本身并未指示所討論的各個實施例和/或配置之間的關(guān)系。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成附加的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。
[0020]圖1是根據(jù)本發(fā)明的各個方面構(gòu)成的制造具有鰭式有源區(qū)的半導(dǎo)體結(jié)構(gòu)的方法100的流程圖。圖2至圖8和圖15是根據(jù)一些實施例的在各個制造階段的半導(dǎo)體結(jié)構(gòu)200的截面圖。圖9和圖10是根據(jù)各個實例構(gòu)造的半導(dǎo)體結(jié)構(gòu)的截面圖。共同地描述半導(dǎo)體結(jié)構(gòu)200和制造半導(dǎo)體結(jié)構(gòu)200的方法100。
[0021]參考圖1和圖2，方法100開始于提供半導(dǎo)體襯底210。半導(dǎo)體襯底210包括硅。可選地，襯底210包括鍺或硅鍺。在其他實施例中，襯底210可以使用諸如金剛石、碳化硅、砷化鎵、GaAsP、AlInAs、AlGaAs、GaInP或它們的其他合適的組合的另一半導(dǎo)體材料。
[0022]方法100繼續(xù)操作110，在半導(dǎo)體襯底210中形成一個或多個溝槽。如圖3所示，在一些實施例中，形成溝槽包括:形成限定用于鰭式有源區(qū)的區(qū)域的蝕刻掩模220;以及進一步包括:如圖4所示，穿過蝕刻掩模220的開口，對半導(dǎo)體襯底210實施蝕刻工藝，從而將圖案從蝕刻掩模220轉(zhuǎn)印至半導(dǎo)體襯底210。在一些實施例中，蝕刻掩模220是有效地對抗蝕刻工藝的硬掩模。硬掩模包括一層或多層介電材料層。在一些實例中，硬掩模包括氧化娃、氮化娃、碳化硅或氮氧化硅。在實例中，硬掩模包括氧化硅層和形成在氧化硅層上的氮化硅層。硬掩模的形成包括沉積和圖案化。例如，硬掩模的沉積包括:通過熱氧化工藝形成氧化硅層以及通過化學(xué)汽相沉積(CVD)工藝形成氮化硅層。硬掩模的圖案化包括:在硬掩模上形成圖案化的光刻膠層，穿過圖案化的光刻膠層的開口蝕刻硬掩模，以及剝離光刻膠層。根據(jù)一些實施例，通過包括:光刻膠涂布、軟烘烤、掩模對準、圖案化曝光、曝光后烘烤、顯影光刻膠和硬烘烤的步驟來形成圖案化的光刻膠。也可以通過其他適合的方法(諸如無掩模光刻、電子束寫入、離子束寫入和分子印跡)來形成或替換圖案化的光刻膠層。在其他實施例中，蝕刻掩模220是諸如圖案化的光刻膠層的軟掩模，其能夠有效地對抗對半導(dǎo)體襯底210施加的蝕刻工
-H-
O
[0023]如圖4所示，操作110包括:穿過蝕刻掩模220的開口，對半導(dǎo)體襯底210施加蝕刻工藝，從而形成一個或多個溝槽225和鰭式有源區(qū)230。鰭式有源區(qū)230向外突出且提供3D有源部件。對半導(dǎo)體襯底210施加的蝕刻工藝可以包括:干蝕刻、濕蝕刻或它們的組合。在一些實施例中，利用包括KOH溶液的蝕刻劑，對硅襯底施加濕蝕刻工藝。在一些實施例中，利用包括諸如CF4、SF6、NF3或Cl2的含氟氣體、含氯氣體或它們的組合的蝕刻劑，對硅襯底施加干蝕刻工藝。在一些實施例中，在形成溝槽225之后，諸如通過蝕刻工藝，在本制造階段去除蝕刻掩模220 0
[0024]圖5是根據(jù)一些實施例構(gòu)建的部分的半導(dǎo)體結(jié)構(gòu)200的截面圖。參照圖1和圖5，方法100包括:提取鰭式有源區(qū)230的輪廓，或特別地提取鰭式有源區(qū)230的輪廓參數(shù)的操作120。在一些實施例中，鰭式有源區(qū)230的輪廓參數(shù)包括:鰭式有源區(qū)230的側(cè)壁角度(SWA)。在一些實施例中，鰭式有源區(qū)230的輪廓參數(shù)包括SWA和其他參數(shù)，諸如跨越于鄰近的鰭式有源區(qū)230之間的水平溝槽尺寸。在一些實施例中，鰭式有源區(qū)可以具有更復(fù)雜的輪廓以及可以需要更多的輪廓參數(shù)。
[0025]操作120包括使用合適的計量技術(shù)和計量工具來提取鰭式有源區(qū)230的輪廓的測量工藝。在一些實施例中，鰭式有源區(qū)230的輪廓由光學(xué)臨界尺寸(OCD)計量工具測量。OCD技術(shù)是用于精確地確定半導(dǎo)體晶圓上的電路部件的尺寸(諸如，寬度、高度或側(cè)壁角度)的臨界尺寸測量技術(shù)。OCD技術(shù)將非接觸光學(xué)技術(shù)和強大的數(shù)據(jù)分析軟件結(jié)合來為線寬、高度和側(cè)壁角度提供高度準確的測量結(jié)果。該技術(shù)可用于單獨平臺和集成平臺。在進一步的實施例中，基于散射測量的光學(xué)臨界尺寸計量(OCD)用于測量鰭式有源區(qū)230的輪廓，其優(yōu)勢是為集成電路結(jié)構(gòu)提供幾乎非破壞式測量。此外，OCD不受鰭式有源區(qū)230的邊緣粗糙度的影響。在一些其他實施例中，可以額外地或可選地使用諸如掃描式電子顯微鏡(SEM)的其他計量工具以提取鰭式有源區(qū)230的輪廓。
[0026]由于側(cè)壁角度，當從不同水平面測量時，鰭式有源區(qū)230的水平尺寸不同。如圖5所示，從鰭式有源區(qū)230的頂面，在高度Hl處測量的鰭式有源區(qū)230的寬度為W1。從鰭式有源區(qū)230的頂面，在高度H2處測量的鰭式有源區(qū)230的寬度為W2。當H2大于Hl時，通常W2大于Wl。參數(shù)SWA涉及通過諸如SWA= (H2-H1 )/(W2-Wl)的公式的那些參數(shù)。當鰭式有源區(qū)230的輪廓更復(fù)雜時(諸如，彎曲的側(cè)壁)，如果需要，操作120可以包括提取額外的數(shù)據(jù)或完整輪廓。在一些實例中，操作120包括測量和數(shù)據(jù)分析，從而獲得合適的參數(shù)(諸如SWA)。鰭式有源區(qū)230的輪廓用于確定在隨后的制造階段的蝕刻工藝，鰭式有源區(qū)的輪廓的合適參數(shù)是那些與蝕刻工藝有關(guān)的參數(shù)。
[0027]在一些實施例中，測量多個鰭式有源區(qū)以用于相應(yīng)的輪廓。在這種情況下，輪廓是多個鰭式有源區(qū)的平均值。例如，通過用于相應(yīng)的SWA的OCD測量半導(dǎo)體襯底210的在不同位置(諸如晶圓邊緣和晶圓中心)處的各個鰭式有源區(qū)。然后，對SWA施加平均過程以確定半導(dǎo)體襯底210的平均SWA。在一些其他實施例中，平均SWA可以是成批的，諸如生產(chǎn)批量，的多個晶圓的平均SWA。
[0028]參照圖1，方法100也包括通過確定用于后續(xù)蝕刻工藝的蝕刻劑量的操作130，其在后續(xù)階段執(zhí)行并且隨后將描述操作130。蝕刻劑量是涉及蝕刻工藝的參數(shù)。例如，蝕刻劑量可以限定為蝕刻強度和蝕刻持續(xù)時間的乘積。在一些實施例中，當給定蝕刻劑和蝕刻條件(諸如襯底溫度)時，通過蝕刻持續(xù)時間確定蝕刻劑量。在這種情況下，當蝕刻劑量加倍時，蝕刻持續(xù)時間加倍。
[0029]在操作130中，根據(jù)鰭式有源區(qū)230的提取的輪廓來確定蝕刻劑量。在特別的實例中，根據(jù)鰭式有源區(qū)230的SWA來確定蝕刻劑量。當SWA變化時，也相應(yīng)地調(diào)整蝕刻劑量，以使鰭式有源區(qū)230的期望的高度保持不變。此外，根據(jù)鰭式有源區(qū)230的提取的輪廓和鰭式有源區(qū)230的期望的高度來確定蝕刻劑量。操作130提供了根據(jù)鰭式輪廓(諸如，SWA)來微調(diào)/調(diào)整蝕刻劑量的機制，以使從晶圓至晶圓和批次至批次的鰭式有源區(qū)230的高度保持基本上相同。在一些實施例中，操作130包括使用公式來確定蝕刻劑量，該公式將蝕刻劑量與鰭式有源區(qū)的輪廓的一個或多個參數(shù)相關(guān)聯(lián)。在一些實施例中，操作130包括使用查詢表來確定蝕刻劑量，該查詢表將蝕刻劑量與鰭式有源區(qū)的輪廓的一個或多個參數(shù)相關(guān)聯(lián)。根據(jù)歷史制造數(shù)據(jù)可以產(chǎn)生和更新查詢表。在一些其他實施例中，操作130包括根據(jù)鰭式有源區(qū)的輪廓的變化，或通過查詢表或公式，調(diào)整蝕刻劑量。在引入蝕刻工藝之后，將在隨后使用更多的細節(jié)進一步描述操作130。
[0030]重新參照圖1，方法100繼續(xù)操作140，操作140通過使用諸如氧化硅、氮化硅、氮氧化娃、低k介電材料、其它合適的介電材料或它們的組合的一種或多種介電材料240填充入溝槽225中。填充的溝槽可以具有多層結(jié)構(gòu)。在一個實例中，填充材料的溝槽包括襯墊層和形成在襯墊層上的另一介電材料。
[0031]在一些實施例中，操作140中介電層240的填充包括沉積150(如圖6所示)和拋光160(如圖7所示)。在一些實例中，至溝槽225的介電材料240的沉積150包括通過諸如高密度等離子體CVD (HDPCVD)的化學(xué)汽相沉積(CVD)形成諸如氧化硅的熱氧化襯墊層和隨后的另一介電材料，高密度等離子體CVD (HDPCVD)具有沉積和蝕刻效應(yīng)以用于更好間隙填充結(jié)果。在沉積150之后，在溝槽225中填充介電材料240，并且也可以過量地形成在鰭式有源區(qū)230上。可選地，操作150可以可選地包括其他技術(shù)以在溝槽225中形成介電材料240。例如，可以通過旋涂化學(xué)溶液并且固化溶液以形成旋涂玻璃或聚合物介電材料從而在溝槽225中形成氧化硅。
[0032]在一些實例中，拋光160包括對半導(dǎo)體襯底210施加化學(xué)機械拋光(CMP)工藝以去除過量的介電材料240并且以全面地平坦化半導(dǎo)體襯底210的頂面，從而導(dǎo)致形成在鰭式有源區(qū)230之間的隔離部件。在一些實例中，操作160可以可選地包括回蝕刻工藝，回蝕刻工藝以基本上相同的速率去除介電材料240和鰭式有源區(qū)230。
[0033]參照圖1和圖8，方法100繼續(xù)操作170，操作170通過對半導(dǎo)體結(jié)構(gòu)200實施蝕刻工藝以選擇性地蝕刻介電材料240和凹進介電材料240，從而形成淺溝槽隔離(STI)部件245以及限定具有一定高度H的鰭式有源區(qū)230。設(shè)計蝕刻工藝以具有在操作130處確定的蝕刻劑量。特別地，為了實現(xiàn)鰭式有源區(qū)230的從晶圓至晶圓和從批次至批次的均勻的高度，根據(jù)鰭式有源區(qū)230的輪廓來確定或調(diào)整蝕刻劑量。特別地，根據(jù)從鰭式有源區(qū)230的輪廓提取的一個或多個輪廓參數(shù)來確定或調(diào)整蝕刻劑量。在一些實例中，輪廓參數(shù)包括側(cè)壁角度。在其他實例中，輪廓參數(shù)包括溝槽225的側(cè)壁角度和尺寸。在各個實施例中，蝕刻工藝包括設(shè)計為選擇性地蝕刻介電材料240的濕蝕刻、干蝕刻或組合。例如，當介電材料240包括氧化硅時，蝕刻工藝可以包括具有稀釋的氫氟酸(DHF)的蝕刻劑的濕蝕刻。
[0034]在相應(yīng)的產(chǎn)品的說明書中限定鰭式有源區(qū)230的高度H。當高度H的變化超過由說明書限定的可容范圍時，在半導(dǎo)體結(jié)構(gòu)200中的相應(yīng)的電路的性能基本上降低。在具有較小的部件尺寸的先進的技術(shù)節(jié)點中，控制鰭式有源區(qū)的高度H更有難度。由于均勻的鰭高度直接影響器件性能和可靠性，尤其是對于具有FINFET的3D結(jié)構(gòu)和具有更小部件尺寸的先進的技術(shù)。公開的方法提供了根據(jù)鰭式有源區(qū)230的輪廓動態(tài)地微調(diào)/調(diào)整蝕刻劑量的方法，其有效地減少了鰭式有源區(qū)的高度的變化。蝕刻劑量限定在蝕刻工藝的配方中。在一些實施例中，當蝕刻工藝的其他參數(shù)(諸如，蝕刻化學(xué)物和蝕刻劑的溫度)給定時，蝕刻劑量由蝕刻持續(xù)時間限定。它的機制在下面進一步解釋。
[0035]通過我們的實驗，發(fā)現(xiàn)蝕刻厚度受到蝕刻體積(將要去除的介電材料的體積)的影響，其稱為蝕刻體積效應(yīng)。例如，介電材料240的在給定區(qū)域中的去除的體積與蝕刻劑的化學(xué)供應(yīng)成正比例，并且因此與蝕刻劑量成正比例。
[0036]圖9和圖10示出了基本上相似但是具有不同輪廓的鰭式有源區(qū)，尤其具有不同SWA的鰭式有源區(qū)的兩個半導(dǎo)體結(jié)構(gòu)。圖8中的鰭式有源區(qū)具有第一 SWA并且圖9中的鰭式有源區(qū)具有不同于第一SWA的第二SWA。如圖9和圖10示出，通過施加具有相同的蝕刻劑量的相同的蝕刻工藝，介電材料的去除部分的厚度不同，諸如分別地Tl和T2。由于第一SWA較大，所以第一蝕刻的介電厚度Tl較小。由于水平溝槽尺寸在蝕刻工藝期間決定化學(xué)供應(yīng)，所以蝕刻工藝受到水平溝槽尺寸(諸如，跨越兩個鄰近的鰭式有源區(qū)之間的尺寸CDl)的影響。由于SWA決定將要去除的介電材料的量以使達到一定的凹進深度，所以蝕刻工藝也涉及SWA。通過具有相同的蝕刻劑量的相同蝕刻工藝，在圖8的半導(dǎo)體結(jié)構(gòu)中去除介電材料240的第一體積Vl并且在圖9的半導(dǎo)體結(jié)構(gòu)中去除介電材料240的第二體積V2。當CD I和CD2相同時，化學(xué)供應(yīng)相同。在這種情況下，Vl基本上等于V2。相應(yīng)地，由于第二SWA不同于第一SWA，所以第二厚度T2不同于第一厚度Tl。在這個特別實例中，由于第二SWA小于第一側(cè)壁角度，所以第二厚度T2大于第一厚度Tl。
[0037]考慮到蝕刻體積效應(yīng)，操作120提取鰭式有源區(qū)230的輪廓并且操作130根據(jù)鰭式有源區(qū)230的輪廓和進一步根據(jù)理想的鰭高度H來確定蝕刻劑量，以使從晶圓至晶圓和從批次至批次的鰭高度基本上相同。即使之前的工藝(諸如操作110)可以引入變化，造成了鰭式有源區(qū)230的輪廓不同，鰭高度的變化通過執(zhí)行操作120、130和150去除或最小化。
[0038]在各個實施例中，可以不同地執(zhí)行操作130。例如，基于歷史數(shù)據(jù)，建立查詢表以使蝕刻劑量與SWA配對。當通過操作120提取SWA時，根據(jù)SWA使用已保存的查詢表來確定蝕刻劑量。在另一實例中，根據(jù)基線SWA來確定基線蝕刻劑量。當改變提取的SWA時，根據(jù)公式(線性公式或非線性公式，取決于蝕刻工藝的輪廓和特性的復(fù)雜性)確定蝕刻劑量的相對變化。
[0039]在另一實例中，在較小范圍中，蝕刻劑量的變化與SWA的變化成正比例。因此，劑量變化和SWA變化的比率是給定的蝕刻裝置和給定的蝕刻工藝的常數(shù)。與蝕刻裝置和蝕刻工藝相關(guān)聯(lián)的歷史制造數(shù)據(jù)用于確定比率。因此，操作130包括使用確定的比率根據(jù)SWA變化，來確定劑量變化。可以根據(jù)新的制造數(shù)據(jù)來調(diào)整比率，從而捕捉蝕刻工藝的移位以及其他相關(guān)聯(lián)的移位。
[0040]本方法100可以包括其他可選操作。例如，可以在CMP工藝之前通過蝕刻工藝去除蝕刻掩模220，或者通過CMP工藝去除蝕刻掩模220，或者在CMP工藝期間作為拋光掩模保留蝕刻掩模220。在最后的這種情況中，在CMP工藝之后，可以通過蝕刻工藝去除蝕刻掩模220。在圖3至圖7所示的實施例中，在操作140之前去除蝕刻掩模220。
[0041 ]在圖11至圖15所示的其他實施例中，在CMP工藝之后，保留蝕刻掩模220。特別地，如圖11所示，在操作110之后，形成溝槽225，蝕刻掩模220保留在鰭式有源區(qū)230的頂上。在操作150中，如圖12所示，介電材料240沉積在溝槽25中并且也可以沉積在蝕刻掩模220上。在操作160中，對介電材料240施加CMP工藝以去除蝕刻掩模220之上的多余的部分。如圖13所示，使用蝕刻掩模220作為拋光停止層，CMP工藝可以停止在蝕刻掩模220上。通過這個方法，更好地控制介電材料240的厚度。在操作170中，如圖14所示，蝕刻工藝凹進介電材料240，從而形成淺溝槽隔離部件245。在蝕刻工藝期間，蝕刻掩模220保留在鰭式有源區(qū)230上并且進一步用作保護層以保護鰭式有源區(qū)230受到蝕刻工藝的損壞。之后，通過諸如利用選擇性地去除蝕刻掩模220的蝕刻劑的濕蝕刻的合適的技術(shù)去除蝕刻掩模220，導(dǎo)致如圖8中所示的半導(dǎo)體結(jié)構(gòu)200。操作170中的蝕刻工藝使用由操作130確定的蝕刻劑量。但是，在本實施例中，由于蝕刻掩模220，介電材料240在操作160中的CMP之后和蝕刻工藝之前厚度不同，因此確定的蝕刻劑量不同于圖7至圖8中的蝕刻工藝的蝕刻劑量。
[0042]參照圖1，在上述操作之前、期間和/或之后，方法100可以進一步包括其他操作。在一些實施例中，方法100包括操作180以在鰭式有源區(qū)230上形成諸如FET的各種器件。相應(yīng)地，那些FET稱為鰭式場效益晶體管(FINFET)。
[0043]在一些實施例中，如圖15所示，F(xiàn)INFET的形成包括形成FINFET的柵極堆疊件260。柵極堆疊件260包括柵極介電層和形成于柵極介電層上的柵極導(dǎo)電層?？梢酝ㄟ^柵極替換工藝形成柵極堆疊件。在柵極替換工藝中，形成偽柵極，之后形成源極部件和漏極部件，并且然后，用具有高k介電材料和金屬的金屬柵極替換偽柵極。
[0044]在一些實施例中，柵極介電層包括形成在鰭式有源區(qū)230上的高k介電材料層。柵極介電層可以進一步包括:插入在鰭式有源區(qū)230和高k介電材料層之間的界面層(IL)。
[0045]在進一步的實施例中，界面層包括通過諸如原子層沉積(ALD)、熱氧化或UV-臭氧氧化的合適的技術(shù)形成的氧化硅。高k介電層包括具有高于熱氧化硅的介電常數(shù)的介電常數(shù)(約3.9)的介電材料。通過諸如ALD的合適的工藝形成高k介電材料層。形成高k介電材料層的其他方法包括金屬有機化學(xué)汽相沉積(M0CVD)、物理汽相沉積(PVD)、UV-臭氧氧化或分子束外延(MBE)。在一個實施例中，高k介電材料包括Hf O2?？蛇x地，高k介電材料層包括金屬氮化物、金屬硅酸鹽或其他金屬氧化物。
[0046]柵極導(dǎo)電層包括諸如摻雜的多晶硅、硅化物、金屬或金屬合金的一種或多種導(dǎo)電材料。在一些實施例中，柵極導(dǎo)電層包括鋁、銅、鎢或其他合適的導(dǎo)電材料。在各個實例中，柵極導(dǎo)電層可以不僅包括導(dǎo)電層，諸如覆蓋層、具有調(diào)整為用于每種類型(η類型或P類型)的FET的合適的功函數(shù)和填充金屬(諸如，鋁)功函層。
[0047]可以通過柵極替換工藝形成柵極堆疊件。在柵極替換工藝中，形成偽柵極，之后形成源極部件和漏極部件，并且然后，用具有高k介電材料和金屬的金屬柵極替換偽柵極。源極部件和漏極部件的形成可以包括形成輕摻雜的漏極(LDD)部件，并且然后，重摻雜的源極和漏極(S/D)。源極部件和漏極部件的形成可以涉及一個或多個離子注入工藝。在一些實施例中，應(yīng)變的源極部件和應(yīng)變漏極部件通過以下方法形成:通過蝕刻源極區(qū)域和漏極區(qū)域來形成以形成源極凹槽和漏極凹槽，通過外延生長一種或多種半導(dǎo)體材料來填充凹槽，一種或多種半導(dǎo)體材料與半導(dǎo)體襯底的半導(dǎo)體材料不同以用于應(yīng)變效應(yīng)，從而增強溝道區(qū)域中的載流子迀移率。在外延生長期間，可以原位摻雜源極部件和漏極部件。
[0048]根據(jù)一些實施例，下面進一步描述具有一個或多個FINFET器件的半導(dǎo)體結(jié)構(gòu)200和操作180。為了簡潔，在接下來的附圖中的半導(dǎo)體結(jié)構(gòu)200可以僅包括圖15的部分(部分200A)。盡管在接下來的附圖中，半導(dǎo)體結(jié)構(gòu)200可以示出一個鰭式有源區(qū)230和一個柵極堆疊件，但是應(yīng)該理解，在各種配置中，半導(dǎo)體結(jié)構(gòu)200可以包括多個鰭式有源區(qū)230和多個柵極堆疊件，諸如多個柵極堆疊件平行地配置并且每個柵極堆疊件設(shè)置在多個鰭式有源區(qū)230上方。
[0049]在操作170之后，鰭式有源區(qū)230可以包括與半導(dǎo)體襯底210的半導(dǎo)體材料相同的半導(dǎo)體材料，諸如硅。可選地，鰭式有源區(qū)230包括不同于半導(dǎo)體襯底210的半導(dǎo)體材料的半導(dǎo)體材料。鰭式有源區(qū)230包括根據(jù)諸如應(yīng)變器件、高頻器件或發(fā)光二極管的單個應(yīng)用配置的不同半導(dǎo)體材料的兩個或多個半導(dǎo)體層。例如，鰭式有源區(qū)230包括第一硅層、位于第一硅層上的硅鍺層以及位于硅鍺層上的第二硅層。在另一實例中，鰭式有源區(qū)230包括第一硅鍺層、位于第一硅鍺層上的硅層以及位于硅層上的第二硅鍺層。在一些實施例中，在操作110之前，通過實施選擇性外延生長(SEG)來形成鰭式有源區(qū)230中的各個半導(dǎo)體層。在其他實施例中，在操作160之后，通過實施SEG來形成鰭式有源區(qū)230中的各個半導(dǎo)體層。特別地，在操作160之后，凹進鰭式有源區(qū)230，并且然后，在凹槽中通過SEG來形成半導(dǎo)體層?？梢詫嵤〤MP工藝以平坦化頂面。
[0050]參照圖16，可以在鰭式有源區(qū)230中形成摻雜阱270。在一些實施例中，設(shè)計鰭式有源區(qū)230以形成諸如P型FET(pFET)或η型FET(nFET)的FET。在一些實例中，將在有源區(qū)230上形成pFET并且摻雜阱270包括諸如磷(P)的η型摻雜劑。在一些其他實例中，將在有源區(qū)230上形成nFET并且摻雜阱270包括分布在有源區(qū)中的諸如硼(B)的P型摻雜劑?？赏ㄟ^諸如一個或多個離子注入的合適的摻雜工藝將摻雜劑引入襯底210以形成摻雜阱270。
[0051]仍然參照圖16，一個或多個偽柵極堆疊件272形成在半導(dǎo)體襯底210上。偽柵極堆疊件220包括柵極介電層274(諸如氧化硅)和柵極導(dǎo)電層276(諸如多晶硅)。柵極堆疊件270的形成包括沉積和圖案化。圖案化進一步包括光刻工藝和蝕刻。硬掩模層可以進一步用于圖案化柵極堆疊件270。
[0052]參照圖17，源極和漏極(S/D)部件280形成在鰭式有源區(qū)230中。在一些實施例中，柵極間隔件278和輕摻雜的漏極(LDD)部件282進一步形成在鰭式有源區(qū)230中。
[0053 ]柵極間隔件278包括諸如氧化硅、氮化硅或氮氧化硅的介電材料。通過包括沉積和蝕刻的程序，在柵極堆疊件272的側(cè)壁上形成柵極間隔件278。通過相應(yīng)的離子注入，形成S/D部件280和LDD部件。接下來實施一個或多個熱退火工藝以激活摻雜物質(zhì)。S/D部件280和LDD部件282包括相同類型的導(dǎo)電性和不同的摻雜濃度。在一個程序中，在具有第一類型的導(dǎo)電性和較低的摻雜濃度的鰭式有源區(qū)230上形成LDD部件282;在柵極堆疊件272的側(cè)壁上形成柵極間隔件278;以及然后，在具有第一類型的導(dǎo)電性和較高的摻雜濃度的鰭式有源區(qū)230上形成S/D部件280。
[0054]在一些實施例中，通過外延增長形成S/D部件280以增強器件性能，諸如用于增強迀移率的應(yīng)變效應(yīng)。在進一步的本實施例中，源極和漏極280的形成包括選擇性地蝕刻襯底210以形成凹槽；以及在凹槽中外延生長半導(dǎo)體材料以形成S/D280。可使用濕和/或干蝕刻工藝以選擇性地蝕刻襯底210的材料來形成凹槽。在進一步的本實施例中，柵極堆疊件272、柵極間隔件278和STI245共同作為蝕刻硬掩模，從而在源極和漏極區(qū)中形成凹槽。在一些實例中，使用蝕刻劑來形成凹槽，蝕刻劑諸如四氟化碳(CF4)、四甲基氫氧化銨(THMA)、其他合適的蝕刻劑或它們的組合。
[0055]之后，通過在晶體結(jié)構(gòu)中外延生長S/D部件280來使用半導(dǎo)體材料填充凹槽。外延生長可以包括原位摻雜以形成具有適當摻雜劑的S/D。在一些實施例中，外延生長是在外延生長期間涉及蝕刻的選擇性沉積工藝，從而半導(dǎo)體材料基本上生長在凹槽中的半導(dǎo)體表面上。特別地，選擇沉積工藝涉及用于蝕刻效應(yīng)的氯和使得沉積具有選擇性。設(shè)計和調(diào)整選擇性沉積工藝以外延生長以使形成在凹槽中的S/D280包括在晶體結(jié)構(gòu)中的半導(dǎo)體材料。該半導(dǎo)體材料與襯底210的半導(dǎo)體材料不同。例如，半導(dǎo)體材料包括碳化硅或硅鍺而襯底210是硅襯底。在一些實施例中，半導(dǎo)體材料選擇為用于在溝道區(qū)域中的合適的應(yīng)變效應(yīng)，使得提高相應(yīng)的載流子迀移率。在一個實例中，鰭式有源區(qū)230是用于pFET的，半導(dǎo)體材料為用于S/D280的摻雜有硼的硅鍺，而襯底210為硅襯底。在另一實例中，鰭式有源區(qū)230是用于nFET的，半導(dǎo)體材料為用于S/D280的摻雜有磷的碳化娃，而襯底210為娃襯底。
[0056]在又另一實施例中，硅化物可以進一步形成在源極和漏極區(qū)上以減少接觸電阻?？梢酝ㄟ^稱為自對準硅化物(自對準多晶硅化物)的技術(shù)形成硅化物部件，自對準硅化物的技術(shù)包括:金屬沉積(諸如鎳沉積)至硅襯底上，熱退火以使金屬與硅反應(yīng)以形成硅化物，并且對去除的未反應(yīng)的金屬。
[0057]仍然參照圖17，在襯底和柵極堆疊件272上形成層間電介質(zhì)(ILD)284。ILD284通過諸如CVD的適當?shù)募夹g(shù)沉積。ILD284包括介電材料，諸如氧化硅、低k介電材料或組合。然后，之后可以施加化學(xué)機械拋光(CMP)工藝以極化ILD284的表面。在一個實例中，通過CMP工藝暴露出柵極堆疊件以用于后續(xù)的處理步驟。在之前的操作中未去除用于圖案化柵極堆疊件272的硬掩模的另一實例中，CMP也去除硬掩模?？蛇x地，CMP停止在硬掩模上并且之后，通過蝕刻工藝去除硬掩模。
[0058]參照圖18，部分地或完全地去除偽柵極堆疊件272，導(dǎo)致柵極溝槽286。去除偽柵極包括一個或更多蝕刻步驟以通過一個或多個濕蝕刻、干蝕刻或組合的合適的蝕刻工藝選擇性地去除柵極導(dǎo)電層276，或可選地去除柵極堆疊件272。
[0059]參照圖19，將各種柵極材料層填充至柵極溝槽286中，從而在柵極溝槽286中形成金屬柵極290。在諸如后高k工藝的一些實施例中，柵極材料層包括柵極介電層294和柵極導(dǎo)電(或柵電極)層296。柵極介電層294包括高k介電材料。柵極導(dǎo)電層296包括金屬。在一些實施例中，柵極導(dǎo)電層296包括多個層，諸如覆蓋層、功函金屬層、阻擋層和填充金屬層(諸如鋁或鎢)。柵極材料層可以進一步包括:插入在襯底210和高k介電材料之間的諸如氧化硅的界面層292。界面層292是柵極介電層的部分。各種柵極材料層通過諸如CVD、PVD、鍍、ALD或其他合適的技術(shù)的沉積填充在柵極溝槽286中。
[0060]高k介電層294包括Hf02、或可選地金屬氮化物、金屬硅酸鹽或其他金屬氧化物。通過諸如ALD的合適的工藝形成高k介電層294。形成高k介電材料層的其他方法包括M0CVD、PVD、UV-臭氧氧化或MBE。
[0061 ]在圖20中的截面圖中所示的一個實施例中，柵電極256包括覆蓋層296A、阻擋層296B、功函金屬層296C、另一阻擋層296D和填充金屬層296E。在進一步的實施例中，覆蓋層296A包括通過諸如ALD的適當?shù)某练e技術(shù)形成的氮化鈦、氮化鉭或其他合適的材料。阻擋層296B包括通過諸如ALD的適當?shù)某练e技術(shù)形成的氮化鈦、氮化鉭或其他合適的材料。
[0062]功函金屬層296C包括具有適當?shù)墓瘮?shù)的金屬或金屬合金的導(dǎo)電層，以使為其器件性能增強相應(yīng)的FET。用于pFET和nFET的功函(WF)金屬層296C不同，分別地稱為η型WF和P型WF金屬。WF金屬的選擇取決于將在有源區(qū)230上形成的FET。例如，半導(dǎo)體結(jié)構(gòu)200包括用于nFET的第一有源區(qū)230和用于pFET的另一有源區(qū)，并且相應(yīng)地，η型WF金屬和P型WF金屬分別地形成在相應(yīng)的柵極堆疊件中。特別地，η型WF金屬是具有第一功函數(shù)的金屬，從而減小相關(guān)聯(lián)的nFET的閾值電壓。η型WF金屬接近硅導(dǎo)電帶能(Ec)或較低的功函數(shù)，呈現(xiàn)出電子逃逸更容易。例如，η型WF金屬具有約4.2eV或更小的功函數(shù)。P型WF金屬是具有第二功函數(shù)的金屬，從而減小相關(guān)聯(lián)的pFET的閾值電壓。P型WF金屬接近娃價帶能(Ev)或較高的功函數(shù)，呈現(xiàn)出至核心的更強的電子結(jié)合能。例如，P型功函金屬具有約5.2eV或更高的WF。
[0063]在一些實施例中，η型WF金屬包括鉭(Ta)。在其他實施例中，η型WF金屬包括鈦鋁(TiAl)、氮化鈦鋁(TiAlN)或它們的組合。在其他實施例中，η金屬包括Ta、TiAl、TiAlN、氮化鎢(WN)或它們的組合。η型WF金屬可以包括用于優(yōu)化器件性能和處理兼容性的用作堆疊件的各種金屬基膜。在一些實施例中，P型WF金屬包括氮化鈦(TiN)或氮化鉭(TaN)。在其他實施例中，P型金屬包括TiN、TaN、氮化鎢(WN)、鈦鋁(TiAl)或它們的組合。P型WF金屬可以包括用于優(yōu)化器件性能和處理兼容性的用作堆疊件的各種金屬基膜。通過諸如PVD的合適的技術(shù)，沉積功函金屬。
[0064]阻擋層296D包括通過諸如ALD的適當?shù)某练e技術(shù)形成的氮化鈦、氮化鉭或其他合適的材料。在各種實施例中，填充金屬層296E包括鋁、鎢或其他合適的金屬。通過諸如PVD或鍍的合適的技術(shù)來沉積填充金屬層296E。
[0065]圖19中的半導(dǎo)體結(jié)構(gòu)也進一步示出在圖21和圖22中。圖21為半導(dǎo)體結(jié)構(gòu)200的頂視圖。圖19和圖22分別是圖21的半導(dǎo)體結(jié)構(gòu)200沿虛線AA ’和BB ’的截面圖。圖21示出了兩個鰭式有源區(qū)230，但是為了簡潔，圖22僅示出了一個鰭式有源區(qū)230。應(yīng)該理解，半導(dǎo)體結(jié)構(gòu)200可以包括兩個或更多鰭式有源區(qū)230和兩個或更多柵極堆疊件290。各種相應(yīng)的nFET、pFET和其他電路器件形成在襯底210上。特別地，柵極290設(shè)置在鰭式有源區(qū)230和隔離部件245上。鰭式有源區(qū)230上的柵極290的第一部分和隔離部件245上的柵極290的第二部分在不同水平面處(換言之，不共面)具有相應(yīng)的底面。
[0066]參照回圖1，方法100可以包括其他制造操作。在一些實施例中，互連結(jié)構(gòu)形成在襯底上并且設(shè)計為耦合各個晶體管和其他器件以形成功能電路。互連結(jié)構(gòu)包括各種導(dǎo)電部件，諸如用于橫向連接的金屬線和用于垂直連接的接觸件/通孔。各種互連部件可以采用包括銅、鎢和硅化物的各種導(dǎo)電材料。在一個實例中，使用鑲嵌工藝以形成基于銅的多層互連結(jié)構(gòu)。在另一實施例中，鎢用于形成位于接觸孔中的鎢插塞。
[0067]圖23示出了根據(jù)一些實施例構(gòu)建的執(zhí)行方法100的制造系統(tǒng)300的示例性實施例的示意圖。裝置300包括與計量工具320和蝕刻裝置330耦合的制造模塊310。在一個實例中，計量工具320可以是OCD工具。蝕刻裝置330是實施操作170的蝕刻工藝的工具。制造模塊310可以嵌入在蝕刻裝置330中或分布在半導(dǎo)體制造系統(tǒng)中。制造模塊310包括軟件、硬件和數(shù)據(jù)庫340。數(shù)據(jù)庫340設(shè)計為保存和保持蝕刻配方、器件規(guī)格(諸如，鰭高度)、歷史制造數(shù)據(jù)和/或匹配SWA和蝕刻劑量的查詢表。制造模塊310進一步包括設(shè)計為提取鰭式有源區(qū)230的輪廓(諸如，SWA)的鰭輪廓提取模塊(FPE模塊)350 APE模塊350耦合計量工具320并且通過計量工具(操作120)基于測量提取鰭輪廓。制造模塊310進一步包括設(shè)計為基于提取的鰭輪廓確定蝕刻工藝的蝕刻劑量的蝕刻劑量(ED)模塊360，。相應(yīng)地，通過ED模塊360來執(zhí)行操作130 JD模塊360耦合用于鰭輪廓的FPE模塊350并且耦合用于各種數(shù)據(jù)(諸如，理想的鰭高度)的數(shù)據(jù)庫340 AD模塊360進一步耦合蝕刻裝置330以將確定的蝕刻劑量提供至蝕刻裝置，從而通過具有確定的蝕刻劑量的蝕刻裝置330執(zhí)行操作170中的蝕刻工藝，因此形成鰭式有源區(qū)230，鰭式有源區(qū)230的鰭高度具有從晶圓至晶圓和從批次至批次的最小的變化。系統(tǒng)300可以進一步包括其他模塊、制造裝置和耦合或集成在一起的計量工具。在各種實例中，系統(tǒng)300的各種實體通過互聯(lián)網(wǎng)、內(nèi)聯(lián)網(wǎng)或其他有線/無線通信裝置耦合在一起。
[0068]本發(fā)明不限制于應(yīng)用，其中半導(dǎo)體結(jié)構(gòu)包括諸如金屬氧化物硅(MOS)晶體管的場效應(yīng)晶體管，并且可以延伸至具有金屬柵極堆疊件的其他集成電路。例如，半導(dǎo)體結(jié)構(gòu)200可以包括動態(tài)隨機存取存儲器(DRAM)單元、單一電子晶體管(SET)和/或其他微電子器件(在此共同地稱為微電子器件)。在另一些實施例中，半導(dǎo)體結(jié)構(gòu)200包括FinFET晶體管。當然，本發(fā)明的各方面也適用于和/或容易適應(yīng)其他類型的晶體管，并且可以用在許多不同的應(yīng)用中，包括傳感器單元、存儲器單元、邏輯單元和其他。
[0069]本發(fā)明提供了半導(dǎo)體結(jié)構(gòu)及其制造方法。該方法包括提取鰭式有源區(qū)的輪廓，根據(jù)鰭式有源區(qū)輪廓來確定或調(diào)整蝕刻劑量;并且使用蝕刻劑量實施蝕刻工藝以凹進介電材料，從而形成鰭式有源區(qū)和淺溝槽隔離部件。確定蝕刻劑量的操作可以使用查詢表或公式?？蛇x地，執(zhí)行前饋環(huán)路以使之前晶圓的輪廓的變化用于調(diào)整后續(xù)晶圓的蝕刻劑量。本發(fā)明的一些實施例提供了優(yōu)于現(xiàn)有技術(shù)的優(yōu)勢，但是應(yīng)當理解，其他實施例可以提供不同的優(yōu)勢，不是所有的優(yōu)勢都必須在本文中論述，并且沒有特定的優(yōu)勢是所有的實施例都需要的。通過使用公開的方法，在相應(yīng)的半導(dǎo)體結(jié)構(gòu)中的鰭式有源區(qū)的高度的變化減小，并且器件性能增強。通過使用公開的方法，也可以控制鰭高度負載小于6nm。由于鰭高度負載，鰭高度負載定義為鰭高度變化。例如，一個結(jié)構(gòu)具有密集鰭圖案，該密集鰭圖案具有平行密集布置的1000個鰭部件，并且另一結(jié)構(gòu)具有隔離的鰭圖案，隔離的鰭圖案具有與其他鰭部件隔離的4個鰭部件。在第一結(jié)構(gòu)中的密集鰭圖案和第二結(jié)構(gòu)中的隔離的鰭圖案之間的鰭高度差是鰭高度負載。我們的實驗一致地顯示:如果使用現(xiàn)有方法，鰭高度負載多于6nm;以及如果使用公開的方法，鰭高度負載小于6nm。特別地，在一些實例中，通過使用公開的方法，控制鰭高度負載在Inm和3nm的范圍內(nèi)?？傊?，通過公開的方法，根據(jù)鰭高度變化，鰭負載效應(yīng)基本上減小，其顯著地改進了FinFET結(jié)構(gòu)(或其他3D結(jié)構(gòu))，特別地用于具有較小部件尺寸的改進的技術(shù)節(jié)點。具有優(yōu)化的且動態(tài)調(diào)整的蝕刻劑量的蝕刻工藝可以應(yīng)用于具有相似的輪廓敏感電路部件的其他結(jié)構(gòu)。
[0070]因此，根據(jù)一些實施例，本發(fā)明也提供了一種制造集成電路的方法。方法包括:在半導(dǎo)體襯底上形成溝槽，從而限定鰭式有源區(qū)；提取鰭式有源區(qū)的輪廓;根據(jù)鰭式有源區(qū)的輪廓確定蝕刻劑量；用介電材料填充在溝槽中；以及使用蝕刻劑量對介電材料實施蝕刻工藝，因此凹進介電材料并且限定鰭式有源區(qū)的鰭高度。
[0071]根據(jù)一些實施例，本發(fā)明提供了一種制造集成電路的方法。方法包括:在襯底上形成第一溝槽，從而在襯底上限定第一脊狀部件;測量第一脊狀部件的側(cè)壁角度(SWA);根據(jù)SWA和期望的高度確定蝕刻劑量;用材料填充在第一溝槽中；以及用蝕刻劑量對材料實施蝕刻工藝，從而凹進材料并且限定具有期望的高度的第一脊狀部件。
[0072]根據(jù)一些實施例，本發(fā)明提供了一種用于半導(dǎo)體制造的系統(tǒng)。該系統(tǒng)包括:計量工具，可操作地測量形成在半導(dǎo)體襯底上的鰭式有源區(qū)的輪廓;蝕刻裝置，可操作地對半導(dǎo)體襯底實施蝕刻工藝；以及制造模塊，與計量工具和蝕刻裝置耦合，其中，設(shè)計制造模塊以基于鰭式有源區(qū)的輪廓確定蝕刻劑量。
[0073]根據(jù)本發(fā)明的一些實施例，提供了一種方法，包括:在半導(dǎo)體襯底上形成溝槽，從而限定鰭式有源區(qū)；提取所述鰭式有源區(qū)的輪廓;根據(jù)所述鰭式有源區(qū)的輪廓確定蝕刻劑量;在所述溝槽中填充介電材料；以及使用所述蝕刻劑量對所述介電材料實施蝕刻工藝，從而凹進所述介電材料和限定所述鰭式有源區(qū)的鰭高度。
[0074]在上述方法中，使用所述蝕刻劑量對所述介電材料實施所述蝕刻工藝包括:形成具有所述鰭高度的所述鰭式有源區(qū)，所述鰭高度具有在Inm和3nm之間的范圍內(nèi)的鰭高度負載。
[0075]在上述方法中，形成所述溝槽包括:使用光刻工藝在所述半導(dǎo)體襯底上形成蝕刻掩模;以及穿過所述蝕刻掩模的開口來蝕刻所述半導(dǎo)體襯底。
[0076]在上述方法中，提取所述鰭式有源區(qū)的輪廓包括:測量所述溝槽的側(cè)壁角度。
[0077]在上述方法中，測量所述側(cè)壁角度包括:通過基于散射測量的光學(xué)臨界尺寸計量(O⑶)來測量所述側(cè)壁角度。
[0078]在上述方法中，確定所述蝕刻劑量包括:根據(jù)所述鰭式有源區(qū)的輪廓和理想的鰭高度，確定所述蝕刻劑量。
[0079]在上述方法中，利用所述介電材料填充所述溝槽包括:在所述溝槽中沉積所述介電材料并且對所述介電材料實施化學(xué)機械拋光工藝。
[0080]在上述方法中，所述蝕刻劑量包括利用給定的蝕刻劑的蝕刻持續(xù)時間。
[0081 ]在上述方法中，還包括:在第二半導(dǎo)體襯底上形成第二溝槽，從而限定第二鰭式有源區(qū)；提取所述第二鰭式有源區(qū)的第二輪廓;如果所述第二輪廓不同于所述輪廓，調(diào)整所述蝕刻劑量;在所述第二溝槽中填充所述介電材料；以及使用調(diào)整的所述蝕刻劑量，對所述介電材料實施第二蝕刻工藝，從而凹進所述介電材料和限定所述高度的所述第二鰭式有源區(qū)。
[0082]根據(jù)本發(fā)明的另一些實施例，還提供了一種方法，包括:在襯底上形成第一溝槽，從而在所述襯底上限定第一脊狀部件;測量所述第一脊狀部件的側(cè)壁角度(SWA);根據(jù)所述SWA和期望的高度來確定蝕刻劑量;在所述第一溝槽中填充材料；以及使用所述蝕刻劑量，對所述材料實施蝕刻工藝，從而凹進所述材料和限定具有所述期望的高度的所述第一脊狀部件。
[0083]在上述方法中，測量所述第一脊狀部件的SWA包括:在所述襯底上測量多個位置并且產(chǎn)生平均SWA;以及確定所述蝕刻劑量包括:根據(jù)所述平均SWA和所述期望的高度，確定所述蝕刻劑量。
[0084]在上述方法中，測量所述側(cè)壁角度包括:通過基于散射測量的光學(xué)臨界尺寸計量(O⑶)來測量所述側(cè)壁角度。
[0085]在上述方法中，確定所述蝕刻劑量包括:根據(jù)所述SWA的變化，調(diào)整所述蝕刻劑量。
[0086]在上述方法中，確定所述蝕刻劑量包括:檢查配對的SWA的查詢表和蝕刻劑量；以及選擇與最接近測量的SWA的一個配對的SWA對應(yīng)的一個蝕刻劑量。
[0087]在上述方法中，確定所述蝕刻劑量包括:根據(jù)所述測量的SWA來確定所述蝕刻劑量和使用涉及作為所述測量的SWA的函數(shù)的所述蝕刻劑量的公式。
[0088]在上述方法中，填充所述溝槽包括:在所述溝槽中沉積介電材料并且對所述介電材料實施化學(xué)機械拋光工藝。
[0089]在上述方法中，所述蝕刻劑量包括對于利用給定的蝕刻劑的給定的蝕刻工藝的蝕刻持續(xù)時間。
[0090]根據(jù)本發(fā)明的又一些實施例，還提供了一種用于半導(dǎo)體制造的系統(tǒng)，包括:計量工具，可操作地測量形成在半導(dǎo)體襯底上的鰭式有源區(qū)的輪廓;蝕刻裝置，可操作地對所述半導(dǎo)體襯底實施蝕刻工藝；以及制造模塊，與所述計量工具和所述蝕刻裝置耦合，其中，設(shè)計所述制造模塊以基于所述鰭式有源區(qū)的輪廓確定蝕刻劑量。
[0091 ]在上述系統(tǒng)中，所述制造模塊還包括:數(shù)據(jù)庫，用于保持產(chǎn)品規(guī)格和蝕刻配方;鰭式輪廓提取(FPE)模塊，與所述計量工具耦合以確定所述鰭式有源區(qū)的側(cè)壁角度(SWA);以及蝕刻劑量模塊，與所述FPE模塊和所述數(shù)據(jù)庫耦合，其中，根據(jù)來自所述FPE模塊的所述SWA和所述數(shù)據(jù)庫的相應(yīng)的蝕刻配方的期望的鰭高度，設(shè)計所述蝕刻劑量模塊以確定所述蝕刻劑量。
[0092]在上述系統(tǒng)中，所述數(shù)據(jù)庫還包括:查詢表，將各個SWA和相應(yīng)的蝕刻劑量配對。
[0093]當結(jié)合附圖進行閱讀時，根據(jù)上面的描述可以最佳地理解本發(fā)明的方面。應(yīng)該強調(diào)，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚地討論，各個部件的尺寸可以任意地增加或減少。也應(yīng)該強調(diào)，附圖僅示出本發(fā)明的典型的實施例，并且因此不旨在限制范圍，因為本發(fā)明可以同樣好地應(yīng)用于其他實施例。
[0094]盡管上述僅詳細地描述了本發(fā)明的一些示例性實施例，本領(lǐng)域的普通技術(shù)人員將容易地理解，在示例性實施例中可能進行一些修改，而不實質(zhì)地背離本發(fā)明的新穎性的教導(dǎo)和優(yōu)勢。應(yīng)該理解，可以以不同的順序或平行使用以上列舉的步驟的不同組合，并且沒有關(guān)鍵的或需要的特定步驟。此外，相對于一些實施例示出和論述的部件可與相對于其他實施例示出和論述的部件結(jié)合。因此，所有這些更改預(yù)期包含在本發(fā)明的范圍內(nèi)。
【主權(quán)項】
1.一種方法，包括: 在半導(dǎo)體襯底上形成溝槽，從而限定鰭式有源區(qū)； 提取所述鰭式有源區(qū)的輪廓； 根據(jù)所述鰭式有源區(qū)的輪廓確定蝕刻劑量； 在所述溝槽中填充介電材料；以及 使用所述蝕刻劑量對所述介電材料實施蝕刻工藝，從而凹進所述介電材料和限定所述鰭式有源區(qū)的鰭高度。2.根據(jù)權(quán)利要求1所述的方法，其中，使用所述蝕刻劑量對所述介電材料實施所述蝕刻工藝包括:形成具有所述鰭高度的所述鰭式有源區(qū)，所述鰭高度具有在Inm和3nm之間的范圍內(nèi)的鰭高度負載。3.根據(jù)權(quán)利要求1所述的方法，其中，形成所述溝槽包括:使用光刻工藝在所述半導(dǎo)體襯底上形成蝕刻掩模;以及穿過所述蝕刻掩模的開口來蝕刻所述半導(dǎo)體襯底。4.根據(jù)權(quán)利要求1所述的方法，其中，提取所述鰭式有源區(qū)的輪廓包括:測量所述溝槽的側(cè)壁角度。5.根據(jù)權(quán)利要求4所述的方法，其中，測量所述側(cè)壁角度包括:通過基于散射測量的光學(xué)臨界尺寸計量(OCD)來測量所述側(cè)壁角度。6.根據(jù)權(quán)利要求1所述的方法，其中，確定所述蝕刻劑量包括:根據(jù)所述鰭式有源區(qū)的輪廓和理想的鰭高度，確定所述蝕刻劑量。7.根據(jù)權(quán)利要求1所述的方法，其中，利用所述介電材料填充所述溝槽包括:在所述溝槽中沉積所述介電材料并且對所述介電材料實施化學(xué)機械拋光工藝。8.根據(jù)權(quán)利要求1所述的方法，其中，所述蝕刻劑量包括利用給定的蝕刻劑的蝕刻持續(xù)時間。9.一種方法，包括: 在襯底上形成第一溝槽，從而在所述襯底上限定第一脊狀部件； 測量所述第一脊狀部件的側(cè)壁角度(SWA); 根據(jù)所述SWA和期望的高度來確定蝕刻劑量； 在所述第一溝槽中填充材料；以及 使用所述蝕刻劑量，對所述材料實施蝕刻工藝，從而凹進所述材料和限定具有所述期望的高度的所述第一脊狀部件。10.—種用于半導(dǎo)體制造的系統(tǒng)，包括: 計量工具，可操作地測量形成在半導(dǎo)體襯底上的鰭式有源區(qū)的輪廓； 蝕刻裝置，可操作地對所述半導(dǎo)體襯底實施蝕刻工藝；以及 制造模塊，與所述計量工具和所述蝕刻裝置耦合，其中，設(shè)計所述制造模塊以基于所述鰭式有源區(qū)的輪廓確定蝕刻劑量。
【文檔編號】H01L21/336GK105895528SQ201610075752
【公開日】2016年8月24日
【申請日】2016年2月3日
【發(fā)明人】趙益承, 張哲誠, 巫柏奇, 李榮瑞
【申請人】臺灣積體電路制造股份有限公司