半導體發(fā)光元件及其制造方法
【專利摘要】本發(fā)明實現(xiàn)抑制泄漏電流的發(fā)生而提高了發(fā)光效率的半導體發(fā)光元件。本發(fā)明的半導體發(fā)光元件的制造方法具有以下工序：在基板上形成n型半導體層的工序(a)；在n型半導體層上將發(fā)光層及阻擋層交替地層疊而形成活性層的工序(b)；和供給p型的摻雜劑而在活性層上形成p型半導體層的工序(c)，在工序(b)中，將阻擋層中的位于最靠近p型半導體層的最終阻擋層以與形成于該最終阻擋層內(nèi)的凹部的直徑相比更厚的膜來形成。
【專利說明】
半導體發(fā)光元件及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及在η型半導體層與P型半導體層之間具有由發(fā)光層及阻擋層交替地層疊而成的活性層的半導體發(fā)光元件及其制造方法。
【背景技術(shù)】
[0002]發(fā)出紫外光的半導體發(fā)光元件中有曝光、固化、殺菌、醫(yī)療、傳感器用途之類的廣泛的應(yīng)用制品，今后可以期待大的市場。
[0003]作為發(fā)出紫外光的半導體發(fā)光元件，已知有InGaN系的半導體發(fā)光元件。以往的InGaN系的半導體發(fā)光元件的主流是下述的半導體發(fā)光元件:在由藍寶石等構(gòu)成的生長基板上，使將η型半導體層、由阻擋層及發(fā)光層交替地層疊而成的活性層和P型半導體層層疊而成的半導體層依次生長，利用涂布于基板上的軟釬料將生長基板上的半導體層與支撐基板貼合后，通過激光剝離將生長基板剝離而制成。
[0004]目前普及的InGaN系的半導體發(fā)光元件的大部分是通過在藍寶石基板上使GaN層及InGaN層外延生長而形成的。此時已知:由于藍寶石與GaN及InGaN晶格常數(shù)不同，所以在生長層內(nèi)存在被稱為高密度的位錯的晶體缺陷(例如參照專利文獻1、2)。
[0005]現(xiàn)有技術(shù)文獻
[0006]專利文獻
[0007]專利文獻I:日本特開2002-270514號公報
[0008]專利文獻2:日本特表2008-539585號公報
[0009]非專利文獻
[0010]非專利文獻1:N.Kuroda，C.Sasaoka，A.Kimura，A.Usui and Y.Mochizuki ,“Precise control of pn_junct1n profile for GaN-based LD structures using GaNsubstrates with low dislocat1n densities”，J.Cryst.Growth 189/190(1998)551

【發(fā)明內(nèi)容】

[0011]發(fā)明所要解決的技術(shù)問題
[0012]作為生長基板，代替藍寶石基板而使用低位錯GaN基板時，其上的外延層也能夠與基板同樣地成為低位錯密度。但是，激光剝離中使用的激光的波長主流是300nm以下的波長，該激光不會透過GaN基板，所以難以將GaN基板剝離。像這樣在使用GaN基板作為生長基板的方法中，難以制作高輸出功率的紫外光發(fā)光元件，所以作為生長基板使用藍寶石基板成為主流。
[0013]但是，像上述那樣，InGaN系的半導體發(fā)光元件由于在晶格常數(shù)不同的藍寶石基板上使GaN層及InGaN層外延生長，所以存在被稱為位錯的晶體缺陷。本發(fā)明人通過深入研究查明:起因于該位錯而產(chǎn)生泄漏，使半導體發(fā)光元件的元件特性(例如Ir特性)降低。
[0014]圖1是表示對通過以往方法制造的InGaN系的半導體發(fā)光元件60在P側(cè)襯墊電極61與η側(cè)襯墊電極62之間流過微小電流時的發(fā)光的樣子的照片。雖然在初期時看不到發(fā)光部位，但若使供給電流量慢慢地增加，則發(fā)藍白光的部位63變得處處可見。特別是在p側(cè)襯墊電極61的周邊出現(xiàn)許多發(fā)光部位63。
[0015]圖2是對一個發(fā)光部位63處的半導體發(fā)光元件60的截面利用TEM(Transmi ss 1nEI ectron Mi croscope:透射型電子顯微鏡)拍攝的照片。(b)是將(a)放大的照片。
[0016]根據(jù)圖2可確認:在發(fā)光部位63的位置，在半導體發(fā)光元件60中產(chǎn)生了位錯65。圖2(b)是將形成有活性層67和P型半導體層68的部位放大而得到的照片，獲知在該部位產(chǎn)生了位錯65。本發(fā)明人推測，通過以往方法制造的半導體發(fā)光元件60的Ir特性降低的原因是由以該位錯65作為原因的泄漏的發(fā)生所導致的。更詳細而言，推測起因于位錯65而形成一些坑(凹部)，P型半導體層68中包含的P型雜質(zhì)即Mg介由該坑向活性層67或η型半導體層進行擴散，從而ρη接合被破壞而產(chǎn)生泄漏，形成圖1的照片那樣的發(fā)光部位63。
[0017]圖3是對位錯密度不同的2個InGaN系的半導體發(fā)光元件通過SIMS (Secondary 1nMass Spectrometry: 二次離子質(zhì)譜分析法)沿深度方向測定Mg濃度而得到的圖表(參照上述非專利文獻I) Ja)是位錯密度為IX 109/cm2等級的元件的結(jié)果，(b)是位錯密度為6 X17/Cm2的元件的結(jié)果。
[0018]根據(jù)圖3，在(a)的結(jié)果中起因于P型半導體層68的Mg的信號在深度為Ιμπι?2.5μηι附近出現(xiàn)，這教示了Mg侵入到活性層67內(nèi)。與此相對，在(b)的結(jié)果中在活性層67的位置處Mg停留在檢測限值(背景水平)，獲知Mg沒有侵入到活性層67內(nèi)。即獲知，在位錯密度高的元件中，Mg從P型半導體層68側(cè)擴散到活性層67內(nèi)。
[0019]圖4是在具有與以往同樣的構(gòu)成的InGaN系半導體發(fā)光元件60中拍攝了剛形成活性層67后的表面狀態(tài)的SEM照片。此外，圖5是表示圖4的狀態(tài)的元件的截面結(jié)構(gòu)的示意性附圖。作為生長基板11使用藍寶石基板，在生長基板11上使未摻雜層13及η型半導體層21生長后，將膜厚為2011111的由4163~層構(gòu)成的阻擋層25(253、2513、25(3、25(1、256、250與膜厚為1011111的由InGaN層構(gòu)成的發(fā)光層23(23a、23b、23c、23d、23e)交替地層疊。阻擋層25f與最終阻擋層對應(yīng)。
[0020]更詳細而言，將下述步驟交替地進行:將爐內(nèi)溫度設(shè)定為820°C，在供給規(guī)定的載氣及氨的狀態(tài)下，將三甲基鋁(TMA)的流量設(shè)定為1.6μπι01/分鐘，將三甲基鎵(TMG)的流量設(shè)定為lOymol/分鐘而形成阻擋層25，同樣地在供給規(guī)定的載氣及氨的狀態(tài)下，將三甲基銦(TMI)的流量設(shè)定為2μπι01/分鐘，將TMG的流量設(shè)定為lOymol/分鐘而形成發(fā)光層23。并且，在形成最終阻擋層25f后，在不形成P型半導體層的情況下、在使溫度降低至室溫狀態(tài)下拍攝了表面狀態(tài)的照片為圖4。
[0021]根據(jù)圖4可確認，在最終阻擋層25f的表面上形成了許多的坑(凹部)71。特別是由(b)的照片推測坑71的直徑大概為70?90nm，鑒于在GaN系中容易穩(wěn)定地出現(xiàn)晶體的取向面的傾斜角度約為60°，推測坑71的直徑與深度大致相等。鑒于將各發(fā)光層23的膜厚設(shè)定為10nm，將各阻擋層25的膜厚設(shè)定為20nm，推測坑71到達至位于最終阻擋層25f的下層的發(fā)光層23e、阻擋層25e、發(fā)光層23d及阻擋層25d程度。圖5中示意地表示出這樣的坑71的狀態(tài)。
[0022]圖6是對與以往同樣的InGaN系的半導體發(fā)光元件拍攝了在820°C的溫度下形成活性層67后、用2分鐘升溫至使P型半導體層68生長的溫度即1025°C后、在不使P型半導體層68生長的情況下使溫度降低至室溫時的表面狀態(tài)的SEM照片。圖6與圖4同樣，(a)表示倍率為I萬倍的照片，(b)表示倍率為10萬倍的照片。此外，圖7是表示圖6的狀態(tài)的元件的截面結(jié)構(gòu)的示意性的附圖。
[0023]根據(jù)圖6(b)推測坑71的直徑大概為20?40nm，獲知與圖4的狀態(tài)相比坑71的直徑變小。推測其為:通過溫度變高，由沿垂直方向生長的模式變化為沿水平方向生長的模式、即將坑71埋入的模式，結(jié)果是坑71的一部分被填埋，直徑及深度變小。更詳細而言認為:在提高溫度的期間，保證熱平衡的層表面的原料被蝕刻而移動，該被蝕刻的材料或爐內(nèi)的氣體進入坑71內(nèi)而沿水平方向生長，由此坑71的一部分(圖7中的區(qū)域71a)被填埋。
[0024]按照上述的推測，認為:若使坑71的深度與直徑大致相等，則推測圖6中的坑71的深度約為20?40nm，所以坑71到達至位于最終阻擋層25f的下層的發(fā)光層23e，一部分坑71也到達至阻擋層25e。
[0025]S卩，認為:若在該狀態(tài)下形成P型半導體層68，則P型半導體層68中包含的P型雜質(zhì)介由坑71到達至發(fā)光層23e，一部分P型雜質(zhì)進一步也到達至發(fā)光層23e的下層的阻擋層25e。本發(fā)明人在以上的研究下查明:由于上述坑71的存在而P型雜質(zhì)侵入到活性層67內(nèi)，pn接合被破壞，從而發(fā)生圖1的照片中所示那樣的泄漏電流。
[0026]本發(fā)明鑒于上述的研究，目的是實現(xiàn)抑制泄漏電流的發(fā)生而提高了發(fā)光效率的半導體發(fā)光元件。
[0027]用于解決技術(shù)問題的方法
[0028]本發(fā)明的半導體發(fā)光元件的制造方法的特征在于，其具有以下工序:
[0029]在基板上形成η型半導體層的工序(a);
[0030]在上述η型半導體層上將發(fā)光層及阻擋層交替地層疊而形成活性層的工序(b);和
[0031]供給P型的摻雜劑而在上述活性層上形成P型半導體層的工序(C)，
[0032]在上述工序(b)中，將上述阻擋層中的位于最靠近上述P型半導體層的最終阻擋層以與形成于該最終阻擋層內(nèi)的凹部的直徑相比更厚的膜來形成。
[0033]通過上述的本發(fā)明人的深入研究，認為:根據(jù)以往的制造方法，在即將形成P型半導體層之前坑(凹部)到達至構(gòu)成活性層的發(fā)光層內(nèi)，P型雜質(zhì)經(jīng)過該坑侵入到發(fā)光層內(nèi)，結(jié)果是發(fā)生了泄漏電流。根據(jù)上述的方法，通過以與坑的直徑相比更厚的膜形成最終阻擋層，從而實現(xiàn)在即將形成P型半導體層之前的溫度狀態(tài)下，坑的前端停留在最終阻擋層內(nèi)，而不會到達至位于其下層的發(fā)光層的狀態(tài)。通過以該狀態(tài)形成P型半導體層，雖然P型雜質(zhì)通過坑擴散至最終阻擋層，但是不會擴散至其下層的發(fā)光層。由此ρη接合不會被破壞，泄漏電流的發(fā)生得到抑制。參照實施例在后面敘述其結(jié)果。
[0034]其中，在工序(b)中形成的發(fā)光層可以設(shè)定為InGaN系化合物。
[0035]認為:特別是在形成包含In的氮化物半導體層的情況下，在位錯的附近部位與遠離位錯的部位之間In的組成發(fā)生變化而生長的模式發(fā)生改變，V字的坑變得容易加大。即，在制造包含由InGaN系化合物構(gòu)成的發(fā)光層的半導體發(fā)光元件的情況下，泄漏電流的發(fā)生的課題顯著地出現(xiàn)，所以通過利用上述方法來制造半導體發(fā)光元件，可大大地發(fā)揮其效果。
[0036]此外，在工序(b)中，也可以將上述最終阻擋層以10nm以下的厚度來形成。
[0037]若過于增厚最終阻擋層的厚度，則在對所形成的半導體發(fā)光元件供給電流時，P型半導體層與發(fā)光層之間的距離變遠，結(jié)果是，由P型半導體層供給的空穴變得難以到達至發(fā)光層。因此，在最終阻擋層與P型半導體層的界面中電子會被封入，有時形成雜質(zhì)能級而發(fā)出與所期望不同波長的光。這樣的情況可以由下述內(nèi)容來確認:在取得發(fā)光光譜時，在不同于所期望的波長的其它的部位看到稍大的輸出功率(具有所謂的肩部分)。
[0038]若產(chǎn)生這樣的情況，則與所期望的波長的光相關(guān)的取出效率會降低。通過本發(fā)明人的深入研究，獲知:特別是若最終阻擋層的膜厚超過lOOnm，則在發(fā)光光譜中出現(xiàn)肩部分的概率上升。因而，在工序(b)中形成的最終阻擋層的厚度優(yōu)選比坑的直徑厚、并且設(shè)定為10nm以下。進而，更優(yōu)選將最終阻擋層的膜厚設(shè)定為50nm以下。
[0039]此外，在工序(c)中，上述P型的摻雜劑也可以由包含Mg的材料構(gòu)成。
[0040]圖8是表示下述內(nèi)容的圖表:對于通過以往方法制造的InGaN系半導體發(fā)光元件來說，改變形成于最終阻擋層25f的上層的P型半導體層68的形成條件時的反偏壓施加時的Ir特性。更詳細而言，對將用于摻雜P型雜質(zhì)的原料氣體即雙(環(huán)戊二烯)鎂(CP2Mg)的流量設(shè)定為0.05μηιο1/分鐘而形成的樣品(a)、和設(shè)定為0.1ymol/分鐘而形成的樣品(b)，測定施加-5V的反偏壓而進行20mA通電試驗時的通電時間與Ir的關(guān)系。
[0041]根據(jù)上述內(nèi)容獲知:與樣品(a)相比，Mg供給量多的樣品(b)隨著通電時間的經(jīng)過而Ir的值變高。由此，獲知:與(a)相比(b)樣品為容易發(fā)生泄漏電流的樣品。因此，在P型半導體中包含的P型雜質(zhì)為Mg的情況下，可以說P型雜質(zhì)介由坑侵入到活性層內(nèi)而引起泄漏電流這樣的上述的課題顯著地出現(xiàn)，所以在這樣的情況下通過利用上述方法來制造半導體發(fā)光元件，可大大地發(fā)揮其效果。
[0042]此外，在通過InGaN系化合物來構(gòu)成發(fā)光層的情況下，可以使工序(b)為在700°C以上且820°C以下的溫度下形成上述活性層的工序。另外，更優(yōu)選將上述溫度范圍設(shè)定為750°C以上且780°C以下。
[0043]根據(jù)本發(fā)明人的深入研究，獲知在形成由InGaN系化合物構(gòu)成的發(fā)光層的情況下，在比8200C低的溫度即750 0C以上且780 °C以下生長能夠減小坑的直徑。由于InN與GaN相比生長溫度低，所以若在使包含In的材料氣體的流量恒定的狀態(tài)下為高的生長溫度，則In系的材料會不斷地蒸發(fā)，所以In的組成降低而變得得不到所期望的波長。因此，為了以高的生長溫度形成具有所期望的In組成的InGaN系化合物，需要較高地設(shè)定包含In的材料氣體的流量。但是，由于此時蓄積到坑中的In的概率提高，因而導致坑的直徑變得容易加大。
[0044]因此，在形成由InGaN系化合物構(gòu)成的發(fā)光層的情況下，通過在與通常相比稍微低溫即700°C以上且820°C以下、更優(yōu)選750°C以上且780°C以下生長，能夠減小坑的直徑，這意味著能夠減小坑的深度。參照實施例在后面敘述其結(jié)果。
[0045]另外，上述工序(C)可以在與上述工序(b)相比更高的溫度下進行。
[0046]本發(fā)明的半導體發(fā)光元件的特征在于，
[0047]在η型半導體層與P型半導體層之間具有由發(fā)光層及阻擋層交替地層疊而成的活性層，
[0048]上述P型半導體層具有突出部，上述突出部以與上述阻擋層中的位于最靠近上述P型半導體層的最終阻擋層的厚度相比更小的直徑侵入到上述最終阻擋層的內(nèi)部，而沒有到達至形成于與上述最終阻擋層相比更靠上述η型半導體層側(cè)的上述發(fā)光層內(nèi)。
[0049]該突出部也可以是通過P型半導體層中包含的P型雜質(zhì)擴散至在即將形成P型半導體層之前形成于最終阻擋層內(nèi)的坑(凹部)中而形成的。通過突出部停留在最終阻擋層內(nèi)、而沒有到達至與其相比更靠η型半導體層側(cè)的發(fā)光層內(nèi)，可以避免P型雜質(zhì)擴散到活性層內(nèi)而ρη接合被破壞的情況。
[0050]發(fā)明效果
[0051]根據(jù)本發(fā)明，可以實現(xiàn)抑制泄漏電流的發(fā)生而提高了發(fā)光效率的半導體發(fā)光元件。
【附圖說明】
[0052]圖1是表示對通過以往方法制造的InGaN系的半導體發(fā)光元件在P側(cè)電極與η側(cè)電極之間流過微小電流時的發(fā)光的樣子的照片。
[0053]圖2是通過以往方法制造的InGaN系的半導體發(fā)光元件的一個發(fā)光部位處的截面的TEM照片。
[0054]圖3是對位錯密度不同的2個InGaN系的半導體發(fā)光元件通過SMS沿深度方向測定Mg濃度而得到的圖表。
[0055]圖4是對與以往同樣的InGaN系的半導體發(fā)光元件拍攝了在活性層形成后降低至室溫時的表面狀態(tài)的SEM照片。
[0056]圖5是表示圖4的狀態(tài)的元件的截面結(jié)構(gòu)的示意性附圖。
[0057]圖6是對與以往同樣的InGaN系的半導體發(fā)光元件拍攝了在活性層形成后升溫至形成P型半導體層的溫度后降低至室溫時的表面狀態(tài)的SEM照片。
[0058]圖7是表示圖6的狀態(tài)的元件的截面結(jié)構(gòu)的示意性附圖。
[0059]圖8是表示在通過以往方法制造的InGaN系的半導體發(fā)光元件中、改變形成于最終阻擋層的上層的P型半導體層的形成條件時的反偏壓施加時的Ir特性的圖表。
[0060]圖9是表示本發(fā)明的半導體發(fā)光元件的截面結(jié)構(gòu)的示意性附圖。
[0061]圖10是表示在本發(fā)明的方法中、在步驟S3的結(jié)束后上升至即將形成P型半導體層之前的溫度狀態(tài)時的截面結(jié)構(gòu)的示意性附圖。
[0062]圖11是評價對通過以往方法制造的樣品和通過本發(fā)明的方法制造的樣品分別施加反偏壓時的Ir特性的表。
[0063]圖12是拍攝了在不同的溫度下使活性層生長后、升溫至形成P型半導體層的溫度后降低至室溫時的表面狀態(tài)的SEM照片。
[0064]圖13是評價對使活性層的生長溫度不同而制造的樣品分別施加反偏壓時的Ir特性的表。
【具體實施方式】
[0065]以下，對本發(fā)明的半導體發(fā)光元件及其制造方法的實施方式進行說明。首先，對半導體發(fā)光元件的結(jié)構(gòu)及制造方法的一個例子進行說明，然后參照實施例評價特性。
[0066][結(jié)構(gòu)]
[0067]圖9是表示本發(fā)明的半導體發(fā)光元件的截面結(jié)構(gòu)的示意性附圖，對于與圖5及圖7相同的構(gòu)成要素，標注同一符號。另外，在各圖中附圖的尺寸比與實際的尺寸比未必一定一致。
[0068]半導體發(fā)光元件I在生長基板11的上層上具有未摻雜層13和η型半導體層21。在η型半導體層21的上層上，具備由阻擋層25與發(fā)光層23交替地層疊而成的活性層27，在活性層27的上層上具備P型半導體層29。
[0069]本實施方式中，作為活性層27，將膜厚為20nm的由AlGaN層構(gòu)成的阻擋層25(25a，2513，25(:，25(1，256)和膜厚為1011111的由11163~層構(gòu)成的發(fā)光層23(233、2313、23(3、23(1、236)交替地層疊，并且將位于最終的發(fā)光層23即發(fā)光層23e的上層的最終阻擋層25f的膜厚設(shè)定為50nm而形成。另外，阻擋層25及發(fā)光層23的重復次數(shù)(周期數(shù))可以適當設(shè)定。
[0070]另外，所謂“AlGaN”的表述與AlmGa1-mN(0〈m〈l)的表述含義相同，是將Al與Ga的組成比的表述簡單地省略而記載的，主旨并非限定于Al與Ga的組成比為1:1的情況。所謂“InGaN”的表述也同樣。以下也仿照上述而記載。
[0071]生長基板11由藍寶石基板構(gòu)成。另外，除了藍寶石以外，也可以由S1、SiC、GaN、YAG等構(gòu)成。
[0072]未摻雜層13以GaN形成。更具體而言，通過由GaN構(gòu)成的低溫緩沖層和其上層的由GaN構(gòu)成的基底層而形成。
[0073]η型半導體層21由例如包含由AlGaN構(gòu)成的層(電子供給層)和由GaN構(gòu)成的層(保護層)的多層結(jié)構(gòu)構(gòu)成。至少在保護層中摻雜有S1、Ge、S、Se、Sn或Te等η型雜質(zhì)。
[0074]P型半導體層29例如由GaN、AlGaN等構(gòu)成，摻雜有Mg、Be、Zn、或C等P型雜質(zhì)，但也可以為特別是摻雜有由Mg構(gòu)成的P型雜質(zhì)的P型半導體層。
[0075]如圖9中所示的那樣，P型半導體層29具有前端到達至最終阻擋層25f內(nèi)的突出部29a。該突出部29a的直徑比最終阻擋層25f的膜厚短，其前端停留在最終阻擋層25f內(nèi)，沒有到達至位于其下層的發(fā)光層23e。突出部29a是通過P型雜質(zhì)擴散至在即將形成P型半導體層29之前形成于最終阻擋層25f的坑內(nèi)而形成的區(qū)域。
[0076][制造方法]
[0077]接著，對半導體發(fā)光元件I的制造方法的一個例子進行說明。另外，下述制造方法中說明的制造條件、膜厚等尺寸說到底只是一個例子，并不限定于這些數(shù)值。
[0078]〈步驟SI〉
[0079]首先，在生長基板11上形成未摻雜層13。例如，通過以下的工序來進行。
[0080](生長基板11的準備)
[0081]在作為生長基板11使用藍寶石基板的情況下，進行c面藍寶石基板的清洗。該清洗更具體而言例如通過在M0CVD(Metal Organic Chemical Vapor Deposit1n:有機金屬化學氣相沉積)裝置的處理爐內(nèi)配置c面藍寶石基板，一邊向處理爐內(nèi)流入流量為1slm的氫氣，一邊將爐內(nèi)溫度升溫至例如1150°C來進行。
[0082](未摻雜層13的形成)
[0083]接著，在生長基板ll(c面藍寶石基板)的表面上形成由GaN構(gòu)成的低溫緩沖層，進而在其上層上形成由GaN構(gòu)成的基底層。這些低溫緩沖層及基底層與未摻雜層13對應(yīng)。
[0084]未摻雜層13的更具體的形成方法例如如下所述。首先，將MOCVD裝置的爐內(nèi)壓力設(shè)定為100kPa，將爐內(nèi)溫度設(shè)定為480°C。然后，一邊向處理爐內(nèi)流入作為載氣的流量分別為5slm的氮氣及氫氣，一邊將作為原料氣體的流量為50μπιΟ1/分鐘的TMG及流量為250000μmol/分鐘的氨向處理爐內(nèi)供給68秒鐘。由此，在支撐基板11的表面上形成厚度為20nm的由GaN構(gòu)成的低溫緩沖層。
[0085]接著，將MOCVD裝置的爐內(nèi)溫度升溫至1150°C。然后，一邊向處理爐內(nèi)流入作為載氣的流量為20slm的氮氣及流量為15slm的氫氣，一邊將作為原料氣體的流量為lOOymol/分鐘的TMG及流量為250000μπιΟ1/分鐘的氨向處理爐內(nèi)供給30分鐘。由此，在低溫緩沖層的表面上形成厚度為1.7μπι的由GaN構(gòu)成的基底層。
[0086]〈步驟S2>
[0087]接著，在未摻雜層13的上層上形成由η型AlGaN構(gòu)成的η型半導體層21。
[0088]首先，在繼續(xù)將爐內(nèi)溫度設(shè)定為11500C的狀態(tài)下，將MOCVD裝置的爐內(nèi)壓力設(shè)定為30kPa。然后，一邊向處理爐內(nèi)流入作為載氣的流量為20slm的氮氣及流量為15slm的氫氣，一邊將作為原料氣體的流量為94μπιο1/分鐘的TMG、流量為6μπιο1/分鐘的TMA、流量為250000μπιο?/分鐘的氨及流量為0.025μπιΟ1/分鐘的四乙基硅烷向處理爐內(nèi)供給60分鐘。由此，在未摻雜層36的上層上形成例如具有Al0.06Ga0.94N的組成、Si濃度為3X1019/Cm3且厚度為2μm的n型半導體層21。
[0089]另外，之后也可以停止TMA的供給，同時通過將除其以外的原料氣體供給6秒鐘，從而實現(xiàn)在η型AlGaN層的上層上具有厚度為5nm左右的由η型GaN構(gòu)成的保護層的η型半導體層35。
[0090]在上述的說明中，對使η型半導體層35中包含的η型雜質(zhì)為Si的情況進行了說明，但是作為η型雜質(zhì)，除了Si以外還可以使用Ge、S、Se、Sn或Te等。
[0091]該步驟S2與工序(a)對應(yīng)。
[0092]〈步驟S3〉
[0093]接著，在η型半導體層21的上層上形成由InGaN構(gòu)成的發(fā)光層及由AlGaN構(gòu)成的阻擋層周期性地重復而制成的活性層27。
[0094]具體而言，首先將MOCVD裝置的爐內(nèi)壓力設(shè)定為lOOkPa，將爐內(nèi)溫度設(shè)定為820°C。然后，進行步驟S3A，從而形成膜厚為20nm的由AlGaN層構(gòu)成的阻擋層25a，上述步驟S3A為:一邊向處理爐內(nèi)流入作為載氣的流量為15slm的氮氣及流量為Islm的氫氣，一邊將作為原料氣體的流量為1ymoI/分鐘的TMG、流量為1.6μπιοI/分鐘的TMA、0.09ymoI/分鐘的四乙基硅烷及流量為300000μπιΟ1/分鐘的氨向處理爐內(nèi)供給480秒鐘。
[0095]接著，進行步驟S3B，從而形成膜厚為1nm的由InGaN層構(gòu)成的發(fā)光層23a，所述步驟S3B為:一邊流入上述載氣，一邊將作為原料氣體的流量為lOymol/分鐘的TMG、流量為2μmol/分鐘的TMI及流量為300000μπιο1/分鐘的氨向處理爐內(nèi)供給240秒鐘。
[0096]以下，通過將上述步驟S3A及S3B交替地重復4次，形成阻擋層25a、發(fā)光層23a、阻擋層25b、發(fā)光層23b、阻擋層25c、發(fā)光層23c、阻擋層25d、發(fā)光層23d、阻擋層25e及發(fā)光層23e的層疊體。
[0097]接著，通過將供給原料氣體的時間變更為1200秒鐘而進行上述步驟S3A，從而形成膜厚為50nm的由AlGaN層構(gòu)成的最終阻擋層25f。由此，形成活性層27。
[0098]該步驟S3與工序(b)對應(yīng)。
[0099]〈步驟S4>
[0100]接著，在活性層27的上層上形成例如由AlGaN構(gòu)成的P型半導體層29。
[0101]作為具體的方法的一個例子，將MOCVD裝置的爐內(nèi)壓力維持在100kPa，一邊向處理爐內(nèi)流入作為載氣的流量為15slm的氮氣及流量為25slm的氫氣，一邊將爐內(nèi)溫度升溫至1025°C。即，在本步驟S4中與形成活性層27的步驟S3相比使溫度上升。
[0102]仿照圖7將該時刻的元件的截面結(jié)構(gòu)的示意圖示于圖10中。由于以厚的膜形成最終阻擋層25f，所以坑71的前端停留在最終阻擋層25f內(nèi)，而沒有到達至其下層的發(fā)光層23e。
[0103]之后，作為原料氣體，將流量為35μπιο1/分鐘的TMG、流量為20μπιο1/分鐘的TMA、流量為250000μπιΟ1/分鐘的氨及用于摻雜P型雜質(zhì)的流量為Ο.?μπιο?/分鐘的雙(環(huán)戊二烯)鎂(Cp2Mg)向處理爐內(nèi)供給60秒鐘。由此，在活性層27的上層上形成厚度為20nm的具有Al0.3GaQ.7N的組成的空穴供給層。之后，通過將TMA的流量變更為4μπι01/分鐘而將原料氣體供給360秒鐘，從而形成厚度為120nm的具有AlQ.13GaQ.87N的組成的空穴供給層。通過這些空穴供給層形成P型半導體層29。該P型半導體層29的P型雜質(zhì)濃度例如為3 X 11Vcm3左右。
[0104]另外，之后也可以停止TMA的供給，同時通過將Cp2Mg的流量變更為0.2μπιο1/分鐘而將原料氣體供給20秒鐘，從而以5nm左右的厚度形成P型雜質(zhì)濃度為I X 12Vcm3左右的P型接觸層。此時，在P型半導體層29中也包含該P型接觸層。
[0105]該步驟S4與工序(C)對應(yīng)。如上述那樣，本步驟S4是在與形成活性層27的步驟S3相比更高的溫度下形成P型半導體層29的步驟。另外，對于作為原料氣體的一部分的TMG或TMA來說，可以從升溫中開始供給，也可以在達到目標溫度(上述的例子中為1025°C)后開始供給。
[0106]如圖10中所示的那樣，在即將導入P型雜質(zhì)之前的狀態(tài)下，坑71停留在最終阻擋層25f內(nèi)，而不會到達至其下層的發(fā)光層23e內(nèi)，所以之后即使導入P型雜質(zhì)，該P型雜質(zhì)的擴散也會停留在最終阻擋層25f內(nèi)，而不會到達至其下層的發(fā)光層23e。其結(jié)果是，通過P型雜質(zhì)擴散至坑71內(nèi)而形成的突出部29a的前端停留在最終阻擋層25f內(nèi)，而不會到達至其下層的發(fā)光層23e(參照圖9)。
[0107]〈步驟S5>
[0108]接著，對經(jīng)由步驟SI?S4而得到的晶片進行活化處理。更具體而言，使用RTA(Rapid Thermal Anneal:急速加熱)裝置，在氮氣氛下在650°C下進行15分鐘的活化處理。
[0109]之后，在實現(xiàn)立式的LED元件的情況下，將生長基板11剝離后，在存在該生長基板11的部位形成電極而形成η側(cè)電極。此外，在實現(xiàn)臥式的LED元件的情況下，從P側(cè)進行蝕刻至η型半導體層露出為止，形成η側(cè)電極。另外，這種情況下，根據(jù)需要也可以形成透明電極等電極。之后，在各電極上形成供電端子等，根據(jù)需要，將露出的元件側(cè)面或上面以透光性高的絕緣層覆蓋，通過引線接合等進行與基板的連接。
[0110][實施例1]
[0111]圖11是在具備具有20nm的膜厚的最終阻擋層25f的樣品(C)和具備具有50nm的膜厚的最終阻擋層25f的樣品(d)中、評價反偏壓施加時的Ir特性的結(jié)果。具體而言，評價各樣品的初期狀態(tài)和以-5V的反偏壓進行15分鐘的500mA的通電后的狀態(tài)下的Ir特性。樣品(c)與比較例對應(yīng)，樣品(d)與實施例對應(yīng)。另外，作為用于施加偏壓的電極材料均利用Ni/Au，使除了最終阻擋層25f的膜厚以外的條件相同。
[0112]根據(jù)圖11，雖然在初期狀態(tài)下兩樣品的Ir的值沒有大的差異，但是在15分鐘的通電之后，樣品(c)的Ir的值與樣品(d)相比大I位數(shù)以上。由此，教示樣品(c)與樣品(d)相比更多地發(fā)生了泄漏電流。這教示，在具備膜厚較薄的最終阻擋層25f的樣品(c)中，坑71超過最終阻擋層25f而到達至其下層的發(fā)光層23e以下，從而P型雜質(zhì)擴散至發(fā)光層23e內(nèi)，由此導致泄漏電流顯著化，與此相對，在具備增厚了膜厚的最終阻擋層25f的樣品(d)中，坑71的前端停留在最終阻擋層25f內(nèi)，結(jié)果是，p型雜質(zhì)沒有擴散至發(fā)光層23e內(nèi)，泄漏電流的發(fā)生得到抑制(參照圖7及圖10)。
[0113]另外，制作多個樣品而進行了同樣的驗證，均確認:將最終阻擋層25f的膜厚設(shè)定為50nm的樣品與設(shè)定為20nm的情況相比泄漏電流的發(fā)生得到抑制。
[0114][實施例2]
[0115]上述的方法實現(xiàn)了:通過增厚最終阻擋層25f的膜厚，使在即將進行步驟S4的工序之前形成的坑71的前端停留在最終阻擋層25f內(nèi)，從而在步驟S4中使P型雜質(zhì)擴散的工序中，使該P型雜質(zhì)不會向與最終阻擋層25f相比更靠下層的發(fā)光層23e擴散，由此來抑制泄漏電流的發(fā)生。
[0116]除此以外，本發(fā)明人還研究了通過減小坑71其本身的直徑而同樣地使即將在步驟S4中導入P型雜質(zhì)的工序之前形成的坑71的前端停留在最終阻擋層25f內(nèi)。
[0117]圖12是拍攝了使步驟S3中的溫度不同而形成活性層27后、用2分鐘升溫至使P型半導體層29生長的溫度即1025°C后、在不使P型半導體層29生長的情況下使溫度降低至室溫時的表面狀態(tài)的SEM照片。對于步驟S3中的生長溫度來說，樣品(e)為820°C，樣品(f)為780°C，樣品(g)為750°C。另外，均是倍率為I萬倍的照片。
[0118]根據(jù)圖12，獲知樣品(f)及樣品(g)與樣品(e)相比難以確認到坑。特別是在樣品(f)及樣品(g)的情況下，即使在將倍率設(shè)定為10萬倍的照片中，也幾乎無法確認坑71，若提高對比度進行觀察則為勉強能夠確認的狀態(tài)。由此，認為通過使活性層25的生長溫度比以往稍微降低，能夠減小坑71的直徑及深度。
[0119]圖13是下述結(jié)果:在將活性層27的形成溫度設(shè)定為820°C且具備具有20nm的膜厚的最終阻擋層25f的樣品(hi)及(h2)、和將活性層27的形成溫度設(shè)定為780°C且具備具有20nm的膜厚的最終阻擋層25f的樣品(il)及(i2)中，評價反偏壓施加時的Ir特性。
[0120]具體而言，對以元件面積350μπι2構(gòu)成的樣品(hi)及(il)，評價各樣品的初期狀態(tài)和以-5V的反偏壓進行15分鐘的10mA的通電后的狀態(tài)下的Ir特性。此外，對由立式元件構(gòu)成的樣品(h2)及(i2)，評價各樣品的初期狀態(tài)和以-5V的反偏壓進行15分鐘的500mA的通電后的狀態(tài)下的Ir特性。
[0121]根據(jù)圖13，若將樣品(hi)及樣品(il)進行比較，則雖然在初期狀態(tài)下兩樣品的Ir的值沒有大的差異，但是在15分鐘的通電之后，樣品(hi)的Ir的值與樣品(il)相比大3位數(shù)。同樣地若將樣品(h2)及樣品(i2)進行比較，則雖然在初期狀態(tài)下兩樣品的Ir的值沒有大的差異，但是在15分鐘的通電之后，樣品(h2)的Ir的值與樣品(i2)相比大2位數(shù)以上。
[0122]由以上的結(jié)果獲知，將活性層27的形成溫度設(shè)定為780°C而生成的樣品(il)與將活性層27的形成溫度設(shè)定為820°C而生成的樣品(hi)相比泄漏電流得到抑制，將活性層27的形成溫度設(shè)定為780°C而生成的樣品(i2)與將活性層27的形成溫度設(shè)定為820°C而生成的樣品(h2)相比泄漏電流得到抑制。
[0123]另外，制作多個樣品而進行了同樣的驗證，均確認了:將活性層27的形成溫度設(shè)定為780°C的樣品與設(shè)定為820°C的情況相比泄漏電流的發(fā)生得到抑制。
[0124]由此教示了:在將活性層27的形成溫度設(shè)定為780°C的情況下，與將該溫度設(shè)定為820°C的情況相比，能夠抑制泄漏電流的發(fā)生。若將其反過來說，教示了:即使未必一定較厚地形成最終阻擋層25f，通過使活性層27的形成溫度比以往稍低，也能夠減小坑71的直徑及深度，其結(jié)果是，能夠使坑71停留在最終阻擋層25f內(nèi)，不會使p型雜質(zhì)向發(fā)光層23e內(nèi)擴散，能夠抑制泄漏電流的發(fā)生。
[0125]另外，若依據(jù)上述驗證和圖12的照片，則通過將活性層27的形成溫度至少設(shè)定為750°C以上且780°C，從而與將該溫度設(shè)定為820°C的情況相比，在即將導入P型雜質(zhì)之前的時刻，能夠減小坑71的直徑及深度。
[0126]依據(jù)以上情況獲知:通過調(diào)整最終阻擋層25f的膜厚或活性層27的形成溫度中的至少一者，能夠使即將導入P型雜質(zhì)之前的時刻的坑71的前端停留在最終阻擋層25f內(nèi)。通過在該狀態(tài)下導入P型雜質(zhì)而形成P型半導體層29，能夠防止P型雜質(zhì)介由坑71向發(fā)光層23(23e等)內(nèi)侵入，所以能夠?qū)崿F(xiàn)泄漏電流的發(fā)生得到抑制的半導體發(fā)光元件。
[0127]符號說明
[0128]1:半導體發(fā)光元件
[0129]11:生長基板
[0130]13:未摻雜層
[0131]21:n型半導體層
[0132]23(23a、23b、23c、23d、23e):發(fā)光層
[0133]25(25a、25b、25c、25d、25e、25f):阻擋層
[0134]27:活性層
[0135]29:p型半導體層
[0136]29a:突出部
[0137]60:通過以往方法制造的InGaN系的半導體發(fā)光元件
[0138]61: P側(cè)襯墊電極
[0139]62: η側(cè)襯墊電極
[0140]63:發(fā)光部位
[0141]65:位錯
[0142]67:活性層
[0143]68:ρ型半導體層
[0144]71:坑
[0145]71a:被填充的坑區(qū)域
【主權(quán)項】
1.一種半導體發(fā)光元件的制造方法，其特征在于，其具有以下工序: 在基板上形成η型半導體層的工序(a); 在所述η型半導體層上將發(fā)光層及阻擋層交替地層疊而形成活性層的工序(b);和 供給P型的摻雜劑而在所述活性層上形成P型半導體層的工序(c)， 在所述工序(b)中，將所述阻擋層中的位于最靠近所述P型半導體層的最終阻擋層以與形成于該最終阻擋層內(nèi)的凹部的直徑相比更厚的膜來形成。2.根據(jù)權(quán)利要求1所述的半導體發(fā)光元件的制造方法，其特征在于，所述發(fā)光層由InGaN系化合物構(gòu)成。3.根據(jù)權(quán)利要求1或2所述的半導體發(fā)光元件的制造方法，其特征在于，在所述工序(b)中，以10nm以下的厚度形成所述最終阻擋層。4.根據(jù)權(quán)利要求1?3中任一項所述的半導體發(fā)光元件的制造方法，其特征在于，在所述工序(c)中，所述P型的摻雜劑為包含Mg的材料。5.根據(jù)權(quán)利要求2所述的半導體發(fā)光元件的制造方法，其特征在于，所述工序(b)為在750°C以上且780°C以下的溫度下形成所述活性層的工序。6.一種半導體發(fā)光元件，其特征在于，其是在η型半導體層與P型半導體層之間具有由發(fā)光層及阻擋層交替地層疊而成的活性層的半導體發(fā)光元件，其中， 所述P型半導體層具有突出部，所述突出部以與所述阻擋層中的位于最靠近所述P型半導體層的最終阻擋層的厚度相比更小的直徑侵入到所述最終阻擋層的內(nèi)部，而沒有到達至形成于與所述最終阻擋層相比更靠所述η型半導體層側(cè)的所述發(fā)光層內(nèi)。7.根據(jù)權(quán)利要求6所述的半導體發(fā)光元件，其特征在于，所述發(fā)光層由InGaN系化合物構(gòu)成。8.根據(jù)權(quán)利要求6或7所述的半導體發(fā)光元件，其特征在于，所述最終阻擋層的厚度為10nm以下。9.根據(jù)權(quán)利要求6?8中任一項所述的半導體發(fā)光元件，其特征在于，所述P型半導體層包含Mg作為P型雜質(zhì)。
【文檔編號】H01L21/205GK105849918SQ201480070883
【公開日】2016年8月10日
【申請日】2014年9月19日
【發(fā)明人】月原政志, 中村薰
【申請人】優(yōu)志旺電機株式會社