節(jié)省空間的可安裝pcb的圖像傳感器和其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及圖像傳感器和將圖像傳感器電連接到印刷電路板上。
【背景技術(shù)】
[0002]如獨立式數(shù)字相機、移動設(shè)備、汽車部件和醫(yī)療設(shè)備的產(chǎn)品的相機模塊通常包括互補金屬氧化物半導體(CMOS)的圖像傳感器。CMOS圖像傳感器將照相機透鏡成像的光轉(zhuǎn)換成數(shù)字信號，數(shù)字信號再被轉(zhuǎn)換成包含圖像數(shù)據(jù)的顯示圖像和/或文件。圖像傳感器通常是表面安裝在印刷電路板(PCB)上。
[0003]圖1是【背景技術(shù)】的具有多個接合墊121的CMOS圖像傳感器100的平面圖，該多個接合墊121被各個線接合134電連接到PCB 102中的各個的接觸墊132。接合墊121在半導體基板107上。包括相機的上述產(chǎn)品的模塊PCB類似于PCB 102。為了清楚地說明，不是所有的接觸墊132和線接合134都被標記在圖1中。圖2是照相機的模塊PCB 102沿剖面2_2 ’的橫截面圖。線接合134具有最小的曲率半徑，以防止破壞，其需要接觸墊132離開圖像傳感器100—個最小的距離142，此阻礙了 PCB面積的有效的利用。最小的曲率半徑也導致線接合134具有在半導體基板107上方的高度149。

【發(fā)明內(nèi)容】

[0004]在實施例中，節(jié)省空間的印刷電路板可安裝的圖像傳感器包括具有頂表面和側(cè)表面的半導體基板，在頂表面上的接合墊，以及形成在側(cè)表面上且電連接到接合墊的導電層。
[0005]在實施例中，用于制造節(jié)省空間的印刷電路板可安裝的圖像傳感器的方法包括:在圖像傳感器芯片的第一側(cè)邊形成毗鄰圖像傳感器的溝槽。該圖像傳感器包括像素陣列及在溝槽和像素陣列之間的接合墊。該方法也包括形成導電層，該導電層跨越接合墊和至少溝槽的側(cè)壁的一部分；以及使沿著溝槽的圖像傳感器芯片單片化。
[0006]在實施例中，照相機模塊包括含有接觸墊的PCB及設(shè)置在PCB上的圖像傳感器。圖像傳感器包括具有頂表面和側(cè)表面的半導體基板，在頂表面上的接合墊，以及形成在側(cè)表面上且電連接于接合墊和接觸墊之間的導電層。
【附圖說明】
[0007]圖1是【背景技術(shù)】的以線接合電連接到PCB的圖像傳感器的平面圖。
[0008]圖2是圖1的相機模塊PCB的橫截面圖。
[0009]圖3是一個實施例的節(jié)省空間的可安裝PCB的圖像傳感器的平面圖。
[0010]圖4是圖3的節(jié)省空間的可安裝PCB的圖像傳感器的橫截面圖。
[0011]圖5是一個實施例的包括多個CMOS圖像傳感器的圖像傳感器芯片的透視圖。
[0012]圖6是一個實施例的流程圖，其表示用于制造節(jié)省空間的可安裝PCB的圖像傳感器的示例性芯片級的方法。
[0013]圖7是圖5的圖像傳感器芯片的橫截面圖。
[0014]圖8是一個實施例的在其上具有隔離層的圖像傳感器芯片的橫截面圖。
[0015]圖9是圖8的一個實施例的圖像傳感器芯片的橫截面圖。其具有再分布層和可回流的導電組件。
[0016]圖10是一個實施例的預切的圖像傳感器芯片的橫截面圖。
[0017]圖11是圖10的預切的圖像傳感器芯片的透視圖。
[0018]圖12是圖11的一個實施例的預切的圖像傳感器芯片的單片化的兩個節(jié)省空間的可安裝PCB的圖像傳感器的橫截面圖。
[0019]圖13是圖12的一個實施例的以晶粒接合到模塊PCB的節(jié)省空間的可安裝PCB的圖像傳感器。
[0020]圖14是在一個實施例中的包括圖12的電連接到圖13的模塊PCB的節(jié)省空間的可安裝PCB的圖像傳感器的相機模塊。
【具體實施方式】
[0021]圖3是節(jié)省空間的可安裝PCB的圖像傳感器300的平面圖。圖4是節(jié)省空間的可安裝PCB的圖像傳感器300沿截面4-4’的橫截面圖。在下面的描述中，較佳同時參閱圖3和4。
[0022]節(jié)省空間的可安裝PCB的圖像傳感器300包括半導體基板307、像素陣列324、多個接合墊321和多個傳感器邊導體323。半導體基板307由例如硅所形成。各接合墊321被電連接到各個傳感器邊導體323，其是由例如再分布層(RDL)所形成。隔離層310在各傳感器邊導體323的下方，如圖4所示。隔離層310可以是如二氧化硅的氧化物，且其形成可以通過旋鍍過程、噴涂過程、其它薄膜沉積方法和包括光刻屏蔽等的層的圖案化方法。各傳感器邊導體323將各個接合墊321電連接到模塊PCB 302的接觸墊332。接觸墊332和模塊PCB 302分別類似于圖1的接觸墊132和PCB102。
[0023]在各接觸墊332和節(jié)省空間的可安裝PCB的圖像傳感器300之間的最小距離342小于【背景技術(shù)】的圖像傳感器100的最小距離142。傳感器邊導體323具有在半導體基板307上方的高度449，其小于圖2的線接合134在半導體基板107上方的高度149。在節(jié)省空間的可安裝PCB的圖像傳感器300的一個實施例中，隔離層310和傳感器邊導體323各具有的厚度在I微米和2微米之間。為了說明清楚，在圖3中，傳感器邊導體323和隔離層310的厚度被放大，并且不是所有的接合墊321、傳感器邊導體323和接觸墊332都被標記出。
[0024]圖5是圖像傳感器芯片557的透視圖，其包括多個CMOS圖像傳感器500和半導體基板507。各CMOS圖像傳感器500包括具有未示出的相鄰的接合墊的像素陣列，其類似于圖3的像素陣列324和接合墊321。圖5包括多個在相鄰的排和列的CMOS圖像傳感器500之間的劃線590，此表示其中的CMOS圖像傳感器500被單片化。圖像傳感器芯片557具有頂表面517。劃線590僅用于說明性的目的，而不是圖像傳感器芯片557的物理上的部份。半導體基板507由例如硅所形成。
[0025]圖6是表示示例性的芯片級方法600的流程圖，其用于制造節(jié)省空間的可安裝PCB的圖像傳感器。圖7-14示意地表示包括在圖6的方法600的一個例子的步驟的結(jié)果。圖6以及圖7-14最好與下面的描述一起被參閱。方法600可以形成單一個的節(jié)省空間的可安裝PCB的圖像傳感器或多個的節(jié)省空間的可安裝PCB的圖像傳感器。
[0026]在步驟602中，方法600在半導體芯片上的圖像傳感器的相鄰行之間形成溝槽。各圖像傳感器包括像素陣列和通信地耦合其上的接合墊。接合墊在像素陣列和溝槽之間。
[0027]圖7是通過垂直于頂表面517的平面的圖像傳感器芯片557的橫截面圖，其包括兩個CMOS圖像傳感器500，在它們之間具有刻劃線590。每一個CMOS圖像傳感器500包括像素陣列524和接合墊521。在步驟602的例子中，劃線溝槽731被形成在半導體基板507的CMOS圖像傳感器500之間，從而產(chǎn)生在半導體基板707上。溝槽731具有溝槽深度741，并包括側(cè)壁表面702。溝槽731可以是梯形的，如圖7所示，或具有垂直側(cè)壁、或多階梯側(cè)壁，而不偏離本發(fā)明的范圍。
[0028]步驟604是選擇性的。如果被包括的話，在步驟604中，方法600形成隔離層，其部分地覆蓋各接合墊及至少一部分的與其最接近的溝槽的側(cè)壁，且其具有暴露接合墊區(qū)域的開口。在步驟604的例子中，隔離層810被形成在半導體基板707上，如圖8所示。隔離層810類似于隔離層310，并且包括暴露各個接合墊521的開口 821。隔離層810包含側(cè)壁表面802。
[0029]在步驟606中，方法600形成在各接合墊和最接近的溝槽側(cè)壁之間并包括其兩者的連續(xù)的導電層。在步驟606的例子中，RDL 923被形成在接合墊521和隔離層810的側(cè)壁表面802之上，如圖9所示。在不包括步驟604的隔離層的方法600的實施例中，步驟606在接合墊521和溝槽731的側(cè)壁表面702上形成導電層。
[0030]RDL 923可以通過機電鍍覆并用光阻劑構(gòu)圖來形成。RDL 923可以由Al、Al_Cu合金，和Cu的一個或一個以上來形成，并且可以具有鎳層和金層的金屬表面，如本領(lǐng)域已知的。劃線溝槽731包括RDL 923的側(cè)壁表面902。在不偏離本發(fā)明的范圍的前提下，RDL 923在劃線溝槽的底部731可具有間隙，使得RDL 923不與接合墊521電連接，如圖9所示。
[0031]步驟608是選擇性的。如果被包括的話，在步驟608中，方法600放置可回流的導電組件在相鄰的每對接合墊之間的溝槽內(nèi)。在步驟608的例子中，可回流的導電組件915被置放于接合墊521之間的劃線溝槽731內(nèi)，如圖9所示?？苫亓鞯膶щ娊M件915接觸側(cè)壁