半導(dǎo)體器件的制造方法及半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體來說，涉及一種半導(dǎo)體器件的制造方法及半導(dǎo)體器件。
【背景技術(shù)】
[0002]半導(dǎo)體器件的幾何結(jié)構(gòu)尺寸持續(xù)顯著縮小?，F(xiàn)今的制造工藝所制造的器件通常具有小于65nm的部件尺寸。然而，在持續(xù)滿足器件要求的同時(shí)，半導(dǎo)體器件的性能不兼容的問題也接踵而至，比如，當(dāng)需要一種尺寸很小的半導(dǎo)體器件時(shí)，為了達(dá)到預(yù)期的尺寸大小往往在其性能方面并不會(huì)很好。
[0003]此外，如今對(duì)于半導(dǎo)體器件的應(yīng)用更加靈活多變，因此半導(dǎo)體技術(shù)的局限性也將凸顯出來，LDMOS可以集成于平面，但是其具有較大的尺寸并且性能不好，具有較高的比導(dǎo)通電阻；DM0S具有良好的性能，但是其并不能集成于平面。
[0004]因此，盡管現(xiàn)今的方法和器件對(duì)其目的而言在多方面都是令人滿意的和有效的，但仍需要對(duì)半導(dǎo)體技術(shù)進(jìn)行改進(jìn)使其性能更加均衡兼容。

【發(fā)明內(nèi)容】

[0005]針對(duì)相關(guān)技術(shù)中的問題，本發(fā)明提出一種半導(dǎo)體器件的制造方法及半導(dǎo)體器件，能夠具有小巧的尺寸優(yōu)良的性能并且可以集成于平面，性能均衡且兼容。
[0006]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0007]根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體器件的制造方法。
[0008]該方法包括:
[0009]在具有多層結(jié)構(gòu)的半導(dǎo)體襯底上形成第一導(dǎo)電類型體區(qū)，并在第一導(dǎo)電類型體區(qū)上形成溝槽；
[0010]通過自對(duì)準(zhǔn)的方式向溝槽底部進(jìn)行離子注入操作，形成第一導(dǎo)電類型柱；
[0011]向溝槽中填入填充物填充溝槽。
[0012]此外，在向溝槽中填入填充物之前，在溝槽的表面形成氧化物。
[0013]優(yōu)選的，多層結(jié)構(gòu)的半導(dǎo)體襯底包括以下至少之一:
[0014]第一導(dǎo)電類型襯底、第二導(dǎo)電類型埋層、第二導(dǎo)電類型外延層。
[0015]并且，第一導(dǎo)電類型柱形成于柵極下方。
[0016]優(yōu)選的，填充物為重?fù)诫s的多晶硅或金屬。
[0017]優(yōu)選的，進(jìn)行離子注入的條件包括以下至少之一:
[0018]注入能量為30keV至1800keV、注入劑量為1E12至2E13原子數(shù)每立方厘米、所述第二導(dǎo)電類型外延層的厚度為I至10um。
[0019]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，半導(dǎo)體器件包括終端區(qū)，以及與終端區(qū)分別相連的隔離區(qū)和核心區(qū)，其特征在于，核心區(qū)包括:具有多層結(jié)構(gòu)的半導(dǎo)體襯底及第一導(dǎo)電類型柱，其中，第一導(dǎo)電類型柱是上述的半導(dǎo)體器件的制造方法中的第一導(dǎo)電類型柱。
[0020]優(yōu)選的，多層結(jié)構(gòu)的半導(dǎo)體襯底包括以下至少之一:
[0021]第一導(dǎo)電類型襯底、第二導(dǎo)電類型埋層、第二導(dǎo)電類型外延層。
[0022]優(yōu)選的，形成第一導(dǎo)電類型柱的條件包括以下至少之一:
[0023]進(jìn)行離子注入的能量為30keV至1800keV、注入劑量為1E12至2E13原子數(shù)每立方厘米、第二導(dǎo)電類型外延層的厚度為I至10um。
[0024]此外，第一導(dǎo)電類型柱形成于柵極下方。
[0025]本發(fā)明通過自對(duì)準(zhǔn)的方式向溝槽底部進(jìn)行離子注入操作形成第一導(dǎo)電類型柱，并與第一導(dǎo)電類型柱相對(duì)應(yīng)的第二導(dǎo)電類型外延層形成超級(jí)結(jié)結(jié)構(gòu)，因此，不僅半導(dǎo)體器件的面積更小并且性能優(yōu)異，同時(shí)還可以集成于平面工藝。
【附圖說明】
[0026]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0027]圖1是傳統(tǒng)工藝生產(chǎn)的LDMOS示意圖；
[0028]圖2是傳統(tǒng)工藝生產(chǎn)的DMOS示意圖；
[0029]圖3是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的流程圖；
[0030]圖4-圖9示出的是與圖3方法的一個(gè)或多個(gè)步驟相應(yīng)的半導(dǎo)體器件的實(shí)施例的截面圖；
[0031]圖10是根據(jù)本發(fā)明實(shí)施例的一具體半導(dǎo)體器件的示意圖；
[0032]圖11及圖12是根據(jù)本發(fā)明實(shí)施例半導(dǎo)體器件的電場分布模擬圖和線狀示意圖。
【具體實(shí)施方式】
[0033]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0034]在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)，如圖1所示的傳統(tǒng)工藝生產(chǎn)的LDMOS半導(dǎo)體器件，其柵極、漏極、源極，均在同一位面因此可以集成于平面，但是對(duì)其尺寸會(huì)有較大的限制并且性能不夠好；如圖2所示的傳統(tǒng)工藝生產(chǎn)的DMOS半導(dǎo)體器件性能比較優(yōu)異，但是其P柱是傳統(tǒng)工藝的柱體植入形成，并且由于其柵極、源極、漏極，處于不同位面因此，不能集成于平面，此外，該DMOS還不可以與低壓設(shè)備集成。
[0035]根據(jù)本發(fā)明的實(shí)施例，提供了一種半導(dǎo)體器件的制造方法。
[0036]如圖3所示，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體的制造方法包括:
[0037]步驟S301，在具有多層結(jié)構(gòu)的半導(dǎo)體襯底上形成第一導(dǎo)電類型體區(qū)，并在第一導(dǎo)電類型體區(qū)上形成溝槽；
[0038]步驟S303，通過自對(duì)準(zhǔn)的方式向溝槽底部進(jìn)行離子注入操作，形成第一導(dǎo)電類型柱；
[0039]步驟S305，向溝槽中填入填充物填充溝槽。
[0040]此外，在步驟S305，向溝槽中填入填充物之前，還需在溝槽的表面形成氧化物。
[0041]優(yōu)選的，多層結(jié)構(gòu)的半導(dǎo)體襯底包括以下至少之一:
[0042]第一導(dǎo)電類型襯底、第二導(dǎo)電類型埋層、第二導(dǎo)電類型外延層。
[0043]優(yōu)選的，第一導(dǎo)電類型柱形成于柵極下方。
[0044]優(yōu)選的，填充物為重?fù)诫s的多晶硅或金屬。
[0045]優(yōu)選的，進(jìn)行離子注入的條件包括以下至少之一:
[0046]注入能量為30keV至1800keV、注入劑量為1E12至2E13原子數(shù)每立方厘米、所述第二導(dǎo)電類型外延層的厚度為I至10um。
[0047]當(dāng)形成第一導(dǎo)電類型柱后，則在本發(fā)明的半導(dǎo)體結(jié)構(gòu)中，第一導(dǎo)電類型柱將與第二導(dǎo)電類型外延層形成超級(jí)結(jié)結(jié)構(gòu)(P柱與N型外延層形成超級(jí)結(jié)；N柱與P型外延層形成超級(jí)結(jié))，因此，不僅半導(dǎo)體器件的面積更小并且性能優(yōu)異，同時(shí)還可以集成于平面工藝。
[0048]在一個(gè)具體的實(shí)施例中，以形成P柱的過程為例，如圖4-圖9所示。
[0049]首先，請(qǐng)參照?qǐng)D4，提供一個(gè)具有多層結(jié)構(gòu)的半導(dǎo)體襯底，該襯底包括:P型襯底、N型埋層、N型外延層。繼續(xù)參照?qǐng)D5，在N型外延層上形成