電極層542中都有多條電極，且下感應(yīng)電極層541與上感應(yīng)電極層542中的電極彼此互相垂直的交錯排列，用以形成一電容器陣列。
[0094]請參照圖6，其所繪示為利用本發(fā)明整合型電容感應(yīng)模塊所形成的系統(tǒng)的運(yùn)作示意圖。其中，該系統(tǒng)以指紋辨識系統(tǒng)為例來進(jìn)行說明。根據(jù)本發(fā)明的實施例，指紋辨識系統(tǒng)僅在電路板610上配置電容感應(yīng)模塊602、處理電路606、與輸出入界面電路608。其中，電容感應(yīng)模塊602中已經(jīng)整合了電容感應(yīng)器以及內(nèi)嵌式存儲器。再者，處理電路606連接至電容感應(yīng)模塊602、與輸出入界面電路608。
[0095]基本上，電容感應(yīng)模塊602中，其上感應(yīng)電極層542與下感應(yīng)電極層541之間形成多個電容器。再者，輸出入界面電路608也可以整合于處理電路606之內(nèi)。
[0096]在數(shù)據(jù)建立模式時，使用者將手指620接觸于電容感應(yīng)模塊602的感測區(qū)域622，而電容感應(yīng)模塊602中的感應(yīng)電路516會根據(jù)感測區(qū)域622的電場變化而得知電容感應(yīng)模塊602上多個電容器的電容值變化，進(jìn)一步獲得手指620的生物特征數(shù)據(jù)，或稱為掃描數(shù)據(jù)。而處理電路606定義該掃描數(shù)據(jù)為使用者掃描數(shù)據(jù)并存儲至內(nèi)嵌式存儲器514中。另夕卜，感應(yīng)電路516又可稱為生物特征感測電路。
[0097]再者，在數(shù)據(jù)辨識模式時，使用者可將手指620接觸于電容感應(yīng)模塊602的感測區(qū)域622，使得感應(yīng)電路516獲得手指620的第一掃描數(shù)據(jù)。再者，處理電路606會比較第一掃描數(shù)據(jù)與內(nèi)嵌式存儲器514中存儲的使用者掃描數(shù)據(jù)。當(dāng)處理電路606確認(rèn)數(shù)據(jù)相符時，則處理電路606控制輸出入界面電路608輸出一確認(rèn)信號。反之，當(dāng)處理電路606確認(rèn)數(shù)據(jù)不相符時，貝1J處理電路606控制輸出入界面電路608輸出一未確認(rèn)信號。
[0098]假設(shè)上述指紋辨識系統(tǒng)為門鎖指紋辨識系統(tǒng)，則電子鎖接收到確認(rèn)信號后，即可解除鎖定狀態(tài)而開啟大門；反之，當(dāng)電子鎖接收到未確認(rèn)信號后，則維持在鎖定狀態(tài)而無法開啟大門。
[0099]綜上所述，本發(fā)明的優(yōu)點(diǎn)是提出一種整合型電容感應(yīng)模塊及其相關(guān)系統(tǒng)。利用整合型電容感應(yīng)模塊所組成的系統(tǒng)，由于存儲器嵌入于整合型電容感應(yīng)模塊中，因此系統(tǒng)尺寸更小。
[0100]再者，本發(fā)明的整合型電容感應(yīng)模塊中，也可以省略降噪電路512，并直接將屏蔽層530利用金屬連線直接連接至一個固定電壓，例如接地電壓。同樣也可以隔絕電磁干擾(EMI) ο
[0101]再者，整合型電容感應(yīng)模塊中，內(nèi)嵌式存儲器514可至少區(qū)分為二個部分，第一部分為存儲掃描數(shù)據(jù)的數(shù)據(jù)區(qū)，另一部分為存儲處理電路606程序碼(program code)的工作區(qū)。其中，存儲程序碼(program code)的工作區(qū)可利用OTP非揮發(fā)性存儲器來實現(xiàn)，而存儲掃描數(shù)據(jù)的數(shù)據(jù)區(qū)可由MTP非揮發(fā)性存儲器。換言之，內(nèi)嵌式存儲器514由OTP與MTP混合的非揮發(fā)性存儲器(OTP/MTP mixed mode nonvolatile memory)來實現(xiàn)。當(dāng)然，在為了要加強(qiáng)保護(hù)內(nèi)嵌式存儲器514中第一部份內(nèi)的掃描數(shù)據(jù)，也可以利用2個存儲單元(memorycell)來存儲I個位的數(shù)據(jù)(two-cell/bit)，或者利用多個存儲單元來存儲I個位的數(shù)據(jù)(mult1-cell/bit)。
[0102]另外，為了有效地防止數(shù)據(jù)誤寫，或者數(shù)據(jù)遺失，內(nèi)嵌式存儲器514中還包括一錯誤校正電路(ECC circuit)，可對于使用者掃描數(shù)據(jù)先進(jìn)行數(shù)據(jù)錯誤編碼(ECC)后，再存儲于內(nèi)嵌式存儲器514中。
[0103]當(dāng)然，內(nèi)嵌式存儲器514中還可以包括缺陷區(qū)塊管理電路(defect blockmanagement circuit)。基本上，越高容量的內(nèi)嵌式存儲器514會有越高機(jī)率出現(xiàn)缺陷區(qū)塊，而缺陷區(qū)塊管理電路可將缺陷區(qū)塊注記(marked)，以防止缺陷區(qū)塊被使用到，增強(qiáng)內(nèi)嵌式存儲器514的可靠度(reliability)。
[0104]另外，在半導(dǎo)體邏輯電路制作工藝容許的狀態(tài)下，本發(fā)明還可以同時將處理電路606與輸出入界面電路608同時整合于單一硅基板上，使得整個系統(tǒng)的尺寸更小。
[0105]雖然結(jié)合以上優(yōu)選實施例公開了本發(fā)明，然而其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以附上的權(quán)利要求所界定的為準(zhǔn)。
【主權(quán)項】
1.一種整合型電容感應(yīng)模塊，包括: 硅基板，該硅基板內(nèi)同時形成一內(nèi)嵌式存儲器與一生物特征感測電路； 第一層間介電層，覆蓋于該硅基板； 多個電連接層，堆疊于該第一層間介電層上； 屏蔽層，形成于該些電連接層上； 第二層間介電層，覆蓋于該屏蔽層； 下感應(yīng)電極層，形成于該第二層間介電層上； 第三層間介電層，覆蓋于該下感應(yīng)電極層； 上感應(yīng)電極層，形成于該第三層間介電層上；以及 保護(hù)鍍膜層，覆蓋上感應(yīng)電極層； 其中，該上感應(yīng)電極層與該下感應(yīng)電極層經(jīng)由該些電連接層，電連接至該生物特征感測電路。2.如權(quán)利要求1所述的整合型電容感應(yīng)模塊，其中該內(nèi)嵌式存儲器為一非揮發(fā)性存儲器。3.如權(quán)利要求2所述的整合型電容感應(yīng)模塊，其中該非揮發(fā)性存儲器為一次編程非揮發(fā)性存儲器、多次編程非揮發(fā)性存儲器、或者混合的非揮發(fā)性存儲器。4.如權(quán)利要求1所述的整合型電容感應(yīng)模塊，其中該屏蔽層對應(yīng)于該內(nèi)嵌式存儲器的位置，用以防止一電磁干擾，使得該內(nèi)嵌式存儲器正常運(yùn)作。5.如權(quán)利要求1所述的整合型電容感應(yīng)模塊，其中該屏蔽層接收一控制電壓。6.如權(quán)利要求5所述的整合型電容感應(yīng)模塊，還包括降噪電路，形成于該硅基板中，且該降噪電路經(jīng)由該些電連接層，提供該控制電壓至該屏蔽層。7.如權(quán)利要求1所述的整合型電容感應(yīng)模塊，其中該下感應(yīng)電極層、該上感應(yīng)電極層以及該生物特征感測電路形成一電容感應(yīng)器，并且該電容感應(yīng)器經(jīng)由該些電連接層，電連接至該內(nèi)嵌式存儲器。8.如權(quán)利要求1所述的整合型電容感應(yīng)模塊，其中該上感應(yīng)電極層包括多個第一電極，且該下感應(yīng)電極層包括多個第二電極，且該些第一電極與該些第二電極彼此之間交錯排列，用以形成一電容器陣列。9.一種系統(tǒng)，包括: 整合型電容感應(yīng)模塊，包括內(nèi)嵌式存儲器與電容感應(yīng)器，整合于一硅基板上；以及處理電路，電連接至該整合型電容感應(yīng)模塊，其中，該處理電路是控制該電容感應(yīng)器產(chǎn)生一使用者掃描數(shù)據(jù)，并存儲于該內(nèi)嵌式存儲器中。10.如權(quán)利要求9所述的系統(tǒng)，還包括一輸出入界面電路，連接至該處理電路，且該處理電路、該輸出入界面電路與該電容感應(yīng)模塊固定于一電路板上。11.如權(quán)利要求9所述的系統(tǒng)，其中該內(nèi)嵌式存儲器中還包括錯誤校正電路，可對于該使用者掃描數(shù)據(jù)進(jìn)行一數(shù)據(jù)錯誤編碼后，再存儲于該內(nèi)嵌式存儲器。12.如權(quán)利要求9所述的系統(tǒng)，其中該內(nèi)嵌式存儲器為非揮發(fā)性存儲器。13.如權(quán)利要求12所述的系統(tǒng)，其中該非揮發(fā)性存儲器為一次編程非揮發(fā)性存儲器、多次編程非揮發(fā)性存儲器、或者混合的非揮發(fā)性存儲器。14.如權(quán)利要求12所述的系統(tǒng)，其中該內(nèi)嵌式存儲器包括第一部分用以存儲該使用者掃描數(shù)據(jù)以及第二部分存儲該處理電路的一程序碼。15.如權(quán)利要求9所述的系統(tǒng)，其中該整合型電容感應(yīng)模塊包括:第一層間介電層，覆蓋于該硅基板；多個電連接層，堆疊于該第一層間介電層上；屏蔽層，形成于該些電連接層上；第二層間介電層，覆蓋于該屏蔽層；下感應(yīng)電極層，形成于該第二層間介電層上；第三層間介電層，覆蓋于該下感應(yīng)電極層；上感應(yīng)電極層，形成于該第三層間介電層上；以及保護(hù)鍍膜層，覆蓋上感應(yīng)電極層，且該上感應(yīng)電極層與該下感應(yīng)電極層經(jīng)由該些電連接層電連接至一生物特征感測電路。16.如權(quán)利要求15所述的系統(tǒng)，其中該屏蔽層對應(yīng)于該內(nèi)嵌式存儲器的位置，用以防止一電磁干擾，使得該內(nèi)嵌式存儲器正常運(yùn)作。17.如權(quán)利要求15所述的系統(tǒng)，其中該屏蔽層是接收一控制電壓。18.如權(quán)利要求17所述的系統(tǒng)，還包括降噪電路，形成于該硅基板中，且該降噪電路經(jīng)由該些電連接層，提供該控制電壓至該屏蔽層。19.如權(quán)利要求15所述的系統(tǒng)，其中該下感應(yīng)電極層、該上感應(yīng)電極層以及該生物特征感測電路形成該電容感應(yīng)器，并且該電容感應(yīng)器經(jīng)由該些電連接層，電連接至該內(nèi)嵌式存儲器。20.如權(quán)利要求15所述的系統(tǒng)，其中該上感應(yīng)電極層包括多個第一電極，且該下感應(yīng)電極層包括多個第二電極，且該些第一電極與該些第二電極彼此之間交錯排列，用以形成一電容器陣列。21.如權(quán)利要求9所述的系統(tǒng)，其中該內(nèi)嵌式存儲器中包括多個存儲單元，并利用二個存儲單元存儲一個位的該使用者掃描數(shù)據(jù)，或者利用多個存儲單元存儲一個位的該使用者掃描數(shù)據(jù)。22.如權(quán)利要求9所述的系統(tǒng)，其中該內(nèi)嵌式存儲器中包括缺陷區(qū)塊管理電路，用以增強(qiáng)該內(nèi)嵌式存儲器的可靠度。
【專利摘要】本發(fā)明公開一種整合型電容感應(yīng)模塊及其相關(guān)系統(tǒng)，該整合型電容感應(yīng)模塊包括：硅基板、第一層間介電層、第二層間介電層、第三層間介電層、多個電連接層、屏蔽層、下感應(yīng)電極層、上感應(yīng)電極層、保護(hù)鍍膜層。內(nèi)嵌式存儲器與感應(yīng)電路形成于該硅基板內(nèi)。第一層間介電層覆蓋于該硅基板。該些電連接層堆疊于第一層間介電層上。屏蔽層形成于該些電連接層上。第二層間介電層覆蓋于屏蔽層。下感應(yīng)電極層形成于第二層間介電層上。第三層間介電層覆蓋于該下感應(yīng)電極層。上感應(yīng)電極層形成于第三層間介電層上。保護(hù)鍍膜層覆蓋上感應(yīng)電極層。
【IPC分類】H01L27/105, H01L21/8238, G06F3/044
【公開號】CN105575965
【申請?zhí)枴緾N201510473777
【發(fā)明人】陳緯仁, 李文豪, 柳星舟, 楊青松
【申請人】力旺電子股份有限公司
【公開日】2016年5月11日
【申請日】2015年8月5日
【公告號】EP3016026A2, EP3016026A3, US20160123775