Mos晶體管及減少其中的柵極泄漏的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置的制作。特定來說，本發(fā)明涉及MOS裝置及減少柵極泄漏。更特定來說，本發(fā)明涉及SRAM裝置的制作及在不增加?xùn)艠O氧化物厚度的情況下減少柵極泄漏以改進(jìn)允許低電力存儲(chǔ)器技術(shù)的數(shù)據(jù)保持。
【背景技術(shù)】
[0002]常規(guī)SRAM單元由六個(gè)晶體管組成。此SRAM單元也被稱為六晶體管靜態(tài)隨機(jī)存取存儲(chǔ)器(6T SRAM)。
[0003]參考圖1，圖解說明常規(guī)6T SRAM單元的示意性電路圖。所述6T SRAM單元包括觸發(fā)器及兩個(gè)存取晶體管。觸發(fā)器包含一對(duì)交叉耦合反相器。第一反相器包含第一 NMOS晶體管100及第一 PMOS晶體管120。PMOS晶體管120的源極電極連接到電源電壓Vee。PMOS晶體管120的漏極電極連接到NMOS晶體管100的漏極且定義第一反相器的輸出端子。PMOS晶體管120的柵極電極連接到NMOS晶體管100的柵極電極且定義第一反相器的輸入端子。第一 NMOS晶體管100的源極電極連接到接地端子。第二反相器包含第二 NMOS晶體管110及第二 PMOS晶體管130。第二 PMOS晶體管130的源極電極連接到電源電壓Vee。第二 PMOS晶體管130的漏極電極連接到第二 NMOS晶體管110的漏極且定義第二反相器的輸出端子。第二 PMOS晶體管130的柵極電極連接到第二 NMOS 110的柵極且定義第二反相器的輸入端子。第二 NMOS晶體管110的源極電極連接到接地端子。到兩個(gè)反相器的輸出及輸入如圖1中所展示而交叉耦合。
[0004]第一存取晶體管140在第一反相器的輸出端子與第二反相器的輸入端子之間互連，且互連到位線BL。第二存取晶體管150在第二反相器的輸出端子與第一反相器的輸入端子之間互連，且互連到反相位線(/BL)。S卩，第一存取晶體管140及第二存取晶體管150為可由字線(WL)信號(hào)控制的開關(guān)元件。第一存取晶體管140及第二存取晶體管150也被稱為通過-柵極晶體管。
[0005]此外，位線BL及反相位線(/BL)均連接到感測(cè)放大器(未展示)。當(dāng)響應(yīng)于字線信號(hào)接通第一存取晶體管140及第二存取晶體管150時(shí)，位線BL及反相位線(/BL)的信號(hào)通過感測(cè)放大器(未展示)從SRAM輸出。
[0006]考慮PMOS晶體管120及130，在圖2中以橫截面展示PMOS晶體管120及130的實(shí)例。PMOS晶體管包含形成于溝道220的任一側(cè)上的漏極200及源極210。電荷存儲(chǔ)節(jié)點(diǎn)由在PMOS晶體管的漏極200與溝道220之間以及在柵極240與溝道220之間界定的電容器形成，如在圖2的現(xiàn)有技術(shù)截面圖中所展示。
[0007]如圖2中所展示，電荷泄漏的一種形式由于較短溝道長度、較高溝道摻雜及不如Vdd—樣快地縮放的閾值電壓Vt而作為閾值以下泄漏250發(fā)生。電荷泄漏的另一形式為柵極氧化物泄漏(GOL) 260。隨著柵極氧化物變薄，此柵極氧化物泄漏以指數(shù)方式增加。電荷泄漏的第三形式(被稱為柵極誘導(dǎo)二極管泄漏(GIDL) 270)導(dǎo)致帶-帶隧穿且可歸因于漏極200及源極210的淺結(jié)及高摻雜。
[0008]如圖2中所展示，通常將硼袋212植入到溝道中以用于調(diào)整閾值電壓Vt。為抑制硼穿透到柵極氧化物中，一個(gè)現(xiàn)有技術(shù)解決方案為將氮添加到柵極氧化物沉積過程或以大約40keV的高能量通過柵極電極植入氮。

【發(fā)明內(nèi)容】

[0009]本發(fā)明除了別的以外尋求減少SRAM數(shù)據(jù)保持問題。根據(jù)本發(fā)明，通過減少柵極邊緣的柵極泄漏來減少SRAM數(shù)據(jù)保持失敗。更一般來說，本發(fā)明在不增加?xùn)艠O氧化物厚度的情況下減少柵極泄漏。根據(jù)本發(fā)明，通過沿著所述柵極邊緣植入物種以使所述柵極氧化物中沿著所述柵極邊緣的任何泄漏路徑斷裂來減少M(fèi)OS晶體管中的柵極泄漏，所述泄漏路徑可能是在柵極氧化物工藝之后從后處理引發(fā)。此類物種的實(shí)例為氮，其以袋的形式沿著所述柵極的所述邊緣以20度到30度的植入角度(從垂直線測(cè)量)植入到所述柵極氧化物中。使用氮的益處為其還有助于填充最初在所述柵極氧化物工藝期間添加的所述柵極氧化物中的任何丟失的氮以便抑制硼穿透到所述柵極氧化物中。柵極泄漏減少物種的所述植入角度與閾值調(diào)整袋的植入角度相同。所述柵極泄漏減少物種劑量可介于從lel4到lel5的范圍內(nèi)，優(yōu)選地介于2el4與8el4之間，更優(yōu)選地在6el4處。植入能量可介于從IkeV到1keV的范圍內(nèi)，優(yōu)選地介于從IkeV到6keV的范圍內(nèi)，更優(yōu)選地在2keV處。
[0010]進(jìn)一步地，根據(jù)本發(fā)明，提供一種減少M(fèi)OS晶體管中的柵極泄漏的方法，所述方法包括沿著柵極邊緣將氮植入于柵極氧化物中以在生長期間替換包含于所述柵極氧化物中的丟失的氣。
[0011 ] 更進(jìn)一步地，根據(jù)本發(fā)明，提供一種包含柵極氧化物及位于所述柵極氧化物上方的柵極的MOS晶體管，所述MOS晶體管包括柵極氧化物泄漏減少物種，所述柵極氧化物泄漏減少物種經(jīng)配置以界定沿著所述柵極的邊緣延伸的袋。所述柵極氧化物泄漏減少物種袋可包括氮袋。
[0012]更加進(jìn)一步地，根據(jù)本發(fā)明，提供一種提供低電力SRAM裝置的方法，所述方法包括沿著用于所述SRAM裝置中的MOS存儲(chǔ)晶體管的柵極邊緣將氧化物泄漏減少物種(例如氮袋)植入到柵極氧化物中。
【附圖說明】
[0013]圖1是如在所述領(lǐng)域中已知的典型6T SRAM裝置的示意性電路圖；
[0014]圖2是穿過如在所述領(lǐng)域中已知的MOS裝置的截面圖；
[0015]圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的通過舉例來說可用于SRAM中的MOS裝置的截面圖，且
[0016]圖4是圖3的MOS裝置的俯視圖。
【具體實(shí)施方式】
[0017]再次考慮圖2中所展示的現(xiàn)有技術(shù)MOS裝置的截面圖。漏極200及源極210的p+區(qū)理論上通過η溝道220及柵極240的柵極氧化物230彼此隔離。然而，如果跨越柵極氧化物230的邊緣存在從柵極240的底部延伸到溝道220的頂部的完整線的缺陷，那么由于柵極氧化物230中的柵極邊緣缺陷將發(fā)生電荷泄漏。
[0018]現(xiàn)在將關(guān)于圖3及圖4中所展示的俯視圖討論本發(fā)明的一個(gè)實(shí)施例。為易于參考，將使用與圖2中的參考編號(hào)相同的參考編號(hào)來描繪類似結(jié)構(gòu)。沿著柵極240的邊緣以角度植入柵極泄漏減少物種(例如氮)的