自旋電子邏輯元件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例為半導(dǎo)體器件領(lǐng)域，并且具體而言，為自旋電子邏輯領(lǐng)域。
【背景技術(shù)】
[0002]諸如自旋轉(zhuǎn)移矩存儲器(STTM)等一些磁存儲器利用磁隧道結(jié)(MTJ)進(jìn)行存儲器的磁狀態(tài)的切換和檢測。圖1描述了自旋轉(zhuǎn)移矩隨機存取存儲器(STTRAM)，這是一種形式的STTM。圖1包括由鐵磁(FM)層125、127和隧穿勢皇126(例如，氧化鎂(1%0))組成的117。肌\1將位線(BL)105耦合到選擇開關(guān)120(例如，晶體管)、字線(WL)llO和感測線(SL)115。通過針對FM層125、127的不同相對磁化強度對電阻(例如，隧穿磁致電阻(TMR))的變化進(jìn)行評估來“讀取”存儲器100。
[0003]更具體而言，MTJ電阻是由層125、127的相對磁化方向確定的。在兩層之間的磁化方向反平行時，MTJ處于高電阻狀態(tài)。在兩層之間的磁化方向平行時，MTJ處于低電阻狀態(tài)。層127為“參考層”或“固定層”，因為其磁化方向是固定的。層125為“自由層”，因為其磁化方向是通過傳遞由參考層所極化的驅(qū)動電流來改變的(例如，施加到層127的正電壓將層125的磁化方向旋轉(zhuǎn)到與層127相反的方向，并且施加到層127的負(fù)電壓將層125的磁化方向旋轉(zhuǎn)到與層127相同的方向)。
【附圖說明】
[0004]根據(jù)所附權(quán)利要求、一個或多個示例性實施例的以下【具體實施方式】和對應(yīng)特征，本發(fā)明的實施例的特征和優(yōu)點將變得顯而易見，在附圖中:
[0005]圖1描繪了常規(guī)磁存儲器單元；
[0006]圖2(a)演示了常規(guī)C元件，并且圖2(b)演示了對應(yīng)的真值表；
[0007]圖3描繪了本發(fā)明的實施例中的自旋電子C元件的俯視圖。圖4描繪了C元件的對應(yīng)側(cè)視圖；
[0008]圖5(&)、5卬)、6(&)、6(13)、6((3)、7(&)、7(13)和7((3)示出了自旋電子(:元件的實施例如何工作；
[0009]圖8(a)和8(b)描繪了本發(fā)明的實施例中的自旋電子C元件中的由非磁線連接的單獨的納米磁體；
[0010]圖9描繪了本發(fā)明的實施例中的自旋電子C元件中的由非磁線連接的單獨的納米磁體；以及
[0011]圖10描繪了用于本發(fā)明的實施例的系統(tǒng)。
【具體實施方式】
[0012]現(xiàn)在將參考附圖，其中，可以為相似結(jié)構(gòu)提供相似的下標(biāo)參考標(biāo)記。為了更加清晰地示出各種實施例的結(jié)構(gòu)，本文包括的附圖是集成電路結(jié)構(gòu)的示意性表示。于是，在仍然結(jié)合了所示實施例的所要求保護(hù)的結(jié)構(gòu)的同時，例如在顯微照相中實際出現(xiàn)的所制造的集成電路結(jié)構(gòu)可能看起來不同。此外，附圖可以僅示出對理解所示實施例有用的結(jié)構(gòu)。可能未包括現(xiàn)有技術(shù)中已知的其它結(jié)構(gòu)以維持附圖的清晰。“實施例”、“各實施例”等是指這樣描述的(多個)實施例可以包括特定特征、結(jié)構(gòu)或特性，但并非每個實施例都必需包括特定特征、結(jié)構(gòu)或特性。一些實施例可能具有針對其它實施例所描述的特征中的一些、全部特征或不包括這些特征?！暗谝弧?、“第二”、“第三”等描述共同對象，并且指示正在引用類似對象的不同實例。這樣的形容詞不暗示這樣描述的對象必須要采用時間上、空間上的給定序列、排序或任何其它方式?！斑B接”可以指示元件彼此直接物理或電接觸，并且“耦合”可以指示元件彼此協(xié)作或交互，但它們可以或可以不直接物理或電接觸。而且，盡管可以使用相似或相同數(shù)字表示不同圖中的相同或相似的部分，但這樣做并非表示包括相似或相同數(shù)字的所有圖都組成單一或相同的實施例。
[0013]上述STTRAM僅僅是“超越CMOS”技術(shù)(或“基于非CMOS的”技術(shù))的一個示例，其涉及并非完全利用互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)實施的器件和過程。超越CMOS技術(shù)可以依賴于自旋極化(其涉及基本粒子的自旋或固有角動量與給定方向?qū)?zhǔn)的程度)，并且更一般地，依賴于自旋電子學(xué)(涉及電子的固有自旋、其相關(guān)聯(lián)的磁矩、以及電子的基本電子電荷的電子學(xué)的分支)。自旋電子器件可以涉及TMR，其使用電子通過薄絕緣體以分開鐵磁層的量子機械隧穿以及自旋轉(zhuǎn)移矩(STT)，其中可以使用自旋極化電子的電流來控制鐵磁電極的磁化方向。
[0014]例如，超越CMOS器件包括在存儲器中實施的自旋電子器件(例如，3端子STTRAM)、自旋邏輯器件(例如，邏輯門)、隧穿場效應(yīng)晶體管(TFET)、碰撞電離MOS(M)S)器件、納米機電開關(guān)(NEMS)、負(fù)共柵極FET、諧振隧穿二極管(RTD)、單電子晶體管(SET)、自旋FET、納米磁體邏輯(NML)、磁疇壁邏輯、磁疇壁存儲器等。
[0015]關(guān)于邏輯元件并參見圖2(a)duller C元件邏輯門是用于實施異步邏輯的關(guān)鍵邏輯器件，并且具有至少兩個輸入A和B、以及輸出C(本文被稱為“C”或“Cout”)。圖2(a)的C元件包括四個NAND門，但存在C元件的很多其它變化。如圖2(b)的真值表200中所示，C元件電路的輸出C僅在所有輸入A和B都為高時才變高(邏輯“1” )。輸出也僅在所有輸入A和B都為低時才變低(邏輯“0”)Χ元件可以具有超過兩個輸入，但其特征在于真值表200中描述的行為。亦即，僅在所有輸入都是邏輯“0”時，C元件的輸出才為邏輯“0”，并且僅在所有輸入都是邏輯“1”時，輸出才為邏輯“1”。對于所有其它的輸入組合，C元件的輸出將維持其先前值(在表200中被標(biāo)明為元件可以用作用于異步架構(gòu)的鎖存器并且是很多其它基本電路的一部分。
[0016]取決于邏輯器件的【具體實施方式】，C元件可以需要很多晶體管(例如，16個晶體管)。對很多晶體管的需求導(dǎo)致具有大管芯面積的邏輯器件?？梢栽谶^程產(chǎn)生參數(shù)F方面指定每個門的面積。例如，當(dāng)前已經(jīng)有了 F = 22nm的半導(dǎo)體工藝。參數(shù)F是由可用光刻方法的分辨率確定的，并且近似等于DRAM陣列的半間距。例如，在每個晶體管的平均面積為75F2時，16晶體管電路的面積為1200F2。此外，這樣的大電路需要大的開關(guān)能量。而且，這樣的大電路是易失性的(即，電路需要電源并且引起備用電力消耗以在狀態(tài)切換之間維持其邏輯器件的狀態(tài))。
[0017]然而，實施例提供了被實施為自旋邏輯器件的C元件邏輯門。由于自旋電子邏輯器件的效率和尺寸的原因，與常規(guī)CMOS C元件相關(guān)聯(lián)的管芯有效面積、開關(guān)能量和易失性問題被減輕或被解決。換言之，實施例通過利用自旋電子技術(shù)實施這種邏輯、C元件的構(gòu)建塊來提供更緊湊且低功率的異步邏輯實施方式。
[0018]實施例通過利用FM膜的磁化強度對邏輯狀態(tài)進(jìn)行編碼來實施具有自旋電子器件的C元件的邏輯功能。利用STT效應(yīng)進(jìn)行寫入。通過感測MTJ的TMR來進(jìn)行讀出。實施例在具有1*F的寬度的FM線上實施C元件?？梢詫元件實施例的面積保守地估計為32F2(比CMOS實施的C元件小?40倍)。自旋電子C元件也是非易失性的，因為即使在關(guān)斷通往器件的電力(例如，1小時、1天、1星期或1年)時，電路仍然維持其邏輯狀態(tài)，因為磁化強度保持不變。這消除了在門未被開關(guān)時對消耗備用電力的需求。
[0019]圖3包括本發(fā)明的實施例中的C元件。這包括將接觸部A、B和Cout示于3個納米柱上的俯視圖。3個納米柱都?？吭诠泊抛杂蓪?05上。如本文使用的，“公共”自由層是所有三個納米柱“公共”的，并在它們之間“共享”。在實施例中，自由層是單片式的，而納米柱內(nèi)的固定層彼此并不是單片式的。這種布置將(自由層上方的)納米柱彼此電隔離，以便將從納米柱頂部進(jìn)入納米柱的電流引導(dǎo)到自由層的表面。該布局的當(dāng)前形狀(圖3)僅作為示例示出。其它實施例可以考慮其它構(gòu)造，其中，例如，自由層的一段連接納米柱“A”和“Cout”，并且自由層的一段連接納米柱“B”和“Cout”(但未必為“T”型)。例如，實施例可以使用“階梯狀”或“嵌合”圖案，其中A納米柱耦合到Cout納米柱的一側(cè)上的自由層(成90度角)，并且B納米柱親合到Cout納米柱的另一側(cè)上的自由層(成90度角)。在另一實施例中，A納米柱親合到Cout納米柱的一側(cè)上的自由層，并且B納米柱親合到Cout納米柱的另一側(cè)上的自由層，其中A、B和C納米柱被線性布置。于是，圖3中所示的“T”型并非所有實施例所必要或要求的。
[0020]圖4提供了C元件的截面圖。自由鐵磁層405形成在任選的模板層(例如，Ta和Ru)413或基板或形成于基板上的一些其它層上。模板層的目的是提供具有如下晶格結(jié)構(gòu)的表面:其促成具有均勻晶體結(jié)構(gòu)和均勻厚度的鐵磁層的沉積?？梢杂勺杂蒄M層405、非鐵磁層410、411和430中的任何或所有層、以及固定FM層407、409、408中的任何或所有層形成一個或多個磁性結(jié)。在一個實施例中，非鐵磁層410、411和430中的任一個可以是隧穿勢皇(例如，Mg0、Al203、Eu0及其合金)。在另一實施例中(或者在緊前面的實施例中)，非鐵磁層410、411和430中的任一個可以是非鐵磁金屬，例如Cu。在一個實施例中，層411是形成于納米柱416下方的隧穿勢皇，以增大輸出電流路徑中的TMR比。在另一實施例中，非鐵磁金屬層410和430形成于納米柱414和415下方，以減小輸入電流路徑中的電阻。
[0021]在實施例中，納米柱416還包括接觸部403下方的反鐵磁(AFM)層406。釘扎AFM層406的作用是防止固定FM層因為STT而經(jīng)受旋轉(zhuǎn)。納米柱414和415還包括分別在接觸部401和402下方的AFM層404和412，用于與上述相同的目的。AFM層可以包括在例如鐵錳合金