一種三維光電集成結構及其制作方法
【技術領域】
[0001]本發(fā)明涉及光電集成技術領域，尤其涉及一種三維光電集成結構及其制作方法。
【背景技術】
[0002]硅基光子器件與互補金屬氧化物半導體(CMOS)工藝兼容、尺寸小、通訊波段透明、大帶寬、低延遲、低能耗、低串擾等優(yōu)勢，能和微電子芯片進行混合或者單片集成。目前，硅光電子單片集成電路已經(jīng)實現(xiàn)高度集成，調(diào)制器、以及相應的驅(qū)動、波導器件、探測器、以及相應的接收放大電路均可實現(xiàn)單片集成。由于硅本身是間接帶隙半導體，發(fā)光效率未能達到高速通行需求，但集成激光器的很多方法已經(jīng)得到驗證。硅光子單片集成電路在光通信、光互連等領域得到了快速的發(fā)展，目前硅光電子單片集成電路使用SOI襯底，采用CMOS工藝進行加工。
[0003]為了實現(xiàn)硅光光電子單片與CPU以及Memory或者其余的ASIC的集成。光電子SiP(system in package)的概念更廣泛提出，但如何實現(xiàn)兩者的集成，目前有很多的解決方案，最近提的較多的是3D光電集成技術。
[0004]但目前的3D光電集成技術存在以下問題:一、在硅光芯片上使用硅通孔(TSV)技術集成微電子芯片，需要很多的硅通孔孔，但目前硅通孔技術并不成熟，影響光子芯片性能；二、為保證微電子芯片的正常的工作，需要多層的RDL(redistribut1n layer)，綜合來看工藝復雜，同時光電子器件對溫度比較敏感，在光子芯片上集成微電子芯片，散熱也是難題。

【發(fā)明內(nèi)容】

[0005]本申請?zhí)峁┮环N三維光電集成結構及其制作方法，解決了現(xiàn)有技術中的集成技術導致光子芯片的性能差、工藝復雜且散熱性能差的技術問題。
[0006]本申請?zhí)峁┮环N三維光電集成結構，所述三維光電集成結構包括:
[0007]光電子芯片，包括埋氧層、頂層互連介質(zhì)、頂層硅、背向反射光柵、光子器件，所述頂層硅設置于所述埋氧層和所述頂層互連介質(zhì)之間，所述光子器件設置于所述頂層硅內(nèi)，且所述光子器件的光子器件焊盤設置于所述頂層互連介質(zhì)上；
[0008]再布線介質(zhì)，設置于所述光電子芯片上，包括多個介質(zhì)層、設置于所述介質(zhì)層內(nèi)且用于電性連接所述光子器件焊盤的金屬線、設置于所述再布線介質(zhì)上遠離所述光電子芯片的表面上且與金屬線接觸的下金屬化的凸點、設置于所述下金屬化的凸點的焊球；
[0009]電子器件，設置于所述多個介質(zhì)層上最靠近所述光電子芯片的介質(zhì)層內(nèi)，所述電子器件的電子器件焊盤與所述金屬線電性接觸；
[0010]基板，所述再布線介質(zhì)通過所述焊球固定于所述基板上；
[0011]光纖，與所述背向散射光柵耦合。
[0012]優(yōu)選地，所述光纖設置于所述埋氧層上，且所述光纖的延伸方向與所述背向反射光柵的衍射方向相同。
[0013]優(yōu)選地，所述光纖與所述光子器件采用光柵耦合的方式。
[0014]優(yōu)選地，所述光子器件焊盤相對于所述光子器件的方向與所述電子器件焊盤相對于所述電子器件的方向一致。
[0015]優(yōu)選地，所述光子器件焊盤相對于所述光子器件的方向與所述電子器件焊盤相對于所述電子器件的方向可以相反。
[0016]本申請還提供一種三維光電集成結構的制作方法，用于制作所述的三維光電集成結構，所述制作方法包括:
[0017]獲得所述光電子芯片，所述光電子芯片的埋氧層以及頂層硅上設置有襯底硅；
[0018]將所述電子器件置于所述頂層互連介質(zhì)上；
[0019]形成再布線介質(zhì)，并在再布線介質(zhì)上埋所述金屬線，在所述再布線介質(zhì)與所述光電子芯片相背的表面上與所述金屬線接觸的所述下金屬化的凸點、設置于所述下金屬化的凸點的所述焊球；
[0020]在再布線介質(zhì)上與所述光電子芯片相背的表面上設置臨時鍵合載片；
[0021]去除所述襯底硅，再去除所述臨時鍵合載片，清洗，并通過所述焊球固定于所述基板上；
[0022]將所述光纖固定于所述埋氧層上，獲得所述三維光電集成結構。
[0023]本申請有益效果如下:
[0024]本申請的三維光電集成結構通過設置多層介質(zhì)層，并在多層介質(zhì)層內(nèi)設置互連金屬線，采用了該成熟的再布線技術，工藝簡單，實現(xiàn)輸入輸出接口的引出，可根據(jù)后續(xù)集成的需要，靈活的分配輸入輸出接口，從而實現(xiàn)了層間互連，且避免了采用硅通孔技術，保證了光子芯片的性能，另外，將所述光電子器件設置于所述互連介質(zhì)和所述基底的同一側，即使得所述光電子器件使用倒扣互連，不僅提高傳輸速率，而且提高了散熱效果，解決了現(xiàn)有技術中的集成技術導致光子芯片的性能差、工藝復雜且散熱性能差的技術問題。
【附圖說明】
[0025]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例。
[0026]圖1為本申請較佳實施方式一種三維光電集成結構的結構示意圖；
[0027]圖2為圖1中三維光電集成結構的制作方法流程圖；
[0028]圖3-11為采用圖2中的制作方法三維光電集成結構流程示意圖；
[0029]圖12為本申請另一實施方式一種三維光電集成結構的結構示意圖；
[0030]圖13為本申請又一實施方式一種三維光電集成結構的結構不意圖；
[0031]圖14本申請再一實施方式一種三維光電集成結構的結構示意圖。
【具體實施方式】
[0032]本申請實施例通過提供一種三維光電集成結構及其制作方法，解決了現(xiàn)有技術中的集成技術導致光子芯片的性能差、工藝復雜且散熱性能差的技術問題。
[0033]本申請實施例中的技術方案為解決上述技術問題，總體思路如下:
[0034]—種三維光電集成結構，所述三維光電集成結構包括:
[0035]光電子芯片，包括埋氧層、頂層互連介質(zhì)、頂層硅、背向反射光柵、光子器件，所述頂層硅設置于所述埋氧層和所述頂層互連介質(zhì)之間，所述光子器件設置于所述頂層硅內(nèi)，且所述光子器件的光子器件焊盤設置于所述頂層互連介質(zhì)上；
[0036]再布線介質(zhì)，設置于所述光電子芯片上，包括多個介質(zhì)層、設置于所述介質(zhì)層內(nèi)且用于電性連接所述光子器件焊盤的金屬線、設置于所述再布線介質(zhì)上遠離所述光電子芯片的表面上且與金屬線接觸的下金屬化的凸點、設置于所述下金屬化的凸點的焊球；
[0037]電子器件，設置于所述多個介質(zhì)層上最靠近所述光電子芯片的介質(zhì)層內(nèi)，所述電子器件的電子器件焊盤與所述金屬線電性接觸；
[0038]基板，所述再布線介質(zhì)通過所述焊球固定于所述基板上；
[0039]光纖，與所述背向反射光柵親合。
[0040]本申請的三維光電集成結構通過設置多層介質(zhì)層，并在多層介質(zhì)層內(nèi)設置互連金屬線，采用了該成熟的再布線技術，工藝簡單，實現(xiàn)輸入輸出接口的引出，可根據(jù)后續(xù)集成的需要，靈活的分配輸入輸出接口，從而實現(xiàn)了層間互連，且避免了采用硅通孔技術，保證了光子芯片的性能，另外，將所述光電子器件設置于所述互連介質(zhì)和所述基底的同一側，即使得所述光電子器件使用倒扣互連，不僅提高傳輸速率，而且提高了散熱效果，解決了現(xiàn)有技術中的集成技術導致光子芯片的性能差、工藝復雜且散熱性能差的技術問題。
[0041]為了更好的理解上述技術方案，下面將結合說明書附圖以及具體的實施方式對上述技術方案進行詳細的說明。
[0042]實施例一
[0043]為了解決現(xiàn)有技術中的集成技術導致光子芯片的性能差、工藝復雜且散熱性能差的技術問題，本申請?zhí)峁┮环N三維光電集成結構。如圖1所示，所述三維光電集成結構包括:光電子芯片、再布線介質(zhì)、電子器件202和201、光纖108和基板401。
[0044]光電子芯片包括埋氧層104、頂層互連介質(zhì)105、頂層硅101、背向反射光柵102、光子器件103和107。所述頂層硅101設置于埋氧層104和頂層互連介質(zhì)105之間，所述光子器件103和107設置于頂層硅101內(nèi)，且光子器件103和107的光子器件焊盤106設置于所述頂層互連介質(zhì)105上。
[0045]在所述光電子芯片固定于再布線介質(zhì)上時。所