半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體裝置，特別是一種具有穿硅通孔結(jié)構(gòu)的半導(dǎo)體裝置。
【背景技術(shù)】
[0002]由于高速、高密度、小尺寸和多功能電子裝置的強(qiáng)烈需求所驅(qū)動(dòng)，利用穿硅通孔(TSV)結(jié)構(gòu)的三維(3D)集成電路已成為近年的流行。穿硅通孔結(jié)構(gòu)是完全延伸穿過(guò)半導(dǎo)體基材的通孔開口，并使得基材上面和下面的裝置能夠彼此耦接，還有與基材內(nèi)部的組件耦接。
[0003]為了解決覆晶封裝科技的需要，娃中介層(interposer)與穿娃通孔已成為一種提供高密度互連、最小化晶粒與中介層之間熱膨脹系數(shù)(CTE)不匹配的良好解決方案，并且，由于從芯片到基材的短內(nèi)連，提供了電性效能上的改善。
[0004]然而，現(xiàn)有技術(shù)有一些缺點(diǎn)。例如，為了控制銅/氧化物突起和銅-硅污染，通常在化學(xué)機(jī)械拋光(CMP)步驟之后要沉積一阻擋層，以拋除穿硅通孔氧化物。這個(gè)額外的阻擋層在封裝后會(huì)引起脫層和可靠性的問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的之一是提供一種涉及穿硅通孔(TSV)結(jié)構(gòu)的改良型半導(dǎo)體裝置，能夠避免上述的脫層和可靠性的問(wèn)題。
[0006]根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體裝置，包括有基材、穿硅通孔結(jié)構(gòu)、阻擋層、第一介電層、第二介電層與鑲嵌線路圖案?；木哂械谝粋?cè)以及與第一側(cè)相反的第二側(cè)。穿硅通孔結(jié)構(gòu)突出于基材第二側(cè)的表面。阻擋層共形地覆蓋基材的表面以及穿硅通孔結(jié)構(gòu)。第一介電層覆蓋阻擋層除了直接位于穿硅通孔結(jié)構(gòu)上方的部分。第二介電層設(shè)于第一介電層上。鑲嵌線路圖案設(shè)于第二介電層中。第二介電層直接接觸第一介電層。鑲嵌線路圖案直接接觸穿硅通孔結(jié)構(gòu)。
【附圖說(shuō)明】
[0007]圖1-圖5繪出了根據(jù)本發(fā)明的一個(gè)實(shí)施例來(lái)制造一種半導(dǎo)體裝置的示意圖。
[0008]其中，附圖標(biāo)記說(shuō)明如下:
[0009]1半導(dǎo)體裝置
[0010]10 基材
[0011]10a 第一側(cè)
[0012]10b 第二側(cè)
[0013]12導(dǎo)電層
[0014]14內(nèi)襯層
[0015]16阻擋層
[0016]18介電層
[0017]18a 表面
[0018]20第二介電層
[0019]22金屬層
[0020]24障壁層
[0021]100穿硅通孔結(jié)構(gòu)
[0022]102 通孔
[0023]110 表面
[0024]200電路結(jié)構(gòu)
【具體實(shí)施方式】
[0025]在下面的描述中，提供許多具體細(xì)節(jié)來(lái)徹底理解本發(fā)明。但是，對(duì)于本領(lǐng)域技術(shù)人員很明顯的是，本發(fā)明可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)施。此外，一些公知的系統(tǒng)配置和處理步驟則沒(méi)有詳細(xì)公開，因?yàn)檫@些應(yīng)是公知的，所以為本領(lǐng)域技術(shù)人員所熟知。
[0026]同樣地，繪示裝置實(shí)施例的附圖是半示意，而不是依照比例繪制。此外，當(dāng)介紹和描述多個(gè)實(shí)施例而具有某些通用的特征時(shí)，接近或類似的特征通常以類似的附圖標(biāo)記描述是為了便于說(shuō)明和描述。
[0027]本文所用的術(shù)語(yǔ)芯片和基材，包括任何具有暴露表面的結(jié)構(gòu)，而根據(jù)本發(fā)明在其上沉積有層的，例如，以形成集成電路(1C)的結(jié)構(gòu)。術(shù)語(yǔ)基材應(yīng)理解為包括半導(dǎo)體芯片。術(shù)語(yǔ)基材也可用于指在加工過(guò)程中的半導(dǎo)體結(jié)構(gòu)，并且可包括已形成在其上的其它層。芯片和基材都包括摻雜和未摻雜的半導(dǎo)體、由基半導(dǎo)體或絕緣體所支撐的外延半導(dǎo)體層，以及本領(lǐng)域技術(shù)人士公知的其它半導(dǎo)體結(jié)構(gòu)。
[0028]因此，下面的詳細(xì)描述不應(yīng)被視為具有限制意義，本發(fā)明的范圍僅由權(quán)利要求書，以及其等同物的全部范圍來(lái)界定權(quán)利要求。
[0029]圖1-5繪示用于制造根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體裝置1的示意圖。如圖1所示，提供基材10，例如硅基材。基材10包括第一側(cè)10a，和相對(duì)第一側(cè)10a的第二側(cè)10b。雖然在這些圖中未示出，但應(yīng)當(dāng)理解的是，多個(gè)電路圖案可以形成在第一側(cè)10a上。通孔102形成在基材10中，通孔102可延伸貫穿基材10的整個(gè)厚度。如氧化硅層的內(nèi)襯層14，設(shè)置在通孔102內(nèi)，以覆蓋通孔102的內(nèi)表面。通孔102內(nèi)完全填充如銅層的導(dǎo)電層12，借此形成一種穿基材通孔或穿硅通孔(TSV)結(jié)構(gòu)100。
[0030]如圖2所繪示，基材10的第二面10b上是凹陷的。例如，蝕刻基材10的第二側(cè)10b，但是保留穿硅通孔結(jié)構(gòu)100不動(dòng)。在將基材10上的第二側(cè)10b凹陷后，穿硅通孔結(jié)構(gòu)100便會(huì)從基材10的表面110突出。內(nèi)襯層14部分的側(cè)壁會(huì)暴露出。
[0031]如圖3所示，在將基材10上的第二側(cè)10b凹陷后，將阻擋層16共形地(conformally)沉積在基材10的第二側(cè)10b上。阻擋層16共形地覆蓋凸起的穿娃通孔結(jié)構(gòu)100和表面110，并且直接接觸導(dǎo)電層12的頂表面。根據(jù)本實(shí)施例，阻擋層16可以包括氮化硅或氮氧化硅。根據(jù)一個(gè)優(yōu)選實(shí)施例，阻擋層16可以包括在200°C下沉積的氮化硅。在阻擋層16沉積之后，將第一介電層18沉積在阻擋層16。根據(jù)一個(gè)優(yōu)選實(shí)施例，第一介電層18可包含在200 °C下沉積的氧化硅。
[0032]接著，如圖4所示，進(jìn)行化學(xué)機(jī)械拋光(CMP)程序，來(lái)移除第一介電層18上方的部分，直到導(dǎo)電層12正上方的阻擋層16被暴露出來(lái)。根據(jù)一個(gè)優(yōu)選實(shí)施例，上述的化學(xué)機(jī)械拋光程序由于對(duì)阻擋層16和第一介電層18具有高拋光選擇性，而不會(huì)移除阻擋層16。因此，導(dǎo)電層12沒(méi)有暴露出來(lái)。在化學(xué)機(jī)械拋光程序之后，第一介電層18具有被拋光過(guò)的表面18a，其可能稍低于直接位于穿硅通孔結(jié)構(gòu)100上方的阻擋層16的頂面。
[0033]如圖5所示，將第二介電層20沉積在基材10的第二側(cè)10b上。根據(jù)一個(gè)優(yōu)選實(shí)施例，第二介電層20可以包括氧化硅，但不限于此。第二介電層20直接接觸第一介電層18。第二介電層20直接接觸穿硅通孔結(jié)構(gòu)100正上方的阻擋層16。隨后，可以在第二介電層20與阻擋層16中形成嵌入式或鑲嵌式的電路結(jié)構(gòu)200。電路結(jié)構(gòu)200直接接觸導(dǎo)電層
12。根據(jù)一個(gè)優(yōu)選實(shí)施例，電路結(jié)構(gòu)200可以包括金屬層22，與介在金屬層22和第二介電層20之間的障壁層24。根據(jù)一個(gè)優(yōu)選實(shí)施例，金屬層22可以包括銅或任何適當(dāng)?shù)慕饘俨牧?。根?jù)一個(gè)優(yōu)選實(shí)施例，障壁層24可以包括氮化鈦、氮化鉭或是本領(lǐng)域已知的任何合適的障壁材料。雖然在第二側(cè)10b上，只有示出一層的互連以電連接穿硅通孔結(jié)構(gòu)100，但是應(yīng)當(dāng)理解的是，在根據(jù)設(shè)計(jì)要求等等的其他情況中，可能有兩層或是更多層的互連。根據(jù)一個(gè)優(yōu)選實(shí)施例，半導(dǎo)體裝置1可以是一種中介層(interposer)。
[0034]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體裝置，其特征在于，包括: 基材，其具有第一側(cè)以及相反于所述第一側(cè)的第二側(cè)； 穿硅通孔結(jié)構(gòu)，突出于所述基材的所述第二側(cè)的表面； 阻擋層，共形的覆蓋所述基材的所述第二側(cè)的表面以及所述穿硅通孔結(jié)構(gòu)； 第一介電層，覆蓋所述阻擋層除了其直接位于所述穿硅通孔結(jié)構(gòu)上方的部分； 第二介電層，設(shè)于所述第一介電層上，其中所述第二介電層直接接觸所述第一介電層；以及 鑲嵌線路圖案，設(shè)于所述第二介電層中，其中所述鑲嵌線路圖案直接接觸所述穿硅通孔結(jié)構(gòu)。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述穿硅通孔結(jié)構(gòu)進(jìn)一步包括導(dǎo)電層以及襯墊層，所述襯墊層介于所述導(dǎo)電層與所述基材之間。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，所述襯墊層包括氧化硅。4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于，所述導(dǎo)電層包括銅。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述基材包括硅基材。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述阻擋層包括氮化硅。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第一介電層具有經(jīng)拋光表面，其低于所述阻擋層直接位于所述穿硅通孔結(jié)構(gòu)上方的部分的上表面。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第一介電層包括氧化硅。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第二介電層包括氧化硅。10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述鑲嵌線路圖案包括銅層以及阻障層，所述阻障層包圍所述銅層。
【專利摘要】本發(fā)明公開了一種半導(dǎo)體裝置，包括有基材、穿硅通孔結(jié)構(gòu)、阻擋層、第一介電層、第二介電層與鑲嵌線路圖案?；木哂信c第一側(cè)相反的第二側(cè)。穿硅通孔結(jié)構(gòu)突出于基材第二側(cè)的表面。阻擋層共形地覆蓋基材的表面以及穿硅通孔結(jié)構(gòu)。第一介電層覆蓋阻擋層除了直接位于穿硅通孔結(jié)構(gòu)上方的部分。第二介電層設(shè)于第一介電層上。鑲嵌線路圖案設(shè)于第二介電層中。第二介電層直接接觸第一介電層。鑲嵌線路圖案直接接觸穿硅通孔結(jié)構(gòu)。
【IPC分類】H01L23/48
【公開號(hào)】CN105321904
【申請(qǐng)?zhí)枴緾N201510004828
【發(fā)明人】姜序, 胡耀文, 施能泰, 李宗翰
【申請(qǐng)人】華亞科技股份有限公司
【公開日】2016年2月10日
【申請(qǐng)日】2015年1月6日
【公告號(hào)】US20150348871