用于納米管mosfet的端接設(shè)計的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要關(guān)于半導體功率器件。更確切地說是關(guān)于交替摻雜納米管的結(jié)構(gòu)和配置方法，以便利用簡便的制備工藝，制備具有改良的擊穿電壓和顯著降低的電阻的可靈活擴展的電荷平衡的半導體功率器件。
【背景技術(shù)】
[0002]半導體器件包括金屬氧化物半導體場效應(yīng)晶體管(MOSFET)器件，而帶有垂直超級結(jié)這一結(jié)構(gòu)的功率半導體器件，其電學性能已為人們所熟知，并且在多項專利文件或其他公開文獻中都有相關(guān)論述。這些公開的專利文件譬如包括:美國專利號US5438215、US5216275、US4754310、US6828631等等。此外撰稿人FUJIHIRA還在《半導體超級結(jié)器件理論》(載于《日本應(yīng)用物理快報》1979年10月第36卷23S-241頁)一文中提出了垂直超級結(jié)器件的結(jié)構(gòu)。確切地說，圖1C表示FUJIHIRA提出的垂直溝槽MOSFET超級結(jié)器件(FUJIHIRA文章中的圖2A)。FUJIHIRA還在美國專利號US6097063中提出了一種具有漂流區(qū)的垂直半導體器件，如果器件處于導通模式，則漂移電流流動，如果器件處于斷開模式，則漂移電流耗盡。漂流區(qū)作為具有多個第一導電類型分立的漂流區(qū)以及多個第二導電類型的間隔區(qū)，其中每個間隔區(qū)都平行位于鄰近的漂流區(qū)之中，從而可以分別形成P-N結(jié)。在美國專利號US6608350中，提出了一種配有電介質(zhì)材料層填充溝槽的垂直超級結(jié)器件。然而，如下文所闡述的那樣，這些超級結(jié)器件的結(jié)構(gòu)和工作性能仍然遇到許多技術(shù)局限，從而限制了這些器件的廣泛實際應(yīng)用。
[0003]確切地說，傳統(tǒng)的制備工藝和器件結(jié)構(gòu)用低串聯(lián)電阻進一步降低擊穿電壓，包括配有超級結(jié)這一結(jié)構(gòu)的器件，仍然面臨制造困難。傳統(tǒng)的高功率器件通常需要多個耗時、復雜、昂貴的制備工藝才能制成結(jié)構(gòu)，限制了高壓半導體功率器件的實際應(yīng)用和用途。更確切地說，制備高壓功率器件的某些工藝非常復雜，產(chǎn)量和產(chǎn)率都很低。
[0004]與傳統(tǒng)技術(shù)相比，超級結(jié)技術(shù)具有不需要過度增加漏極源極間的電阻RDS0N，就能獲得較高擊穿電壓(BV)的優(yōu)勢。對于標準的功率晶體管晶胞來說，擊穿電壓很大程度上取決于晶片的低摻雜的漂流層。因此，漂流層具有較大的厚度和相對較低的摻雜濃度，可以獲得較高的額定電壓。然而這也將大幅提高RDS0N電阻的效果。在傳統(tǒng)的功率器件中，電阻RDS0N具有以下函數(shù)關(guān)系:RDS0N ^ BV2.5。
[0005]與之相比，具有超級結(jié)這一結(jié)構(gòu)的器件配置電荷平衡漂流區(qū)。則電阻RDS0N與擊穿電壓具有理想的函數(shù)關(guān)系，表示為:RDS0N BV。
[0006]對于高壓應(yīng)用來說，必須通過設(shè)計和制備具有超級結(jié)結(jié)構(gòu)的半導體功率器件，改善器件性能，以降低電阻RDS0N，獲得高擊穿電壓。靠近漂流區(qū)中通道的區(qū)域具有相反的導電類型。漂流區(qū)可以相對重摻雜，只要用類似相反導電類型的摻雜物摻雜靠近通道的區(qū)域即可。在斷開狀態(tài)時，兩個區(qū)域的電荷平衡，使漂流區(qū)耗盡，可以承受高電壓。這稱為超級結(jié)效應(yīng)。在接通狀態(tài)時，由于摻雜濃度較高，因此漂流區(qū)具有較低的電阻RDS0N。研究表明lE12/cm2的區(qū)域摻雜濃度對于超級結(jié)器件的漂流區(qū)來說最佳。
[0007]然而，傳統(tǒng)的超級結(jié)技術(shù)用于制備功率器件時，仍然具有技術(shù)局限和困難。另外這些器件的結(jié)構(gòu)特點和制備工藝不利于低壓至高壓應(yīng)用的擴展性。換言之，一些方法用于較高額定電壓的話，成本過高而且/或者過于冗長。而且，在原有技術(shù)的器件中，難以制備超級結(jié)區(qū)域的薄垂直通道。下文將進一步討論，這些通過各種制備方法制成的具有不同結(jié)構(gòu)特點的傳統(tǒng)器件，每種都有局限和困難，阻礙這些器件在市場上的實際應(yīng)用。
[0008]高壓應(yīng)用的半導體功率器件結(jié)構(gòu)有三種基本類型。對于未引入電荷平衡功能特點的標準的VDM0S，第一種類型包括利用如圖1A所示的標準結(jié)構(gòu)制成的器件?；谏鲜鲈?，根據(jù)這種類型器件的ι-ν性能測量和模擬分析的進一步確認，它沒有增大到超過性能一維理論圖(即Johnson極限)的擊穿電壓。帶有該結(jié)構(gòu)的器件由于具有很低的漏極漂流區(qū)摻雜濃度，通常具有比較高的導通電阻，以滿足高擊穿電壓的要求。如果為了降低器件的導通電阻RDS0N，這種類型的器件通常需要具備很大的晶片尺寸。盡管該器件擁有簡便的制備工藝和很低的制造成本等優(yōu)勢，但是在標準封裝中并不適用于高電流低電阻應(yīng)用，其主要不足在于:晶片成本價格昂貴(因為每片晶圓上的晶片或芯片過少)，不太可能在標準認可的封裝中容納較大的晶片。
[0009]第二種類型的器件包括具有二維電荷平衡的結(jié)構(gòu)，為指定電阻獲得高于Johnson極限的擊穿電壓，或者為指定擊穿電壓獲得低于Johnson極限的比電阻(RDS0N *面積產(chǎn)品)。該類型的器件結(jié)構(gòu)通常稱為具有超級結(jié)技術(shù)的器件。在超級結(jié)結(jié)構(gòu)中，電荷平衡沿著與垂直器件的漂流漏極區(qū)中電流流動相平行的方向，根據(jù)氧化物旁路器件中配置的PN結(jié)或用場板技術(shù)，使器件獲得較高的擊穿電壓。第三種類型的器件包括三維電荷平衡，水平和垂直方向上都發(fā)生耦合。由于本發(fā)明的目的在于改善用超級結(jié)技術(shù)配置的器件結(jié)構(gòu)和制備工藝，以獲得二維電荷平衡，因此下文將討論帶有超級結(jié)器件的局限和困難。
[0010]圖1B表示超級結(jié)器件的剖面圖，通過增大漂流區(qū)中的漏極摻雜濃度，同時保持特定的擊穿電壓，降低器件的比電阻(Rsp，電阻乘以有源區(qū)面積)。通過形成在漏極中的P-型垂直立柱獲得電荷平衡，導致高壓下漏極的橫向完全耗盡，從而在N+襯底處夾斷并保護通道不受高壓漏極影響。譬如歐洲專利0053854(1982)、美國專利號US4754310中的圖13以及美國專利號US5216275提出了這種技術(shù)。在上述文件中，垂直超級結(jié)是作為N和P型摻雜物的垂直立柱。在垂直DM0S器件中，通過側(cè)壁垂直結(jié)構(gòu)，獲得垂直電荷平衡，構(gòu)成摻雜立柱中的一個，如圖所示。除摻雜立柱之外，可配置了摻雜浮動島，以增大擊穿電壓或降低電阻，如同美國專利號US4134123和美國專利號US6037632所述的那樣。這種超級結(jié)器件結(jié)構(gòu)仍然依靠P-區(qū)的耗盡保護柵極/通道不受漏極的影響。浮動島的結(jié)構(gòu)受到電荷儲存和開關(guān)問題的技術(shù)困難等局限。要制備交替導電類型的垂直立柱非常困難，尤其是當立柱很深并且/或者立柱寬度比較小時。對于超級結(jié)的這種類型的器件來說，由于方法需要多個步驟，而且部分步驟非常緩慢、產(chǎn)量很低，因此制備方法通常很復雜、昂貴，需要很長的處理時間。
[0011]另外，對于垂直超級結(jié)器件(VSJD)來說，制備工藝在刻蝕或填充溝槽方面很困難。主要問題包括需要用外延層填充溝槽，在利用外延層填充溝槽時需要避免覆蓋著溝槽側(cè)壁的外延層在于溝槽的中心位置進行合并的交界面處產(chǎn)生空洞。在附圖1D(美國專利號US6608350)中表示材料填滿縫隙時(圖1D)，當側(cè)壁大約呈90°時會產(chǎn)生空洞而導致的縫隙填充困難。另外，電荷平衡和擊穿電壓對于溝槽的側(cè)壁角度非常敏感。根據(jù)傳統(tǒng)方法的工藝，多個外延及硼元素注入物，造成較寬的P立柱和N立柱，降低器件性能。這些制造工藝也提高了制造成本。基于上述原因，傳統(tǒng)的結(jié)構(gòu)和制備方法受到緩慢、昂貴的制造工藝限制，對于廣泛應(yīng)用來說并不經(jīng)濟。
[0012]因此，必須在功率半導體設(shè)計和制造領(lǐng)域中提出制造功率器件的新型器件結(jié)構(gòu)和制造方法，以解決上述困難和局限。

【發(fā)明內(nèi)容】

[0013]先行聲明，本申請是于2012年8月26日遞交的美國專利申請?zhí)枮閁S13/594，837的待決美國申請案的部分連續(xù)申請(CIP)，上述申請案為2011年3月31日遞交的美國專利號US13/065，880的連續(xù)申請，現(xiàn)美國專利號為US8263482，是于2008年12月31日遞交的美國專利申請?zhí)朥S12/319，164的分案申請。特此引用其全文以作參考。
[0014]因此，本發(fā)明的一個方面在于提出一種新型改良的器件結(jié)構(gòu)和制造方法，在漂流區(qū)中制備摻雜立柱，用簡單、方便的處理工藝實現(xiàn)電荷平衡。通過堆棧多個在刻蝕溝槽中作為納米管的外延層，實現(xiàn)簡化工藝，刻蝕溝槽具有較大的開口，約為5至10微米，被3至5微米的立柱包圍。生長不同厚度的外延層，從1微米以下至幾微米，帶有交替的N和P型摻雜物構(gòu)成納米管，用小于特定填充工藝設(shè)置的寬度(多數(shù)情況下為1微米或1微米以下)的中心縫隙，填充溝槽。然后，用縫隙填充層填充中心縫隙，縫隙填充層可以是絕緣的，例如熱生長氧化物、沉積氧化物、沉積電介質(zhì)材料或本征生長或沉積硅(最好在沉積的硅之上再生長硅)。縫隙填充電介質(zhì)層可以具有極其輕摻雜或未摻雜的電介質(zhì)層。作為示例，縫隙填充的摻雜濃度等于或小于鄰近納米管摻雜濃度的10%。剩余縫隙作為納米管填充，但是很難準確地制備，并且可能無法實現(xiàn)電荷平衡。因此，必須配置一種更加靈活的縫隙填充。簡化制備工藝，利用標準的工藝模塊和設(shè)備，即可方便地進行大多數(shù)標準制備工藝。從而解決上述技術(shù)困難與局限。
[0015]確切地說，本發(fā)明的一個方面在于提出了一種新型的改良的器件結(jié)構(gòu)和制造方法，在幾乎垂直的溝槽中制備多個交替導電類型的納米管，在溝槽刻蝕和外延填充之前先用原始的外延層摻雜。并調(diào)節(jié)納米管和立柱的摻雜濃度，以此來實現(xiàn)電荷平衡。而多個納米管具有2E12/cm2 (可以看作兩半，每半為lE12/cm2) /納米管的區(qū)域摻雜濃度，以優(yōu)化電荷平衡。多個納米管作為小區(qū)域中的通道(N-型摻雜納米管作為N-型器件的導電通道)，以形成低Rdson的半導體功率器件。
[0016]本發(fā)明的另一方面在于提出了一種新型改良的器件結(jié)構(gòu)和制造方法，在垂直的溝槽中制備多個交替導電類型的納米管，納米管厚度約為1微米以下至幾微米。作為示例，每個溝槽都可以容納5至20個導電通道(納米管)。與一個導電通道超級結(jié)功率器件的傳統(tǒng)結(jié)構(gòu)相比，本發(fā)明的納米管結(jié)構(gòu)的電阻可以比傳統(tǒng)的超級結(jié)器件的電阻降低5至10倍。
[0017]本發(fā)明的另一方面在于提出了一種新型改良的器件結(jié)構(gòu)和制造方法，通過刻蝕帶有相當大的傾斜角(傾斜角根據(jù)垂直線確定)側(cè)壁的溝槽，在垂直的溝槽中制備多個交替導電類型的納米管。硅溝槽常用的傾斜角約為1° (如果相對于溝槽底部平面測量，角度則應(yīng)當為89° )。作為示例，傾斜角可以為5°至1°，不會明顯降低功率半導體器件的性能。
[0018]可以從溝槽底部開始向表面增大溝槽的寬度；可以有多個溝槽寬度(溝槽階梯寬度變化約為0.5至2微米)，因此可以配置不同寬度的立柱，使填充更加簡便。
[0019]由于利用極其輕摻雜的起始材料可以靈活調(diào)節(jié)電荷平衡，因此可以使用很大的傾斜角，刻蝕大溝槽，形成立柱，并且調(diào)節(jié)納米管的摻雜濃度，無需嚴格要求溝槽側(cè)壁的角度。由于立柱為輕摻雜，只對電荷平衡產(chǎn)生很小的影響，因此立柱的不同寬度將不會顯著影響電荷平衡。而且由于管在生長，無論傾斜角如何變化，每個納米管的厚度都保持一致。因此，可以實現(xiàn)一種更加方便、經(jīng)濟的制備工藝。
[0020]本發(fā)明的另一方面在于提出了一種新型改良的器件結(jié)構(gòu)和制造方法，在垂直的溝槽中制備多個交替導電類型的納米管，作為導電通道獲得電荷平衡。可以配置上述基本超級結(jié)結(jié)構(gòu)，以制備多種不同類型的垂直器件，包括但不限于M0SFET、雙極結(jié)型晶體管(BJT)、二極管、結(jié)型場效應(yīng)晶體管(JFET)、絕緣柵雙極晶體管(IGBT)等器件。
[0021]本發(fā)明的較佳實施例中主要提出了一種半導體功率器件，沉積在含有多個溝槽的半導體襯底中。每個溝槽都用多個交替導電類型的外延層填充，構(gòu)成用作導電通道的納米管，從而堆棧成是沿側(cè)壁方向延伸的層，絕緣層填充每個溝槽中的合并縫隙。在一個典型實施例中，納米管之間的多個溝槽合并縫隙基本沉積在溝槽中心處，溝槽中心被立柱隔開，每個立柱的寬度約為溝槽寬度的一半至1/3。
[0022]在另一個典型實施例中，多個溝槽中的每個溝槽都具有10微米左右的寬度，通過立柱與周圍的溝槽隔開，周圍溝槽的寬度約為3至5微米。在另一個典型實施例中，多個溝槽中的每個溝槽都具有10微米左右的寬度，并用交替導電類型的外延層填充，構(gòu)成納米管，納米管的層厚約為0.2至2微米。在一個典型