一種具有抗單粒子效應的vdmos器件的制作方法
【技術領域】
[0001]本發(fā)明屬于功率半導體器件技術領域，涉及一種具有抗單粒子效應的VDMOS(垂直雙擴散金屬-氧化物半導體場效應晶體管)器件。
【背景技術】
[0002]隨著電力電子技術向高頻大功率應用領域的快速發(fā)展，VDMOS成為電力電子領域中的不可替代的重要器件之一，使用VDMOS的電力電子電路日益增多。該結構器件通常采用二次擴散或離子注入技術形成，是多元胞器件，易于集成，功率密度大，且多子導電，頻率特性好。目前VDMOS是功率MOS的主流器件之一。作為功率開關，VDMOS具有耐壓高、開關速度快、低導通電阻、低驅(qū)動功率、良好熱穩(wěn)定性、低噪聲及簡單的制造工藝等優(yōu)點而廣泛的用于開關電源、交流傳動、變頻電源、計算機設備等各種領域，并取得理想效果。
[0003]半導體器件的輻照效應是一個復雜的問題，因為不同類型的輻照，對半導體器件的影響是不同的。主要有四種類型的輻照能夠?qū)Π雽w器件產(chǎn)生輻照效應，它們分別是質(zhì)子、電子、中子和γ射線。對微電子器件產(chǎn)生重要影響且研究最多的因素主要有γ總劑量輻射、γ劑量率輻射、中子輻射及單粒子效應。
[0004]VDMOS的單粒子效應主要分為單粒子柵穿(SEB)和單粒子燒毀(SEGR)。當功率MOS管關斷時，會發(fā)生SEGR損傷。即當重離子轟擊在柵極下側時，襯底內(nèi)的徑跡附近產(chǎn)生高密度等離子體，在電場作用下，電子空穴對相對漂移，形成柵極下側的電荷積累，此時，柵極類似具有大量電荷積累的電容，當電容兩端壓差足夠高時，會擊穿柵氧結構，從而造成不可恢復的物理損傷。
[0005]VDMOS的N+源、ρ溝道和輕摻雜的η-p漂移區(qū)之間，存在著一個寄生晶體管結構，它們分別構成寄生晶體管的發(fā)射區(qū)、基區(qū)和集電區(qū)，一般情況下，寄生晶體管的發(fā)射極和基極通過源極實現(xiàn)短路，從而對器件的外部特性不產(chǎn)生影響。在輻照環(huán)境下，注入粒子在VDMOS器件內(nèi)產(chǎn)生大量電子空穴對，在漂移場和擴散雙重作用下，經(jīng)擴散和漂移，形成瞬發(fā)電流。瞬發(fā)電流的橫向擴散在基區(qū)的電阻上產(chǎn)生壓降，當壓降增大到一定值時，寄生晶體管導通。當MOS晶體管的漏源電壓大于擊穿電壓時，流過晶體管的電流可以進一步反饋，使得耗盡區(qū)的電流密度逐漸上升，造成漏-源間二次擊穿，如果結溫超過允許值，則引起源-漏結的燒毀。因而減小VDMOS器件N+源區(qū)下方的電阻，即增大Pbody區(qū)濃度是提高器件抗單粒子燒毀的有效方法。傳統(tǒng)結構如圖1所示，考慮對器件閾值的影響，Pbody區(qū)濃度不能太大，對減小VDMOS器件N+源區(qū)下方的電阻無明顯作用，傳統(tǒng)結構基本不具備抗單粒子燒毀能力。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的，就是針對上述傳統(tǒng)VDMOS存在的問題，提出一種具有抗單粒子效應的VDMOS器件。
[0007]為實現(xiàn)上述目的，本發(fā)明采用如下技術方案:
[0008]—種具有抗單粒子效應的VDMOS器件，如圖2所示，其元胞結構包括第一導電類型半導體襯底9和位于第一導電類型半導體襯底9上層的第一導電類型半導體外延層8 ;所述第一導電類型半導體襯底9下表面連接有漏極金屬電極10 ;所述第一導電類型半導體外延層8上層兩側具有第二導電類型半導體體區(qū)6 ;所述第二導電類型半導體體區(qū)6中具有相互獨立的第一導電類型半導體源區(qū)5和第二導電類型半導體體接觸區(qū)7 ;所述第一導電類型半導體外延層8上表面具有源極金屬電極I ;所述源極金屬電極I中具有氧化層3以及位于氧化層3上表面的多晶硅柵2構成的柵極結構；所述氧化層3下表面與第二導電類型半導體體區(qū)6和第一導電類型半導體源區(qū)5的上表面連接；所述柵極結構與源極金屬電極I之間具有介質(zhì)層4 ;其特征在于，所述第一導電類型半導體外延層8中具有第二導電類型半導體柱11 ;所述第二導電類型半導體柱11的上表面與柵極結構連接，所述源極金屬電極I貫穿柵極結構與第二導電類型半導體柱11的上表面連接；所述第二導電類型半導體柱11與第二導電類型半導體體區(qū)6之間具有第一導電類型半導體區(qū)12。
[0009]本發(fā)明的有益效果為，極大地提高了 VDMOS的抗單粒子燒毀能力，同時抗單粒子柵穿能力也能得到很好地改善；此外，本發(fā)明提出的抗單粒子輻照的VDMOS器件在保證擊穿電壓的前提下，有效降低了器件的導通電阻；同時由于采減小了柵電極的覆蓋面積，該VDMOS結構的米勒電容大大降低。
【附圖說明】
[0010]圖1是常規(guī)功率VDMOS的結構示意圖；
[0011]圖2是本發(fā)明的一種具有抗單粒子效應的VDMOS器件的結構示意圖；
[0012]圖3是常規(guī)功率VDMOS和本發(fā)明的一種具有抗單粒子效應的VDMOS在發(fā)生單粒子輻射時的電子流向圖；
[0013]圖4是常規(guī)功率VDMOS和本發(fā)明的一種具有抗單粒子效應的VDMOS在發(fā)生單粒子輻射時的空穴流向圖；
[0014]圖5是常規(guī)VDMOS結構輻照0.5 μ s后的溫度分布圖；
[0015]圖6是常規(guī)VDMOS結構輻照后0.5 μ s時間段內(nèi)的電流變化趨勢圖；
[0016]圖7是常規(guī)VDMOS結構輻照后初始時間的空穴分布圖；
[0017]圖8是常規(guī)VDMOS結構輻照0.5 μ s后的空穴分布圖；
[0018]圖9是具有抗單粒子效應VDMOS器件輻照0.5 μ s后的溫度分布圖；
[0019]圖10是具有抗單粒子效應VDMOS器件輻照后0.5 μ s時間段內(nèi)的電流變化趨勢圖；
[0020]圖11是具有抗單粒子效應VDMOS器件輻照后初始時間的空穴分布圖；
[0021]圖12是具有抗單粒子效應VDMOS器件輻照0.5 μ s后的空穴分布圖。
【具體實施方式】
[0022]下面結合附圖，詳細描述本發(fā)明的技術方案:
[0023]本發(fā)明的一種具有抗單粒子效應的VDMOS器件，如圖2所示，其元胞結構包括第一導電類型半導體襯底9和位于第一導電類型半導體襯底9上層的第一導電類型半導體外延層8 ;所述第一導電類型半導體襯底9下表面連接有漏極金屬電極10 ;所述第一導電類型半導體外延層8上層兩側具有第二導電類型半導體體區(qū)6 ;所述第二導電類型半導體體區(qū)6中具有相互獨立的第一導電類型半導體源區(qū)5和第二導電類型半導體體接觸區(qū)7 ;所述第一導電類型半導