一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體封裝領(lǐng)域，具體地講，涉及一種具有倒裝芯片(flip chip)和芯片到芯片(chip to chip)的引線鍵合(wire bonding)的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]現(xiàn)有的對諸如邏輯芯片和存儲芯片等的多個芯片的一體封裝通常采用層疊封裝(POP，package on package)技術(shù)。通常，層疊封裝技術(shù)包括多個芯片借助于各自的封裝件以相互堆疊，其中，邏輯芯片和存儲芯片等分別通過焊線或倒裝芯片的焊點與對應(yīng)的基板連接，再將各基板彼此連接。
[0003]層疊封裝技術(shù)的成本低廉，但是封裝結(jié)構(gòu)具有額外的基板，多個芯片之間的通信路徑長，整個封裝結(jié)構(gòu)的體積難以大幅縮小，散熱、信號速率方面受到限制。
[0004]另一種多個芯片的封裝技術(shù)是通過硅通孔技術(shù)實現(xiàn)多個芯片的彼此連接的3D封裝技術(shù)。在該3D封裝技術(shù)中，多個芯片通過硅通孔技術(shù)彼此連接，然后可通過焊點或焊線來實現(xiàn)芯片與基板的連接。
[0005]傳統(tǒng)的3D封裝技術(shù)具有信號速率高、功耗低和散熱好的優(yōu)點。但是，硅通孔技術(shù)難以實現(xiàn)芯片測量，無法確保封裝采用的芯片均為具有良好的電路功能的芯片，因此導(dǎo)致最終良率低。為了實現(xiàn)硅通孔技術(shù)，芯片的通孔區(qū)域無法設(shè)計電路，而需要繞開通孔區(qū)域，耗費了芯片的面積。另外，傳統(tǒng)的3D封裝技術(shù)因價格昂貴且良率受限而仍然無法實現(xiàn)大規(guī)模的商業(yè)應(yīng)用。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的一個或多個方面提供了一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法，所述半導(dǎo)體堆疊封裝結(jié)構(gòu)能夠確保每個芯片的質(zhì)量并減小半導(dǎo)體堆疊封裝結(jié)構(gòu)的尺寸。
[0007]根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體堆疊封裝結(jié)構(gòu)，所述半導(dǎo)體堆疊封裝結(jié)構(gòu)包括:基板；第二芯片，表面形成有多個焊料凸起；第一芯片，位于所述第二芯片上方，其中，所述第二芯片以倒裝的方式通過所述多個焊料凸起與所述基板連接，所述第一芯片通過焊線與所述第二芯片連接。
[0008]所述焊線可以與所述基板分隔開。
[0009]所述第二芯片可以為具有高速信號需求的芯片。優(yōu)選地，所述第二芯片可以為邏輯芯片，所述第一芯片可以為存儲芯片。
[0010]所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括用于保護所述第一芯片、所述第二芯片和所述基板的塑封體。
[0011]所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括設(shè)置于所述基板的下端的焊球。
[0012]所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括位于所述第二芯片上的至少一個芯片，不同的芯片之間通過焊線彼此連接。
[0013]根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，所述方法包括:在載板上形成第一芯片；在所述第一芯片上形成第二芯片，所述第二芯片的上表面形成有多個焊料凸起；通過焊線連接所述第一芯片和所述第二芯片；以倒裝的方式通過所述多個焊料凸起將所述第二芯片和所述基板彼此連接；去除所述載板。
[0014]在去除所述載板之后，可以對所述第一芯片、所述第二芯片和所述基板進行模封以形成塑封體，可以在所述基板的下端形成焊球。
[0015]根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，所述方法包括:在載板上形成至少一個芯片；在所述至少一個芯片上形成倒裝芯片，所述倒裝芯片的上表面形成有多個焊料凸起；通過焊線使不同的芯片彼此連接；以倒裝的方式通過所述多個焊料凸起將所述倒裝芯片和所述基板彼此連接；去除所述載板。
[0016]根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法能夠確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個芯片均為良好的芯片，可以減小封裝結(jié)構(gòu)的尺寸，可以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性，并且可以提高信號傳輸?shù)男省Ａ硗?，不需要對邏輯芯片進行重新設(shè)計或額外地占用邏輯芯片的面積，從而可以降低成本。
【附圖說明】
[0017]通過參照附圖詳細描述示例性實施例，特征對于本領(lǐng)域技術(shù)人員來講將變得明顯，在附圖中:
[0018]圖1是示出根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖；
[0019]圖2至圖8是用于描述根據(jù)本發(fā)明的示例性實施例的制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法的剖視圖；
[0020]圖9是示出根據(jù)本發(fā)明的另一示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖；
[0021]圖10是示出根據(jù)本發(fā)明的另一示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖。
【具體實施方式】
[0022]以下，參照附圖來詳細說明本發(fā)明的示例性實施例。然而，本發(fā)明可以以許多不同的方式來實施，而不應(yīng)被理解為限于下面的實施例。在附圖中，為了清晰起見，夸大尺寸進行表示，并且不同的附圖中使用相同的附圖標(biāo)記表示相同的部件。
[0023]圖1是示出根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)I的剖視圖。
[0024]參照圖1，根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)I包括:基板10 ;第二芯片12，表面形成有多個焊料凸起14 ;第一芯片11，位于第二芯片12上方，其中，第二芯片12以倒裝的方式通過多個焊料凸起14與基板10連接，第一芯片11通過焊線15與第二芯片12連接。
[0025]基板10可以包括印刷電路板、硅基板、藍寶石基板等，但是本發(fā)明不限于此。在本發(fā)明的教導(dǎo)下，本領(lǐng)域技術(shù)人員可以選用由合適的材料制成的基板。
[0026]根據(jù)示例性實施例，第二芯片12可以為具有高速信號需求的芯片。例如，第二芯片12可以為具有高速信號需求和較多輸入引腳、輸出引腳需求的邏輯芯片(logic chip) ο多個焊料凸起14可以形成在第二芯片12的下表面上。根據(jù)示例性實施例，第一芯片11可以為存儲芯片(memory chip)。雖然在圖1中未示出，但第一芯片11可以通過諸如熱固性粘結(jié)劑、熱塑性粘結(jié)劑、芯片粘結(jié)薄膜、導(dǎo)電銀漿等的粘結(jié)劑附著到第二芯片12上。可以通過與形成倒裝芯片的焊點的工藝相同或基本相同的工藝來形成多個焊料凸起14，多個焊料凸起14可以包括焊料成分、銅柱、金凸塊等。
[0027]根據(jù)示例性實施例，第二芯片12可以作為倒裝芯片，以通過多個焊料凸起14與基板10連接。在第二芯片12為邏輯芯片的情況下，具有較多輸入引腳、輸出引腳的邏輯芯片可以以倒裝的方式與基板10連接。由于不需要制作硅通孔，因此不需要對邏輯芯片進行重新設(shè)計或額外地占用邏輯芯片的面積。根據(jù)示例性實施例，第一芯片11可以比第二芯片12大，S卩，如圖1所示，第一芯片11的寬度可以大于第二芯片12的寬度，第一芯片11的在水平方向上的面積可以大于第二芯片12的在水平方向上的面積，但是本發(fā)明不限于此。第一芯片11不必須比第二芯片12大，只要當(dāng)粘結(jié)它們時將需要形成互聯(lián)的焊盤暴露在外以能夠?qū)崿F(xiàn)焊線連接即可。
[0028]第一芯片11和第二芯片12通過它們之間的焊線15彼此連接，從而實現(xiàn)不同芯片之間的通信。如圖1所示，焊線15可以與基板10分隔開，S卩，焊線15不與基板10電互聯(lián)。
[0029]根據(jù)示例性實施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)I還可以包括用于保護第一芯片11、第二芯片12和基板10等的塑封體16?？梢酝ㄟ^對芯片和基板進行模封(molding)來形成塑封體16。
[0030]根據(jù)示例性實施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)I還可以包括設(shè)置于基板10的下端的焊球17。例如，可以通過值球工藝在基板10的下端形成多個焊球17，使得芯片可以與其他電路連接。
[0031]根據(jù)本發(fā)明的示例性實施例，各種類型的芯片之間通過焊線進行互聯(lián)，能夠?qū)崿F(xiàn)信號的相互傳遞，而且具有高速信號要求的第二芯片通過其焊料凸起與基板進行互聯(lián)，能夠?qū)崿F(xiàn)信號的快速傳遞，而不會對信號造成延誤。
[0032]根據(jù)本發(fā)明的示例性實施例，通過芯片到芯片的引線鍵合來實現(xiàn)不同芯片之間的連接，并且僅作為倒裝芯片的芯片通過倒裝的方式與基板連接，從而可以確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個芯片均為良好的芯片。與傳統(tǒng)的層疊封裝技術(shù)相比，半導(dǎo)體堆疊封裝結(jié)構(gòu)僅包含一個基板，從而可以減小封裝結(jié)構(gòu)的尺寸；多個芯片通過焊線彼此連接，從而不需要例如空氣層的其他中間介質(zhì)層，以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性；由于通過焊線實現(xiàn)芯片之間的連接，因此信號通過的界面減少，從而提高信號傳輸?shù)男?。與傳統(tǒng)的3D封裝技術(shù)相比，不需要對邏輯芯片進行重新設(shè)計或額外地占用邏輯芯片的面積，從而降低成本。
[0033]在下文中，結(jié)合圖2至圖8詳細說明根據(jù)本發(fā)明的示例性實施例的制造圖1中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)I的方法。
[0034]圖2至圖8是用于描述根據(jù)本發(fā)明的示例性實施例的制造半導(dǎo)體堆疊封裝結(jié)構(gòu)I的方法的剖視圖。
[0035]參照圖2，在載板18上形成第一芯片11。雖然在圖2中未示出，但可以通過在載板18的上表面上涂敷可剝離的粘結(jié)劑使第一芯片11附著到載板18上。可剝離的粘結(jié)劑的示例可以包括光敏材料(例如，可通過紫外光照射降低粘性的薄膜材料)、熱熔膠等。作為示例，第一芯片11可以為存儲芯片。載板18可以由玻璃板、導(dǎo)熱金屬板等形成，但是本發(fā)明不限于此。載板18的選擇與粘結(jié)劑的選擇相關(guān)，例如，玻璃載板可以配合UV敏感材料使用。
[0036]參照圖3，在第一芯片11上形成第二芯片12，第二芯片12的上表面形成有多個焊料凸起14?？梢酝ㄟ^在第一芯片11的上表面上涂敷諸如熱固性粘結(jié)劑、熱塑性粘結(jié)劑、芯片粘結(jié)薄膜、導(dǎo)電