制造具有無(wú)摻雜溝道的mosfet的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及制造具有無(wú)摻雜溝道的MOSFET的方法。
【背景技術(shù)】
[0002]本專(zhuān)利文件中所描述的技術(shù)涉及金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)，并且更具體地涉及用于HKMG CMOS (高介電常數(shù)K金屬柵極互補(bǔ)金屬氧化物半導(dǎo)體)器件的溝道設(shè)
if ο
[0003]半導(dǎo)體器件(例如M0SFET)的按比例縮小，使得在過(guò)去的幾十年中，每個(gè)集成電路的單元功能的速度、性能、密度和成本不斷改善。構(gòu)建晶體管溝道的工藝的改善能夠促進(jìn)集成電路按比例縮小。
[0004]MOSFET可以制造在體型半導(dǎo)體襯底(平面型器件)或絕緣體上硅薄膜(SOI)型結(jié)構(gòu)上。在柵極替換工藝中，偽柵極結(jié)構(gòu)可以由例如多晶硅(poly)構(gòu)成。在源極-漏極(S/D)加工開(kāi)始或繼續(xù)之后，偽柵極結(jié)構(gòu)被去除并替換為導(dǎo)電的含金屬柵極疊層，該導(dǎo)電的含金屬柵極疊層覆蓋體型半導(dǎo)體襯底中的S/D之間的溝道區(qū)域或者覆蓋SOI結(jié)構(gòu)的硅層中的S/D之間的溝道區(qū)域。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種制造具有無(wú)摻雜溝道的MOSFET的方法，所述方法包括:在襯底上制造具有偽多晶硅柵極、偽層間(IL)氧化物和摻雜溝道的半導(dǎo)體結(jié)構(gòu)；去除所述偽多晶硅柵極以及所述偽IL氧化物以暴露所述摻雜溝道；從所述襯底上的區(qū)域去除所述摻雜溝道；在所述襯底上的所述區(qū)域處形成用于所述半導(dǎo)體結(jié)構(gòu)的無(wú)摻雜溝道；以及形成用于所述半導(dǎo)體結(jié)構(gòu)的金屬柵極。
[0006]優(yōu)選地，所述去除所述偽多晶硅柵極包括干法和濕法蝕刻操作以將所述偽多晶硅柵極去除。
[0007]優(yōu)選地，所述去除所述偽IL氧化物包括干法蝕刻操作以將所述偽IL氧化物去除。
[0008]優(yōu)選地，所述去除所述摻雜溝道包括對(duì)所述襯底進(jìn)行各向異性蝕刻操作。
[0009]優(yōu)選地，形成無(wú)摻雜溝道包括采用外延工藝來(lái)生長(zhǎng)所述無(wú)摻雜溝道。
[0010]優(yōu)選地，所述制造具有無(wú)摻雜溝道的MOSFET的方法還包括通過(guò)對(duì)所述無(wú)摻雜溝道采用濕化學(xué)法在所述無(wú)摻雜溝道上方生長(zhǎng)IL氧化物。
[0011]優(yōu)選地，所述去除所述偽IL氧化物包括在去除所述摻雜溝道之前和之后均執(zhí)行蝕刻操作。
[0012]根據(jù)本發(fā)明的另一方面，本發(fā)明還提供一種將半導(dǎo)體結(jié)構(gòu)中的襯底上的摻雜溝道替換為無(wú)摻雜溝道的方法，所述方法包括:去除偽多晶硅柵極和偽層間(IL)氧化物以暴露所述摻雜溝道；從所述襯底上的區(qū)域去除所述摻雜溝道；以及在所述襯底上的所述區(qū)域處生長(zhǎng)用于所述半導(dǎo)體結(jié)構(gòu)的無(wú)摻雜溝道。
[0013]優(yōu)選地，所述去除偽多晶硅柵極包括干法和濕法蝕刻操作以將所述偽多晶硅柵極去除。
[0014]優(yōu)選地，所述去除偽IL氧化物包括干法蝕刻操作以將所述偽IL氧化物去除。
[0015]優(yōu)選地，所述去除所述摻雜溝道包括對(duì)所述襯底進(jìn)行各向異性蝕刻操作。
[0016]優(yōu)選地，生長(zhǎng)無(wú)摻雜溝道包括采用外延工藝以生長(zhǎng)無(wú)摻雜溝道。
[0017]優(yōu)選地，所述將半導(dǎo)體結(jié)構(gòu)中的襯底上的摻雜溝道替換為無(wú)摻雜溝道的方法方法還包括通過(guò)對(duì)所述無(wú)摻雜溝道采用濕化學(xué)法在所述無(wú)摻雜溝道上方生長(zhǎng)IL氧化物。
[0018]優(yōu)選地，所述去除偽IL氧化物包括在去除所述摻雜溝道之前和之后均執(zhí)行蝕刻操作。
[0019]根據(jù)本發(fā)明的又一方面，本發(fā)明提供一種形成于襯底中的摻雜阱上方并且具有無(wú)摻雜溝道區(qū)域的半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括:位于襯底中的源極和漏極區(qū)域；位于所述襯底中的摻雜阱中的無(wú)摻雜溝道區(qū)域，所述無(wú)摻雜溝道區(qū)域連接于所述源極和漏極區(qū)域之間；以及制造于所述無(wú)摻雜溝道區(qū)域上方的柵極疊層；其中，所述無(wú)摻雜溝道區(qū)域通過(guò)去除偽多晶硅柵極和偽層間(IL)氧化物以暴露所述摻雜阱中的摻雜溝道區(qū)域、從所述襯底去除所述摻雜溝道區(qū)域、以及在所述摻雜阱中生長(zhǎng)無(wú)摻雜溝道區(qū)域以替換所述摻雜溝道區(qū)域而形成。
[0020]優(yōu)選地，所述偽多晶硅柵極使用干法和濕法蝕刻操作去除。
[0021]優(yōu)選地，所述偽IL氧化物使用干法蝕刻操作去除。
[0022]優(yōu)選地，所述摻雜溝道使用各向異性蝕刻操作去除。
[0023]優(yōu)選地，所述無(wú)摻雜溝道使用外延工藝生長(zhǎng)。
[0024]優(yōu)選地，所述偽IL氧化物通過(guò)在去除所述摻雜溝道之前和之后均執(zhí)行蝕刻操作去除。
【附圖說(shuō)明】
[0025]基于下面的詳細(xì)描述并同時(shí)閱讀附圖，能夠最好的理解本公開(kāi)的方案。值得注意的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件沒(méi)有按比例繪制。實(shí)際上，為了描述的清楚，可任意增大或減小各個(gè)部件的尺寸。
[0026]圖1A是示例性晶體管的示意圖，示出了實(shí)用摻雜技術(shù)可能在晶體管的溝道區(qū)域留下非均勻濃度的雜質(zhì)；
[0027]圖1B是根據(jù)一些實(shí)施例的示例性晶體管的示意圖，在該晶體管中，來(lái)自實(shí)用摻雜技術(shù)的雜質(zhì)已從晶體管的至少部分溝道區(qū)域去除，；
[0028]圖2是根據(jù)一些實(shí)施例的工藝流程圖，描述一個(gè)用于產(chǎn)生具有無(wú)摻雜溝道的半導(dǎo)體器件的示例性方法；
[0029]圖3描述了根據(jù)一些實(shí)施例的示例性半導(dǎo)體結(jié)構(gòu)在部分制造后的橫截面圖；
[0030]圖4描述了根據(jù)一些實(shí)施例的示例性半導(dǎo)體結(jié)構(gòu)在去除偽多晶硅柵極后的橫截面圖；
[0031]圖5描述了根據(jù)一些實(shí)施例的示例性半導(dǎo)體結(jié)構(gòu)在去除偽IL氧化物后的橫截面圖；
[0032]圖6描述了根據(jù)一些實(shí)施例的示例性半導(dǎo)體結(jié)構(gòu)在從襯底上的特定區(qū)域去除溝道后的橫截面圖；
[0033]圖7描述了根據(jù)一些實(shí)施例的示例性半導(dǎo)體結(jié)構(gòu)在對(duì)偽IL氧化物除去額外的偽IL氧化物后的橫截面圖；
[0034]圖8描述了根據(jù)一些實(shí)施例的示例性半導(dǎo)體結(jié)構(gòu)在形成新無(wú)摻雜溝道后的橫截面圖；
[0035]圖9描述了根據(jù)一些實(shí)施例的示例性半導(dǎo)體結(jié)構(gòu)在IL氧化物重新生長(zhǎng)后的橫截面圖。
【具體實(shí)施方式】
[0036]下述公開(kāi)提供了多個(gè)用于實(shí)現(xiàn)提供的主題的不同特征的不同的實(shí)施例或?qū)嵗?。下面描述部件和設(shè)備的具體實(shí)例以簡(jiǎn)化本公開(kāi)。當(dāng)然，這些僅為實(shí)例而不旨在限制。例如，隨后描述的第一部件在第二部件的上方或在第二特征上形成可包括第一部件和第二部件直接接觸的實(shí)施例，也可包括可在第一部件和第二部件之間形成附加部件以使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本公開(kāi)會(huì)在多個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或術(shù)語(yǔ)。此重復(fù)旨在簡(jiǎn)化和清楚，其本身決定所討論的多個(gè)實(shí)例和/或結(jié)構(gòu)之間的關(guān)聯(lián)。
[0037]此外，空間關(guān)系術(shù)語(yǔ)，例如“在……下面”、“在……下方”、“下面的”、“在……之上”、“上方的”等，在此可為了簡(jiǎn)單描述而使用以描述在圖中示出的一個(gè)元件或部件與另一(些)元件或部件的關(guān)系?？臻g關(guān)系術(shù)語(yǔ)旨在除包括圖中示出的定向以外還包括器件在使用或操作狀態(tài)下的不同定向。裝置可另外定向(旋轉(zhuǎn)90度或處于其他定向)并且此處使用空間關(guān)系描述詞也可相應(yīng)地類(lèi)似理解。
[0038]阱摻雜、輕漏極摻雜(LDD)和口袋摻雜(pocket doping)是可能在半導(dǎo)體生產(chǎn)過(guò)程中使用的實(shí)用摻雜技術(shù)。在例如具有短溝道器件的一些情況下，這些實(shí)用摻雜技術(shù)會(huì)由于隨機(jī)摻雜波動(dòng)(RDF)使得載體運(yùn)送變得復(fù)雜和降低整體/局部閾值電壓(Vt)均勻性。圖1A是一個(gè)示例性晶體管的示意圖，示出實(shí)用摻雜技術(shù)可能在晶體管的溝道區(qū)域留下非均勻濃度的雜質(zhì)10，其會(huì)使得載體運(yùn)送變得復(fù)雜和降低整體/局部Vt均勻性。
[0039]圖1B中描述的是晶體管的示意圖，其中來(lái)自實(shí)用摻雜技術(shù)的雜質(zhì)從晶體管的至少部分溝道區(qū)域12去除。雜質(zhì)從溝道區(qū)域12去除后的晶體管(即具有清潔溝道的晶體管)會(huì)獲得更好的Vt均勻性和更好的性能。下面的實(shí)例描述即使在采用實(shí)用摻雜時(shí)用于制造具有清潔溝道的半導(dǎo)體器件的示例性技術(shù)。
[0040]圖2是工藝流程圖，描述用于產(chǎn)生具有無(wú)摻雜溝道的半導(dǎo)體器件的示例性方法。該方法開(kāi)始于在襯底上制造具有偽多晶硅柵極、偽層間(IL)氧化物和摻雜溝道的半導(dǎo)體結(jié)構(gòu)(操作102)。在該初始制造后，去除偽多晶硅柵極(操作104)以暴露將要去除的摻雜溝道。在本實(shí)例中，去除偽多晶硅柵極包括干法蝕刻和濕法蝕刻操作(操作204)。在去除偽多晶硅柵極后，可開(kāi)始去除偽IL氧化物操作(操作106)。在本實(shí)例中，去除偽IL氧化物包括干法蝕刻操作(操作206)。然后，進(jìn)行從襯底上的區(qū)域去除溝道(操作108)。在本實(shí)例中，去除溝道操作可包括使用低蝕刻速度對(duì)硅襯底進(jìn)行各向異性蝕刻以防止損壞源極-漏極區(qū)域(操作208)。可去除額外的偽IL氧化物(操作110)。去除額外的偽氧化物可通過(guò)第二次偽IL蝕刻操作完成(操作210)。在通過(guò)已經(jīng)被去除的摻雜溝道而事先存在的晶圓上的區(qū)域中形成新無(wú)摻雜溝道(操作112)。在本實(shí)例中，通過(guò)外延生長(zhǎng)工藝完成新溝道形成(操作212)。在新溝道生長(zhǎng)后，可在新溝道區(qū)域之上重新生長(zhǎng)IL氧化物(操作114)。在本實(shí)例中，通過(guò)對(duì)新無(wú)摻雜Si溝道采用濕化學(xué)法完成IL氧化物重新生長(zhǎng)(操作214)。IL重新生長(zhǎng)后，可形成金屬柵極(操作116)。在本實(shí)例中，形成金屬柵極包括高介電常數(shù)(H1-k)沉積操作和金屬柵極沉積操作(操作216)。
[0041]圖3至圖9描述示例性半導(dǎo)體結(jié)構(gòu)在不同制造階段的橫截面圖。圖3描述了在部分制造后的示例性半導(dǎo)體結(jié)構(gòu)的截面圖。示